KR100758301B1

KR100758301B1 - 메모리 카드 및 그것의 데이터 저장 방법

Info

Publication number: KR100758301B1
Application number: KR1020060073862A
Authority: KR
Inventors: 김경애
Original assignee: 삼성전자주식회사
Priority date: 2006-08-04
Filing date: 2006-08-04
Publication date: 2007-09-12
Also published as: JP5090819B2; US20080034159A1; US8321633B2; JP2008041098A; CN101145385A; CN101145385B

Abstract

본 발명은 호스트와 접속되는 메모리 카드에 관한 것이다. 상기 메모리 카드는 복수의 페이지를 가지며, 각각의 페이지는 복수의 섹터로 구성되는 낸드 플래시 메모리; 및 상기 호스트로부터 섹터 단위로 데이터를 입력받고, 섹터 어드레스에 따라 버퍼 메모리를 경유하여 섹터 데이터를 상기 낸드 플래시 메모리로 전송하거나 상기 낸드 플래시 메모리로 섹터 데이터를 직접 전송하는 메모리 컨트롤러를 포함한다. 본 발명에 따른 메모리 카드는 버퍼 메모리를 경유하는 데이터 전송 경로 이외에 호스트로부터 낸드 플래시 메모리로의 직접 데이터 전송 경로를 별도로 구비하고 있다. 본 발명에 의하면, 종래에 비해 데이터 저장 속도가 빨라진다.

Description

메모리 카드 및 그것의 데이터 저장 방법{MEMORY CARD AND METHOD STORING DATA THEREOF}

도 1은 본 발명에 따른 메모리 카드를 보여주는 블록도이다.

도 2는 도 1에 도시된 메모리 카드의 동작을 설명하기 위한 순서도이다.

도 3은 도 2에 도시된 순서도의 S300 단계와 S310 단계 사이의 프로그램 동작을 보여준다.

*도면의 주요부분에 대한 부호의 설명*

100; 호스트 200; 메모리 카드

210; 낸드 플래시 메모리 220; 메모리 컨트롤러

310; 호스트 인터페이스 320; 플래시 인터페이스

330; 버퍼 메모리 360; 제어 유닛

370; 중앙처리장치

본 발명은 메모리 카드에 관한 것으로, 더욱 상세하게는 낸드 플래시 메모리를 내장한 메모리 카드 및 그것의 데이터 저장 방법에 관한 것이다.

메모리 카드(memory card)는 디지털 카메라, 모바일 휴대폰 등과 같은 디지털 기기의 보조기억장치로 사용된다. 메모리 카드에는 CF(Compact Flash) 카드, SM(Smart Media) 카드, 메모리 스틱, 멀티미디어 카드(Multi_Media Card; MMC), 마이크로 드라이버(Micro Driver), xD(eXtreme Digital) 픽쳐 카드, SD(Secure Digital) 카드 등 여러 가지가 있다.

메모리 카드는 작고 간편하며 빠른 데이터 전송 속도를 갖는다. 특히, xD 픽쳐 카드는 스마트 미디어 카드의 단점인 크기와 용량의 한계를 보완하기 위해 개발된 차세대 플래시 메모리 카드이다. xD 픽쳐 카드는 20x25x1.7mm의 크기로, 메모리 카드 중 가장 작은 크기를 가지며, 용량을 최대 8GB(Giga Byte)까지 늘릴 수 있어서, "극대화된 디지털 메모리 카드"라고 할 수 있다.

xD 픽쳐 카드는 낸드 플래시 메모리의 인터페이스 방식에 의해 호스트(예를 들면, 디지털 카메라)와 연결된다. xD 픽쳐 카드는 낸드 플래시 메모리를 사용하는 기존의 CF 카드, SD 카드, 메모리 스틱, MMC 카드 등에 비해 크기를 작게 할 수 있는 반면, 데이터 저장 용량을 극대화할 수 있다.

일반적으로 메모리 카드는 낸드 플래시 메모리 및 메모리 컨트롤러를 포함한다. 낸드 플래시 메모리는 호스트로부터 제공된 데이터를 저장한다. 예를 들면, 호스트가 디지털 카메라인 경우에는, 낸드 플래시 메모리에 시진 영상이 저장된다. 호스트가 캠코더인 경우에는, 낸드 플래시 메모리에 동영상이 저장된다. 메모리 컨트롤러는 메모리 카드의 전반적인 동작을 제어한다. 메모리 컨트롤러는 호스트로부터 제공된 데이터가 낸드 플래시 메모리로 전송되도록 하거나, 낸드 플래시 메모리 에 저장된 데이터가 호스트로 출력되도록 한다.

메모리 카드의 데이터 저장 시간은 호스트로부터 낸드 플래시 메모리까지의 데이터 전송 시간과 낸드 플래시 메모리의 프로그램 시간으로 구분된다. 데이터 전송 시간은 호스트의 쓰기 요구에 응답하여, 데이터가 메모리 컨트롤러에 의해 호스트로부터 낸드 플래시 메모리까지 전송되는 데 걸리는 시간이다. 낸드 플래시 메모리의 프로그램 시간은 낸드 플래시 메모리로 전송된 데이터가 메모리 셀 어레이로 프로그램되는 데 걸리는 시간이다.

여기에서, 낸드 플래시 메모리의 프로그램 시간은 낸드 플래시 메모리 자체의 근본적인 변화가 없는 한, 그 시간을 줄이는 데 한계가 있다. 따라서 메모리 카드의 데이터 저장 시간을 단축하기 위해서는 호스트로부터 낸드 플래시 메모리까지의 데이터 전송 시간을 개선할 필요가 있다.

본 발명의 목적은 메모리 카드의 데이터 저장 시간을 줄일 수 있는 메모리 카드 및 그것의 데이터 저장 방법을 제공하는 데 있다. 특히, 호스트로부터 낸드 플래시 메모리까지의 데이터 전송 시간을 줄일 수 있는 메모리 카드 및 그것의 데이터 저장 방법을 제공하는 데 있다.

본 발명은 호스트와 접속되는 메모리 카드에 관한 것이다. 상기 메모리 카드는 복수의 페이지를 가지며, 각각의 페이지는 복수의 섹터로 구성되는 낸드 플래시 메모리; 및 상기 호스트로부터 섹터 단위로 데이터를 입력받고, 섹터 어드레스에 따라 버퍼 메모리를 경유하여 섹터 데이터를 상기 낸드 플래시 메모리로 전송하거나 상기 낸드 플래시 메모리로 섹터 데이터를 직접 전송하는 메모리 컨트롤러를 포함한다.

실시예로서, 상기 메모리 컨트롤러는 상기 버퍼 메모리를 경유하여 데이터를 전송하기 위한 제 1 데이터 버스; 및 상기 낸드 플래시 메모리로 직접 데이터를 전송하기 위한 제 2 데이터 버스를 포함한다. 상기 메모리 컨트롤러는 상기 섹터 어드레스가 선택된 페이지 내의 제 1 섹터를 액세스하기 위한 어드레스(이하, 제 1 섹터 어드레스)인 경우에는 상기 제 1 데이터 버스를 활성화한다. 상기 메모리 컨트롤러는 상기 어드레스가 선택된 페이지 내의 상기 제 1 섹터 이외의 다른 섹터를 액세스하기 위한 어드레스인 경우에는 상기 제 2 데이터 버스를 활성화한다.

다른 실시예로서, 상기 메모리 컨트롤러는 상기 섹터 어드레스에 응답하여 상기 제 1 및 제 2 데이터 버스 중에서 어느 하나를 활성화하기 위한 제어 유닛을 더 포함한다. 상기 제어 유닛은 정의된 섹터 어드레스를 저장하기 위한 어드레스 레지스터; 상기 섹터 어드레스 및 상기 정의된 섹터 어드레스를 비교하고, 상기 제 1 및 상기 제 2 데이터 버스 중 어느 하나를 선택하기 위한 선택기; 및 중앙처리장치를 인터럽트하고, 선택된 데이터 버스를 관리하기 위한 DMA 제어기를 포함한다.

또 다른 실시예로서, 섹터의 사이즈는 512B이고, 상기 페이지의 사이즈는 2KB인 것을 특징으로 한다. 상기 버퍼 메모리는 듀얼 포트를 갖는다. 상기 버퍼 메모리는 SRAM 또는 DRAM인 것을 특징으로 한다.

본 발명은 메모리 카드의 데이터 저장 방법에 관한 것이다. 상기 메모리 카 드는 복수의 페이지를 가지며, 각각의 페이지는 복수의 섹터로 구성되는 낸드 플래시 메모리; 및 호스트로부터 섹터 단위로 데이터를 입력받고, 상기 낸드 플래시 메모리로 섹터 데이터를 전송하기 위한 메모리 컨트롤러를 포함한다. 상기 메모리 카드의 데이터 저장 방법은 상기 호스트로부터 쓰기 커맨드 및 섹터 어드레스를 입력받는 단계; 상기 쓰기 커맨드 및 섹터 어드레스에 따라, 버퍼 메모리를 경유하여 섹터 데이터를 상기 낸드 플래시 메모리로 전송하거나 상기 낸드 플래시 메모리로 섹터 데이터를 직접 전송하는 단계; 및 상기 낸드 플래시 메모리에 페이지 데이터가 전송된 경우에, 상기 페이지 데이터를 선택된 페이지에 프로그램하는 단계를 포함한다.

실시예로서, 상기 메모리 컨트롤러는 상기 버퍼 메모리를 경유하여 데이터를 전송하기 위한 제 1 데이터 버스; 및 상기 낸드 플래시 메모리로 직접 데이터를 전송하기 위한 제 2 데이터 버스를 포함한다. 상기 데이터 전송 단계에서, 상기 섹터 어드레스가 상기 선택된 페이지 내의 제 1 섹터를 액세스하기 위한 어드레스(이하, 제 1 섹터 어드레스)인 경우에는 상기 제 1 데이터 버스를 활성화한다. 상기 데이터 전송 단계에서, 상기 섹터 어드레스가 상기 제 1 섹터 어드레스 이외의 선택된 페이지 내의 다른 섹터를 액세스하기 위한 어드레스인 경우에는 상기 제 2 데이터 버스를 활성화한다.

상기 데이터 전송 단계에서 상기 제 1 섹터 어드레스인 경우에, 다른 페이지에 대한 쓰기 동작이 진행 중 일 때, 상기 다른 페이지에 대한 쓰기 동작을 완료하는 단계를 더 포함한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 본 발명에 따른 메모리 카드를 보여주는 블록도이다. 도 1을 참조하면, 메모리 카드(200)는 호스트(100)와 접속된다. 호스트(100)는 메모리 카드(200)를 접속하여 사용하는 모든 전자 기기(예를 들면, 디지털 카메라, MP3 플레이어, PDA, 모바일 휴대폰, 컴퓨터 등)를 포함한다. 메모리 카드(200)는 낸드 플래시 메모리(210) 및 메모리 컨트롤러(220)를 포함한다.

낸드 플래시 메모리(210)는 메모리 셀 어레이(도시되지 않음) 및 페이지 버퍼(215)를 포함한다. 페이지 버퍼(215)는 페이지(예를 들면, 211)에 프로그램될 데이터를 임시로 저장하거나, 페이지(211)로부터 읽은 데이터를 임시로 저장한다.

메모리 셀 어레이는 복수의 메모리 블록으로 구성된다. 각각의 메모리 블록은 복수의 페이지로 구성된다. 각각의 페이지는 복수의 섹터로 구성된다. 각각의 섹터는 복수의 메모리 셀로 구성된다. 여기에서, 메모리 블록은 소거 단위를 이루고, 페이지는 읽기 및 쓰기 단위를 이룬다. 즉, 하나의 메모리 블록은 동시에 소거되고, 하나의 페이지는 동시에 읽혀지거나 프로그램된다.

하나의 메모리 블록에는 보통 16KB(Kilo Byte) 또는 128KB의 데이터가 저장된다. 그리고 하나의 페이지에는 512B(Byte) 또는 2KB의 데이터가 저장된다. 낸드 플래시 메모리는 메모리 블록의 사이즈에 따라 소블록 메모리와 대블록 메모리로 나눌 수 있다. 표 1은 소블록 메모리와 대블록 메모리의 주요 차이점을 보여준다.

	소블록 메모리	대블록 메모리
블록 사이즈	16KB	128KB
쓰기단위(스페어제외)	512B	2KB
읽기단위(스페어제외)	512B	2KB
소거단위(스페어제외)	16KB	128KB

표 1을 참조하면, 소블록 메모리는 16KB 블록 사이즈를 갖고, 대블록 메모리는 128KB 블록 사이즈를 갖는다. 소블록 메모리는 512B(스페어 영역은 제외)의 페이지 단위로 읽기 및 쓰기 동작을 수행하고, 16KB(스페어 영역은 제외)의 블록 단위로 소거 동작을 수행한다. 대블록 메모리는 2KB(스페어 영역은 제외)의 페이지 단위로 읽기 및 쓰기 동작을 수행하고, 128KB(스페어 영역은 제외)의 블록 단위로 소거 동작을 수행한다.

도 1에 도시된 낸드 플래시 메모리(210)는 대블록 메모리이다. 도 1에는, 예로서, 두 개의 페이지(211, 212)가 도시되어 있다. 각각의 페이지에는 2KB 데이터가 저장된다. 제 1 페이지(211)는 제 1 내지 제4 섹터(S1~S4)로 구성되며, 제 2 페이지(212)는 제 5 내지 제 8 섹터(S5~S8)로 구성된다. 각각의 섹터에는 512B 데이터가 저장된다.

메모리 컨트롤러(220)는 호스트 인터페이스(310), 플래시 인터페이스(320), 버퍼 메모리(330), 제어 유닛(360), 그리고 중앙처리장치(370)를 포함한다. 또한, 메모리 컨트롤러(220)는 데이터 버스(341, 342)를 포함한다. 여기에서, 데이터 버스(341, 342)는 듀얼 또는 싱글 데이터 버스이다. 이하에서는 듀얼 데이터 버스인 것으로 가정한다.

제 1 데이터 버스(341)는 버퍼 메모리(330)를 경유하여 데이터를 전송한다. 반면에, 제 2 데이터 버스(342)는 버퍼 메모리(330)를 경유하지 않고, 호스트(100)로부터 낸드 플래시 메모리(210)로 직접 데이터를 전송한다. 본 발명에 따른 메모리 카드(200)는 듀얼 데이터 버스(341, 342)를 사용하여 프로그램 속도를 빠르게 할 수 있다.

호스트 인터페이스(310)는 커맨드 변환 회로(도시되지 않음) 및 어드레스 변환 회로(도시되지 않음)를 포함한다. 커맨드 변환 회로는 호스트(100)로부터 외부 커맨드를 입력받고, 낸드 플래시 메모리(210)에 제공될 내부 커맨드를 발생한다. 마찬가지로, 어드레스 변환 회로는 외부 어드레스를 입력받고, 내부 어드레스를 발생한다. 내부 커맨드 및 내부 어드레스는 버스(도시되지 않음)를 통해 플래시 인터페이스(320)로 전달된다.

또한, 호스트 인터페이스(310)는 호스트(100)로부터 데이터를 입력받는다. 입력된 데이터는 버퍼 메모리(330)로 보내지거나, 버퍼 메모리(330)를 거치지 않고 플래시 인터페이스(320)로 직접 보내진다. 여기에서, 호스트 인터페이스(310)는 섹터 단위(예를 들면, 512B)로 데이터를 입력받는다. 본 발명에 따른 메모리 카드(200)는 호스트(100)로부터 섹터 단위(예를 들면, 512B)로 데이터를 입력받고, 페이지 단위(예를 들면, 2KB)로 데이터를 프로그램하는 경우에 효율적으로 사용할 있다.

플래시 인터페이스(320)는 내부 커맨드, 내부 어드레스, 내부 제어신호, 그리고 데이터를 낸드 플래시 메모리(210)로 제공한다. 여기에서, 낸드 플래시 메모리(210)로 제공되는 데이터는 버퍼 메모리(330)를 경유하거나 또는 호스트 인터페이스(310)로부터 직접 전송된 데이터이다.

버퍼 메모리(330)는 호스트 인터페이스(310)로부터 인가된 데이터를 임시로 저장한다. 버퍼 메모리(330)에 저장된 데이터는 제 1 데이터 버스(341)를 통해 플래시 인터페이스(320)로 전달된다. 버퍼 메모리(330)는 버퍼링 동작을 수행할 수 있다. 즉, 호스트 인터페이스(310)로부터 섹터 단위로 데이터를 입력받음과 동시에, 플래시 인터페이스(320)로 섹터 단위로 데이터를 출력할 수 있다. 버퍼 메모리(330)는 SRAM, DRAM 등과 같은 랜덤 액세스 메모리로 구현될 수 있다.

메모리 컨트롤러(220)는 제 1 데이터 버스(341) 이외에 제 2 데이터 버스(342)를 더 포함한다. 제 1 및 제 2 데이터 버스(341, 342)는 제 1 및 제 2 멀티플렉서(351, 352)에 의해 선택된다. 제 1 멀티플렉서(351)는 제 1 선택신호(S1)에 응답하여 제 2 데이터 버스(342)로 데이터를 전송한다. 제 1 선택신호(S1)가 논리 '0'인 경우에는 제 2 데이터 버스(342)로의 데이터 전송이 차단되고, 논리 '1'인 경우에는 데이터 전송이 진행된다. 제 2 멀티플렉서(352)는 제 2 선택신호(S2)에 응답하여 제 2 데이터 버스(342)의 데이터를 플래시 인터페이스(320)로 전송한다. 제 2 선택신호(S2)가 논리 '1'인 경우에는 제 1 데이터 버스(341)를 경유하여 데이터가 전송되고, 논리 '0'인 경우에는 제 2 데이터 버스(342)를 경유하여 데이터가 전송된다.

제어 유닛(360)은 호스트 인터페이스(310)로부터 제공된 외부 커맨드, 외부 어드레스, 그리고 제어신호에 응답하여 동작한다. 도 1을 참조하면, 제어 유닛(360)은 선택기(361), 어드레스 레지스터(362), 그리고 DMA 제어기(363)를 포함한다.

선택기(361)는 어드레스 레지스터(362)에 정의된 섹터 어드레스(defined sector address)와 새롭게 입력된 현재 섹터 어드레스(present sector address)를 비교하여, 제 1 및 제 2 데이터 버스(341, 342) 중에서 어느 하나를 선택한다.

예를 들면, 선택기(361)는 정의된 섹터 어드레스와 현재 섹터 어드레스가 다른 경우에는 제 1 데이터 버스(341)를 선택한다. 이 경우에는 버퍼 메모리(330)를 경유하여 데이터가 전송된다. 반면에, 정의된 섹터 어드레스와 현재 섹터 어드레스가 동일한 경우에는 제 2 데이터 버스(342)를 선택한다. 이 경우에는 버퍼 메모리(330)를 경유하지 않고 호스트 인터페이스(310)로부터 플래시 인터페이스(320)로 데이터가 직접 전송된다.

어드레스 레지스터(362)는 현재 섹터 어드레스를 입력받고, 다음에 입력될 정의된 섹터 어드레스를 저장한다. 예를 들어, 현재 섹터 어드레스가 낸드 플래시 메모리(210)의 제 1 섹터(S1)를 지정하기 위한 어드레스(이하, 제 1 섹터 어드레스)라고 가정하자. 이때 어드레스 레지스터(362)는 제 1 섹터 어드레스를 입력받고, 제 2 섹터(S2)를 지정하기 위한 어드레스(이하, 제 2 섹터 어드레스)를 정의된 섹터 어드레스로서 저장한다. 이후에, 제 2 섹터 어드레스가 입력되면, 선택기(361)는 현재 섹터 어드레스와 어드레스 레지스터(362)에 저장된 정의된 섹터 어드레스를 비교하고, 제 1 및 제 2 선택신호(S1, S2)를 발생한다.

DMA 제어기(363)는 직접 메모리 접근(Direct Memory Access; DMA) 전송 방식에 의해 데이터 버스를 관리한다. DMA 전송이 수행되는 동안, 중앙처리장치(370)는 데이터 버스를 제어하지 못하고 쉬게 된다. DMA 제어기(363)는 호스트 인터페이스(310)로부터의 DMA 요구(request)에 응답하여 버스 요구신호(Bus Request; BR)를 활성화하고, 중앙처리장치(370)로 하여금 데이터 버스를 제어하지 못하도록 한다. 즉, DMA 전송이 수행되면, 중앙처리장치(370)의 개입 없이 제 1 또는 제 2 데이터 버스(341, 342)를 통해 데이터가 전송된다.

도 1에 도시된 메모리 카드(200)는 섹터 단위로 데이터를 입력받고, 페이지 단위로 데이터를 저장하는 스킴에 효율적으로 사용될 수 있다. 메모리 카드(200)는 섹터 단위로 데이터 입출력 동작을 수행하는 버퍼 메모리(330)를 포함한다. 메모리 카드(200)는 버퍼 메모리(330)를 경유하는 데이터 전송 경로와 호스트로부터 낸드 플래시 메모리로 직접 데이터 전송하는 경로를 포함한다. 메모리 카드(200)는 페이지 내의 처음 섹터에 저장하기 위한 섹터 데이터는 버퍼 메모리(330)를 경유하지만, 나머지 섹터에 저장하기 위한 섹터 데이터는 직접 데이터 전송한다. 이로써 메모리 카드(200)는 데이터 저장 속도를 종전에 비해 빠르게 할 수 있다.

도 2는 도 1에 도시된 메모리 카드의 동작을 설명하기 위한 순서도이다. 이하에서는 도 1 및 도 2를 참조하여 메모리 카드의 동작이 상세하게 설명된다.

S100 단계에서, 호스트(100)로부터 메모리 카드(200)로 외부 커맨드(CMD) 및 외부 어드레스(ADDR)가 인가된다. 메모리 카드(200)가 호스트(100)에 접속되면, 호스트 인터페이스(310)는 호스트(100)로부터 외부 커맨드(CMD) 및 외부 어드레스(ADDR)를 입력받는다. 여기에서, 외부 어드레스(ADDR)는 낸드 플래시 메모리(210)의 한 섹터(예를 들면, S1)를 액세스하기 위한 섹터 어드레스(sector address)이다.

S110 단계에서, 호스트 인터페이스(310)는 외부 커맨드(CMD)가 쓰기 커맨드인지를 판단한다. 만약, 외부 커맨드(CMD)가 쓰기 커맨드가 아니라면(No), 도 2의 프로그램 동작과는 다른 루틴(S120)이 수행된다. 예를 들면, 읽기 커맨드라면 읽기 동작이 수행될 것이다. 외부 커맨드(CMD)가 쓰기 커맨드라면(Yes), 이후의 프로그램 동작이 수행된다.

S200 단계에서, 제어 유닛(360)은 현재 섹터 어드레스가 어드레스 레지스터(362)에 정의된 섹터 어드레스(defined sector address)와 동일한지를 판단한다. 이들 섹터 어드레스가 다를 경우에는 제 1 데이터 버스(341)를 통해 데이터 전송이 이루어지고, 동일한 경우에는 제 2 데이터 버스(342)를 통해 데이터 전송이 이루어진다.

도 2를 참조하면, 현재 섹터 어드레스와 정의된 섹터 어드레스가 다를 경우(No)에는 S210 단계가 수행된다. S210 단계에서, 선택기(361)는 제 1 데이터 버스(341)를 선택하기 위해서, 논리 '0'의 제 1 선택신호(S1) 및 논리 '1'의 제 2 선택신호(S2)를 발생한다. 그리고 DMA 제어기(363)는 중앙처리장치(370)를 인터럽트하고, 제 1 데이터 버스(341)를 관리한다.

반면에, 현재 섹터 어드레스와 정의된 섹터 어드레스가 동일한 경우(Yes)에는 S220 및 S230 단계가 수행된다. S220 단계에서, 선택기(361)는 제 2 데이터 버스(342)를 선택하기 위해서, 논리 '1'의 제 1 선택신호(S1) 및 논리 '0'의 제 2 선택신호(S2)를 발생한다. S230 단계에서, DMA 제어기(363)는 중앙처리장치(370)를 인터럽트하고, 제 2 데이터 버스(342)를 관리한다. S240 단계에서, 호스트(100)로부터 입력된 섹터 데이터는 제 2 데이터 버스(342)를 통해 낸드 플래시 메모리(210)로 전송된다. 여기에서, 섹터 데이터는 버퍼 메모리(330)를 경유하지 않고 낸드 플래시 메모리(210)로 직접 전송된다.

S300 단계에서, 중앙처리장치(370)는 외부 어드레스가 페이지(211) 내의 섹터를 처음으로 액세스하기 위한 것인지를 판단한다. 일반적으로 페이지(211) 내의 제 1 섹터(예를 들면, S1 또는 S5)가 처음으로 액세스된다. 그러나 랜덤 섹터 쓰기 방식을 사용하는 호스트인 경우에는, 페이지(211) 내의 다른 섹터(예를 들면, S3)가 처음으로 액세스될 수도 있다. 이하에서는 제 1 섹터(S1)가 처음으로 액세스된다고 가정한다.

S310 단계에서, 외부 어드레스가 제 1 섹터 어드레스(ADDR1)라면(Yes), 내부 커맨드(CMD') 및 내부 어드레스(ADDR')가 플래시 인터페이스(320)를 통해 낸드 플래시 메모리(210)로 제공된다. 여기에서, 내부 커맨드(CMD') 및 내부 어드레스(ADDR')는 낸드 플래시 메모리(210)에 적합하도록 외부 커맨드(CMD) 및 외부 어드레스(ADDR)를 내부적으로 변환한 것이다.

S320 단계에서, 버퍼 메모리(330)에 저장된 섹터 데이터가 제 1 데이터 버스(341)를 통해 낸드 플래시 메모리(210)로 전송된다. 여기에서, 섹터 데이터는 호스트(100)로부터 입력된 데이터이다. 섹터 데이터는 페이지 버퍼(215)를 걸쳐 제 1 섹터(S1)에 저장된다.

한편, S300 단계에서, 외부 어드레스가 제 1 섹터 어드레스(ADDR1)가 아니라면(No), S310 단계를 거치지 않고, 섹터 데이터가 제 1 데이터 버스(341)를 통해 버퍼 메모리(330)로부터 낸드 플래시 메모리(210)로 전송된다. 이 경우에는 내부 커맨드(CMD') 및 내부 어드레스(ADDR')가 이미 낸드 플래시 메모리(210)로 전송되어 있다.

S330 단계에서, 중앙처리장치(370)는 외부 어드레스가 페이지(211) 내의 마지막 섹터를 액세스하기 위한 것인지를 판단한다. 일반적으로 페이지(211) 내의 제 4 섹터(S4 또는 S8)가 마지막으로 액세스된다. 그러나 페이지(211) 내의 다른 섹터(예를 들면, S2)가 마지막으로 액세스될 수도 있다. 이하에서는 제 4 섹터(S4)가 마지막으로 액세스된다고 가정한다.

외부 어드레스가 제 4 섹터(S4)를 액세스하기 위한 제 4 섹터 어드레스(ADDR4)가 아니라면(No), 중앙처리장치(370)의 제어에 의해, 어드레스 레지스터(362)에는 다음 섹터 어드레스(next sector address)가 저장된다. 예를 들면, 외부 어드레스가 제 1 섹터 어드레스(ADDR1)라면, 어드레스 레지스터(362)에는 제 2 섹터 어드레스(ADDR2)가 저장된다. 그리고 외부 어드레스가 제 2 섹터 어드레스(ADDR2)라면, 어드레스 레지스터(362)에는 제 3 섹터(S3)를 액세스하기 위한 제 3 섹터 어드레스(ADDR3)가 저장된다.

S350 단계에서, 메모리 카드(200)는 호스트(100)로부터 다음 커맨드 및 어드레스가 입력될 때까지 기다린다. 다음 커맨드 및 어드레스가 입력되면, S100 단계 내지 S330 단계가 수행된다.

S330 단계에서, 외부 어드레스가 제 4 섹터 어드레스(ADDR4)라면(Yes), 중앙처리장치(370)는 플래시 인터페이스(320)를 통해 낸드 플래시 메모리(210)로 컨펌 커맨드를 제공한다. 일반적으로, 낸드 플래시 메모리(210)의 프로그램 동작은 페이지 버퍼(215)에 마지막 섹터가 저장된 경우에 수행된다. S400 단계에서, 낸드 플래시 메모리(210)는 페이지 버퍼(215)에 저장된 데이터를 선택된 페이지(211)에 동시에 프로그램한다.

도 3은 도 2에 도시된 순서도의 S300 단계 및 S310 단계 사이에 더 포함되는 프로그램 동작을 보여준다. 도 3은 호스트(100)가 랜덤 섹터 쓰기 방식을 지원하는 경우에 효율적으로 사용될 수 있다.

S301 단계에서, 중앙처리장치(370)는 선택된 페이지 이외의 다른 페이지에서 쓰기 동작이 수행되고 있는지를 판단한다. 예를 들면, 제 2 페이지(212) 내의 제 5 섹터(S5)를 액세스하기 위한 제 5 섹터 어드레스(ADDR5)가 입력된 상태에서, 제 1 페이지(211)에 대한 쓰기 동작이 진행되고 있는 경우이다. S303 단계에서, 제 1 페이지(211)에서 쓰기 동작이 수행되는 경우에(Yes), 낸드 플래시 메모리(210)에 컨펌 커맨드가 제공된다. S305 단계에서, 낸드 플래시 메모리(210)는 페이지 버퍼(215)에 저장된 데이터를 다른 페이지(211)에 동시에 프로그램한다. 이후에는 앞서 설명한, S310 단계가 수행된다.

본 발명에 따른 메모리 카드는 호스트로부터 섹터 단위로 데이터를 입력받고, 페이지 단위로 데이터를 저장한다. 메모리 카드는 페이지 내의 처음 섹터인 경우에만 버퍼 메모리를 경유하고, 나머지 섹터인 경우에는 직접 데이터 전송한다. 이로써 메모리 카드는 데이터 저장 속도를 종전에 비해 빠르게 할 수 있다.

또한, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

본 발명에 따른 메모리 카드 및 그것의 데이터 전송 방법은 버퍼 메모리를 경유하는 데이터 전송 경로 이외에 호스트로부터 낸드 플래시 메모리로 직접 전송되는 데이터 전송 경로를 별도로 구비하고 있다. 따라서 본 발명에 의하면, 종래에 비해 데이터 저장 속도가 빨라진다.

Claims

호스트와 접속되는 메모리 카드에 있어서;

복수의 페이지를 가지며, 각각의 페이지는 복수의 섹터로 구성되는 낸드 플래시 메모리; 및

상기 호스트로부터 섹터 단위로 데이터를 입력받고, 섹터 어드레스에 따라 버퍼 메모리를 경유하여 섹터 데이터를 상기 낸드 플래시 메모리로 전송하거나 상기 낸드 플래시 메모리로 섹터 데이터를 직접 전송하는 메모리 컨트롤러를 포함하는 메모리 카드.
제 1 항에 있어서,

상기 메모리 컨트롤러는

상기 버퍼 메모리를 경유하여 데이터를 전송하기 위한 제 1 데이터 버스; 및

상기 낸드 플래시 메모리로 직접 데이터를 전송하기 위한 제 2 데이터 버스를 포함하는 메모리 카드.
제 2 항에 있어서,

상기 메모리 컨트롤러는 상기 섹터 어드레스가 선택된 페이지 내의 제 1 섹터를 액세스하기 위한 어드레스인 경우에는 상기 제 1 데이터 버스를 활성화하는 메모리 카드.
제 2 항에 있어서,

상기 메모리 컨트롤러는 상기 섹터 어드레스가 선택된 페이지 내의 상기 제 1 섹터 이외의 다른 섹터를 액세스하기 위한 어드레스인 경우에는 상기 제 2 데이터 버스를 활성화하는 메모리 카드.
제 2 항에 있어서,

상기 메모리 컨트롤러는 상기 섹터 어드레스에 응답하여 상기 제 1 및 제 2 데이터 버스 중에서 어느 하나를 활성화하기 위한 제어 유닛을 더 포함하는 메모리 카드.
제 5 항에 있어서,

상기 제어 유닛은

정의된 섹터 어드레스를 저장하기 위한 어드레스 레지스터;

상기 섹터 어드레스 및 상기 정의된 섹터 어드레스를 비교하고, 상기 제 1 및 상기 제 2 데이터 버스 중 어느 하나를 선택하기 위한 선택기; 및

중앙처리장치를 인터럽트하고, 선택된 데이터 버스를 관리하기 위한 DMA 제어기를 포함하는 메모리 카드.
제 1 항에 있어서,

상기 섹터의 사이즈는 512B이고, 상기 페이지의 사이즈는 2KB인 것을 특징으로 하는 메모리 카드.
제 1 항에 있어서,

상기 버퍼 메모리는 듀얼 포트를 갖는 메모리 카드.
제 8 항에 있어서,

상기 버퍼 메모리는 SRAM인 것을 특징으로 하는 메모리 카드.
제 8 항에 있어서,

상기 버퍼 메모리는 DRAM인 것을 특징으로 하는 메모리 카드.
메모리 카드의 데이터 저장 방법에 있어서;

상기 메모리 카드는

복수의 페이지를 가지며, 각각의 페이지는 복수의 섹터로 구성되는 낸드 플래시 메모리; 및

호스트로부터 섹터 단위로 데이터를 입력받고, 상기 낸드 플래시 메모리로 섹터 데이터를 전송하기 위한 메모리 컨트롤러를 포함하고,

상기 메모리 카드의 데이터 저장 방법은

상기 호스트로부터 쓰기 커맨드 및 섹터 어드레스를 입력받는 단계;

상기 쓰기 커맨드 및 섹터 어드레스에 따라, 버퍼 메모리를 경유하여 섹터 데이터를 상기 낸드 플래시 메모리로 전송하거나 상기 낸드 플래시 메모리로 섹터 데이터를 직접 전송하는 단계; 및

상기 낸드 플래시 메모리에 페이지 데이터가 전송된 경우에, 상기 페이지 데이터를 선택된 페이지에 프로그램하는 단계를 포함하는 데이터 저장 방법.
제 11 항에 있어서,

상기 메모리 컨트롤러는

상기 버퍼 메모리를 경유하여 데이터를 전송하기 위한 제 1 데이터 버스; 및

상기 낸드 플래시 메모리로 직접 데이터를 전송하기 위한 제 2 데이터 버스를 포함하고,

상기 데이터 전송 단계에서, 상기 섹터 어드레스가 상기 선택된 페이지 내의 제 1 섹터를 액세스하기 위한 어드레스(이하, 제 1 섹터 어드레스)인 경우에는 상기 제 1 데이터 버스를 활성화하는 데이터 저장 방법.
제 12 항에 있어서,

상기 데이터 전송 단계에서, 상기 섹터 어드레스가 상기 제 1 섹터 어드레스 이외의 선택된 페이지 내의 다른 섹터를 액세스하기 위한 어드레스인 경우에는 상기 제 2 데이터 버스를 활성화하는 데이터 저장 방법.
제 12 항에 있어서,

상기 데이터 전송 단계에서 상기 제 1 섹터 어드레스인 경우에, 다른 페이지에 대한 쓰기 동작이 진행 중 일 때, 상기 다른 페이지에 대한 쓰기 동작을 완료하는 단계를 더 포함하는 데이터 저장 방법.
제 11 항에 있어서,

상기 섹터의 사이즈는 512B이고, 상기 페이지의 사이즈는 2KB인 것을 특징으로 하는 데이터 저장 방법.