[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100755116B1 - Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법 - Google Patents

Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법 Download PDF

Info

Publication number
KR100755116B1
KR100755116B1 KR1020060072668A KR20060072668A KR100755116B1 KR 100755116 B1 KR100755116 B1 KR 100755116B1 KR 1020060072668 A KR1020060072668 A KR 1020060072668A KR 20060072668 A KR20060072668 A KR 20060072668A KR 100755116 B1 KR100755116 B1 KR 100755116B1
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
wafer
pecvd
chamber
Prior art date
Application number
KR1020060072668A
Other languages
English (en)
Inventor
김광수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060072668A priority Critical patent/KR100755116B1/ko
Priority to US11/831,663 priority patent/US7666480B2/en
Application granted granted Critical
Publication of KR100755116B1 publication Critical patent/KR100755116B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 PECVD batch type 챔버에서 실리콘 나이트라이드막 형성 방법에 관한 것이다. 즉, 본 발명에서는 PECVD 실리콘 나이트라이드막 형성 방법에 있어서, PECVD 장치에서 웨이퍼상 PECVD 실리콘 나이트라이드막 증착 공정 시 RF 플라즈마 세정 공정 후, 산화막의 두께가 감소하는 종래 문제점을 해결하기 위해, 공정진행 웨이퍼의 수가 증가함에 따라 웨이퍼상 실리콘 나이트라이드막 증착시간이 점차로 길게 설정되도록 증착시간을 보상함으로써, RF 플라즈마 세정 주기에 무관하게 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 증착되도록 하여 반도체 수율을 향상시킬 수 있게 된다.
PECVD, RF 플라즈마 세정, 증착시간, 예비코팅

Description

ＰＥＣＶＤ 실리콘 나이트라이드막 형성 방법{METHOD FOR FABRICATING PECVD SILICON NITRIDE}
도 1은 종래 PECVD 실리콘 나이트라이드막 제조 공정 흐름도,
도 2는 일반적인 PECVD 공정 진행에 따른 웨이퍼상 PECVD 실리콘 나이트라이드막 두께 그래프 예시도,
도 3은 본 발명의 실시 예가 적용되는 PECVD 장치의 개략적인 구성도,
도 4는 본 발명의 실시 예에 따른 PECVD 실리콘 나이트라이드막 제조 공정 흐름도,
도 5는 본 발명의 실시 예에 따른 PECVD 실리콘 나이트라이드막 두께에 대응되는 실리콘 나이트라이드막 증착시간 보상 그래프 예시도.
<도면의 주요 부호에 대한 간략한 설명>
300 : 챔버 302 : 웨이퍼
304 : 제1전극 305, 206 : RF 전력발생기
308 : 제2전극 310 : 이송수단
314 : 히터 316 : 샤워헤드
318 : 배기관
본 발명은 반도체 소자의 제조 공정 중 유전막(dielectric silicon oxide) 증착 방법에 관한 것으로, 특히 PECVD(Plasma Enhanced Chemical Vapor Deposition) batch type 챔버(chamber)에서 실리콘 나이트라이드(Silicon nitride)막 형성방법에 관한 것이다.
통상적으로 PECVD 장치는 전기적 방전을 통해 기체 내에 화학반응을 일으켜 형성된 물질을 반도체 기판 상에 증착함으로서 유전막을 형성시키는 장치로, PECVD batch type 장비에서는 웨이퍼 나이트라이드 증착이 연속 진행되어 일정량의 나이트라이드막이 챔버 내부에 증착되면 이를 제거하기 위해 RF 플라즈마 세정(plasma clean)이 이루어진다. 이때 상기 RF 플라즈마 세정공정 중 챔버 내부 온도가 낮아짐에 따라 증착율은 감소하며, 이러한 현상은 RF 플라즈마 세정공정에 따라 주기적으로 반복된다.
즉, 웨이퍼의 두께가 RF 플라즈마 세정 공정 전에는 높았다가 RF 플라즈마 세정 직후에는 급격히 낮아져 RF 플라즈마 세정 공정 전후 웨이퍼상 증착율의 차이에 의해 두께 차이가 발생하는 문제점이 있었다.
도 1은 종래 PECVD batch type 장비를 이용하여 웨이퍼상 실리콘 나이트라이드막을 증착시키는 공정 처리 흐름도이다.
이하 상기 도 1을 참조하여 종래 웨이퍼상 실리콘 나이트라이드막 증착 공정 을 살펴보면 먼저 웨이퍼 증착 공정전 챔버 내부에 실리콘 옥사이드/나이트라이드(oxide/nitride) 막을 증착하여 예비 코팅(pre-coating)을 수행한다(S100). 위와 같은 실리콘 옥사이드/나이트라이드막 예비 코팅을 통해서 RF 플라즈마 세정 중 발생되는 파티클 소스(particle source)를 억제하며, 또한 제1 웨이퍼 효과를 제거시킨다. 이때 상기 실리콘 옥사이드/나이트라이드 막 예비 코팅 과정이 없으면 웨이퍼 첫 장에 대한 공정 진행 시 챔버 내부가 나이트라이드 막으로 덮혀 있지 않고 다음 장부터는 챔버 내부가 나이트라이드 막으로 덮이게 되어 챔버 내부면의 층착율 차이에 의한 웨이퍼상 증착율 차이가 발생하게 된다.
이어 PECVD 방식으로 나이트라이드 막을 증착시키고자 하는 웨이퍼를 챔버(chamber)내 삽입하여 PECVD 실리콘 나이트라이드막 증착공정을 수행하게 되는데, 챔버내 진입하는 각 웨이퍼에 대해 동일한 시간동안 증착이 수행된다(S102).
위와 같이 챔버내 웨이퍼들에 대해 실리콘 나이트라이드막을 증착시키는 동안 웨이퍼 뿐만 아니라 챔버 내벽, 히터 및 샤워헤드 상에도 실리콘 나이트라이드막이 형성되므로, 일정한 장수의 웨이퍼에 실리콘 나이트라이드막을 증착시킨 뒤에는, 챔버내로의 웨이퍼 진입을 멈추게 하고, RF 플라즈마를 이용한 세정(clean) 공정을 수행하게 된다(S104). 이때 상기 세정 공정은 챔버내의 웨이퍼를 모두 제거한 상태에서 진행되며, 세정 기체로 HF, SiF4, Ar를 주입하여 챔버 내벽, 히터 및 샤워헤드 상에 형성되어 있는 실리콘 나이트라이드막을 제거시킨다. 위와 같은 RF 플라즈마 세정(plasma) 공정 후에는 챔버 내부를 펌프/퍼지(pump/purge) 공정을 다수 회 반복하여 가스 라인(gas line)에 잔류하는 가스를 제거시키고 세정 시 발생된 파티클 등의 불순물을 제거시킨다(S106).
그러나 상기한 바와 같은 종래 웨이퍼상 실리콘 나이트라이드막 증착 공정에서의 PECVD 실리콘 나이트라이드막의 두께는, RF 플라즈마 세정공전 전에는 높았다가 RF 플라즈마 세정 직후에는 급격히 낮아지는 등 RF 플라즈마 세정에 따라 주기적으로 반복되어, RF 플라즈마 세정 주기에 따른 두께를 측정한 그래프를 도시한 도 2에서 보여지는 바와 같이, RF 플라즈마 세정 전 후 웨이퍼상 증착율의 차이에 따라 실리콘 나이트라이드막 두께의 차이를 발생시키는 문제점이 있었다.
이로 인해 MIM(Metal Insulator Metal) 나이트라이드가 적용되는 경우 커패시턴스 값(capacitance value)에 차이를 발생시키며, PMD 리니어(linear) 막으로 사용되는 경우 Vt 저항의 차이를 발생시키는 문제점이 있었다.
따라서, 본 발명의 목적은 PECVD 실리콘 나이트라이드막 형성에 있어서, 증착시간을 보상하여 RF 플라즈마 세정 주기에 무관하게 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 증착되도록 하여 반도체 수율을 향상시킬 수 있는 PECVD batch type 챔버에서 실리콘 나이트라이드막 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 PECVD 실리콘 나이트라이드막 형성 방법으로서, (a)상기 PECVD 챔버 내 실리콘 나이트라이드막 예비 코팅을 수행하여 보호막을 형성시키는 단계와, (b)상기 PEDVD 챔버 내로 웨이퍼를 삽입시켜 상기 웨이퍼상 실리콘 나이트라이드막을 증착시키는 단계와, (c)상기 PECVD 챔버 내에서 공정 수행되는 웨이퍼들의 실리콘 나이트라이드막 두께가 일정하도록 상기 PECVD 챔버 내 상기 실리콘 나이트라이드막 증착시간을 보상하는 단계와, (d)일정 기준 장수의 웨이퍼상 상기 실리콘 나이트라이드막 증착 공정 후, RF 플라즈마로 상기 챔버를 세정시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3은 본 발명의 실시 예가 적용되는 PECVD 장치의 개략적인 블록 구성을 도시한 것이다. 상기 도 3을 참조하면, PECVD 장치는 반응 가스에 의해 박막이 증착되는 반응 공간인 챔버(300)를 포함한다.
챔버(300) 상부에는 챔버(300) 내부에 주입되는 가스가 웨이퍼(302)위에 고르게 퍼지도록 하고, RF 전력(Radio Frequency)을 전달하기 위해서 알루미늄 등의 금속으로 이루어지는 제1전극(304)이 형성되며, 제1전극(304)은 제1RF 전력 발생기(305)에 연결된다.
챔버(300) 내부의 하부에는 알루미늄 등의 금속으로 형성되며 플라즈마를 발생시키기 위해서 제1전극(304)과 대향하는 제2전극(308)이 설치되며, 제2전극(308)은 제2RF 전력발생기(306)에 연결된다.
제2전극(308)은 이송수단(310)에 의해 상하로 이동시킬 수 있다. 제2전극(308) 아래에는 안착되는 웨이퍼(302)를 가열하기 위한 히터(heater)(314)가 장착되며, 히터(314)로 고강도 램프나 저항 가열기를 사용할 수 있다.
그리고 챔버(300) 내에 기체를 주입하고 제거하기 위한 샤워헤드(316)와 배기관(318)이 연결되어 있다. 샤워헤드(316)는 챔버(300) 내에 가스를 분출하기 위해서 다수개의 홀을 가지며, 제1전극(304)과 일체형으로 형성될 수 있다. 샤워헤드(316)를 통해 챔버(300) 내에 주입된 기체들은 챔버(300) 내에서 충분히 혼합된 후 확산되어 웨이퍼(302) 상부에 골고루 확산된다. 이후 증착되지 않고 남겨지거나 새로 형성되는 기체들은 배기관(318)을 통해 외부로 빠져나간다.
도 4는 본 발명의 실시 예에 따른 PECVD 장치에서 웨이퍼 상 실리콘 나이트라이드막 증착 공정 처리 흐름을 도시한 것이다. 이하 상기 도 3 및 도 4를 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
먼저 웨이퍼 증착 공정전 챔버(300) 내부에 실리콘 나이트라이드막을 증착하여 예비 코팅(pre-coating)을 수행한다(S400). 위와 같은 실리콘 나이트라이드막 예비 코팅을 통해서 RF 플라즈마 세정 중 발생되는 파티클 소스를 억제하며, 또한 제1 웨이퍼 효과를 제거시킨다.
이때 상기 실리콘 나이트라이드막 예비 코팅 과정이 없으면 웨이퍼 첫 장에 대한 공정 진행 시 챔버 내부가 실리콘 나이트라이드막으로 덮혀있지 않고, 다음 장부터는 챔버 내부가 실리콘 나이트라이드막으로 덮이게 되어 챔버 내부면의 층착율 차이에 의한 웨이퍼상 증착율 차이가 발생하게 된다.
이어 PECVD 방식으로 실리콘 나이트라이드막을 증착시키고자 하는 웨이퍼(302)를 챔버(300)내 삽입하여 PECVD 실리콘 나이트라이드막 증착공정을 수행하게 된다(S402).
한편, 종래 PECVD 실리콘 나이트라이드막 증착 시에는 웨이퍼 상 실리콘 나이트라이드막 공정이 수행되는 웨이퍼의 장수가 증가할수록 위 도 2의 그래프에서 보여지는 바와 같이, RF 플라즈마 세정 후 웨이퍼상 증착되는 실리콘 나이트라이드막의 두께가 감소하고 있으나, 상기 PECVD 실리콘 나이트라이드막 증착공정에서는 챔버(300)내 진입하는 각 웨이퍼에 대해 동일한 시간동안 증착이 수행되도록 하고 있어, 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 형성되지 못하였음은 전술한 바와 같다.
따라서 본 발명에서는 PECVD 장치에서 웨이퍼상 PECVD 실리콘 나이트라이드막 증착 공정 시 RF 플라즈마 세정 공정 후, 실리콘 나이트라이드막의 두께가 감소하는 종래 문제점을 해결하기 위해, 공정진행 웨이퍼의 수가 증가함에 따라 도 5에서 보여지는 바와 같이 웨이퍼상 실리콘 나이트라이드막 증착시간이 점차로 길게 설정되도록 증착시간을 보상함으로써, RF 플라즈마 세정 주기에 무관하게 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 증착되도록 구현하게 된다.
이때 상기 실리콘 나이트라이드막 증착시간은 RF 플라즈마 세정 후 초기 웨이퍼 진행으로부터 다음 RF 플라즈마 세정까지 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 유지되도록 자동으로 보상되며, 상기 보상 증착시간(SDT : Station Deposition Time)은 아래의 수학식에서와 같이 산출되어 적용된다.
SDT = (10*T)/(bX2 + cX + d)
상기 [수학식 1]에서 변수 x는 진행 웨이퍼의 수이며, b는 0.0001∼0.0003을 사용하고, c는 -0.03∼-0.01을 사용한다. 또한 d는 5∼15을 사용하며, T는 웨이퍼당 기준 증착 시간(deposition time)을 의미한다.
이어 다시 상기 도 4의 실리콘 나이트라이드막 증착공정 처리 흐름도를 설명하면, 위와 같이 챔버(300)내 웨이퍼(302)에 대해 실리콘 나이트라이드막을 증착시키는 동안 웨이퍼 뿐만 아니라 챔버 내벽, 히터(314) 및 샤워헤드(316) 상에도 실리콘 나이트라이드막이 형성되므로, 일정한 장수의 웨이퍼에 실리콘 나이트라이드막을 증착시킨 뒤에는, 챔버(300)내로의 웨이퍼 진입을 멈추게 하고, RF 플라즈마를 이용한 세정 공정을 수행하게 된다(S404).
이때 위 세정 공정은 챔버 내의 웨이퍼를 모두 제거한 상태에서 진행되며, 세정 기체로 HF, SiF4, Ar를 주입하여 챔버 내벽, 히터(314) 및 샤워헤드(316) 상에 형성되어 있는 실리콘 나이트라이드막을 제거시킨다.
위와 같은 RF 플라즈마 세정 공정 후에는 챔버 내부를 펌프/퍼지(pump/purge) 공정을 다수 회 반복하여 가스 라인에 잔류하는 가스를 제거시키고 세정 시 발생된 파티클 등의 불순물을 제거시킨다(S406).
상기한 바와 같은 본 발명에서는 PECVD 실리콘 나이트라이드막 형성 방법에 있어서, PECVD 장치에서 웨이퍼상 PECVD 실리콘 나이트라이드막 증착 공정 시 RF 플라즈마 세정 공정 후, 산화막의 두께가 감소하는 종래 문제점을 해결하기 위해, 공정진행 웨이퍼의 수가 증가함에 따라 웨이퍼상 실리콘 나이트라이드막 증착시간 이 점차로 길게 설정되도록 증착시간을 보상함으로써, RF 플라즈마 세정 주기에 무관하게 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 증착되도록 하여 반도체 수율을 향상시키게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 PECVD 실리콘 나이트라이드막 형성 방법에 있어서, PECVD 장치에서 웨이퍼상 PECVD 실리콘 나이트라이드막 증착 공정 시 RF 플라즈마 세정 공정 후, 산화막의 두께가 감소하는 종래 문제점을 해결하기 위해, 공정진행 웨이퍼의 수가 증가함에 따라 웨이퍼상 실리콘 나이트라이드막 증착시간이 점차로 길게 설정되도록 증착시간을 보상함으로써, RF 플라즈마 세정 주기에 무관하게 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 증착되도록 하여 반도체 수율을 향상시킬 수 있는 이점이 있다.

Claims (6)

  1. PECVD 실리콘 나이트라이드막 형성 방법으로서,
    (a)상기 PECVD 챔버 내 실리콘 나이트라이드막 예비 코팅을 수행하여 보호막을 형성시키는 단계와,
    (b)상기 PEDVD 챔버 내로 웨이퍼를 삽입시켜 상기 웨이퍼상 실리콘 나이트라이드막을 증착시키는 단계와,
    (c)상기 PECVD 챔버 내에서 공정 수행되는 웨이퍼들의 실리콘 나이트라이드막 두께가 일정하도록 상기 PECVD 챔버 내 상기 실리콘 나이트라이드막 증착시간을 보상하는 단계와,
    (d)일정 기준 장수의 웨이퍼상 상기 실리콘 나이트라이드막 증착 공정 후, RF 플라즈마로 상기 챔버를 세정시키는 단계
    를 포함하는 PECVD 실리콘 나이트라이드막 형성 방법.
  2. 제1항에 있어서,
    상기 (c)단계는, 상기 웨이퍼상 실리콘 나이트라이드막의 두께가, RF 플라즈마 세정 공정 후, 감소됨에 따라, 일정 기준 장수의 상기 웨이퍼상 실리콘 나이트라이드막의 두께가 일정하게 유지되도록 상기 PECVD 챔버 내 상기 실리콘 나이트라이드막 증착시간이 점차 증가하도록 보상하는 것을 특징으로 하는 PECVD 실리콘 나 이트라이드막 형성 방법.
  3. 제1항에 있어서,
    상기 (c)단계에서 각 웨이퍼별 보상되는 보상 증착시간(SDT)은, 아래의 수학식을 통해 산출되는 것을
    [수학식]
    SDT = (10*T)/(bX2 + cX + d)
    X : 진행 웨이퍼의 수
    T : 기준 증착 시간
    b, c, d : 상수
    특징으로 하는 PECVD 실리콘 나이트라이드막 형성 방법.
  4. 제3항에 있어서,
    상기 보상 증착시간(SDT) 산출을 위한 수학식에서, 상기 상수 b는 0.0001∼0.0003로 설정되는 것을 특징으로 하는 PECVD 실리콘 나이트라이드막 형성 방법.
  5. 제3항에 있어서,
    상기 보상 증착시간(SDT) 산출을 위한 수학식에서, 상기 상수 c는 -0.03∼-0.01로 설정되는 것을 특징으로 하는 PECVD 실리콘 나이트라이드막 형성 방법.
  6. 제3항에 있어서,
    상기 보상 증착시간(SDT) 산출을 위한 수학식에서, 상기 상수 d는 5∼15로 설정되는 것을 특징으로 하는 PECVD 실리콘 나이트라이드막 형성 방법.
KR1020060072668A 2006-08-01 2006-08-01 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법 KR100755116B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060072668A KR100755116B1 (ko) 2006-08-01 2006-08-01 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법
US11/831,663 US7666480B2 (en) 2006-08-01 2007-07-31 Method for forming PECVD silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060072668A KR100755116B1 (ko) 2006-08-01 2006-08-01 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법

Publications (1)

Publication Number Publication Date
KR100755116B1 true KR100755116B1 (ko) 2007-09-04

Family

ID=38736380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072668A KR100755116B1 (ko) 2006-08-01 2006-08-01 Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법

Country Status (2)

Country Link
US (1) US7666480B2 (ko)
KR (1) KR100755116B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064288A (ko) 2014-11-27 2016-06-08 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110264256A1 (en) * 2010-04-22 2011-10-27 United Microelectronics Corp. Process control method and process control system
JP6360770B2 (ja) * 2014-06-02 2018-07-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067890A (ko) * 1997-02-13 1998-10-15 김광호 반도체 공정의 최적화 증착시간 산출방법
KR0160543B1 (ko) * 1994-12-23 1999-02-01 양승택 고품위 플라즈마 질화규소막 증착방법
KR20000019756A (ko) * 1998-09-15 2000-04-15 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
KR20000061723A (ko) * 1999-03-30 2000-10-25 윤종용 증착설비를 이용한 박막 형성방법
US20050139578A1 (en) 2000-02-24 2005-06-30 Asm Japan K.K. Thin-film forming apparatus having an automatic cleaning function for cleaning the inside

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708533B2 (ja) * 1989-03-14 1998-02-04 富士通株式会社 Ｃｖｄ装置の残留ガス除去方法
JP2006165317A (ja) * 2004-12-08 2006-06-22 Elpida Memory Inc 半導体製造装置のクリーニング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0160543B1 (ko) * 1994-12-23 1999-02-01 양승택 고품위 플라즈마 질화규소막 증착방법
KR19980067890A (ko) * 1997-02-13 1998-10-15 김광호 반도체 공정의 최적화 증착시간 산출방법
KR20000019756A (ko) * 1998-09-15 2000-04-15 윤종용 반도체 박막 공정에서의 박막 두께 제어 방법
KR20000061723A (ko) * 1999-03-30 2000-10-25 윤종용 증착설비를 이용한 박막 형성방법
US20050139578A1 (en) 2000-02-24 2005-06-30 Asm Japan K.K. Thin-film forming apparatus having an automatic cleaning function for cleaning the inside

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064288A (ko) 2014-11-27 2016-06-08 주식회사 원익아이피에스 기판 처리 장치 및 기판 처리 방법

Also Published As

Publication number Publication date
US20080029021A1 (en) 2008-02-07
US7666480B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
CN101463473B (zh) 用于等离子体化学气相沉积反应器的喷淋板电极
KR102158307B1 (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
JP4121269B2 (ja) セルフクリーニングを実行するプラズマｃｖｄ装置及び方法
US9230796B2 (en) A-Si seasoning effect to improve SiN run-to-run uniformity
TWI391034B (zh) 用於感應耦合室的減少污染襯墊
US8394231B2 (en) Plasma process device and plasma process method
KR100284571B1 (ko) 세라믹 라이닝을 이용하여 cvd챔버 내의 잔류물 축적을 감소시키는 장치 및 방법
JP4329403B2 (ja) プラズマ処理装置
US7588036B2 (en) Chamber clean method using remote and in situ plasma cleaning systems
US20030143410A1 (en) Method for reduction of contaminants in amorphous-silicon film
WO2005104186A2 (en) Method and processing system for plasma-enhanced cleaning of system components
US20050026434A1 (en) Method of improving the wafer-to-wafer thickness uniformity of silicon nitride layers
KR20190130044A (ko) 원격 질소 라디칼 소스에 의해 가능하게 되는 높은 증착률의 고품질 실리콘 질화물
TW202107591A (zh) 批次型襯底處理設備
JP2005085917A (ja) プラズマプロセス装置
KR100755116B1 (ko) Ｐｅｃｖｄ 실리콘 나이트라이드막 형성 방법
US6911233B2 (en) Method for depositing thin film using plasma chemical vapor deposition
US20010025645A1 (en) Apparatus for fabricating semiconductor device and method of cleaning the same
US6319856B1 (en) Methods of forming dielectric layers and methods of forming capacitors
KR100724215B1 (ko) Ｐｅｃｖｄ ｔｅｏｓ 산화막 제조 방법
CN110832624A (zh) 等离子体处理方法及等离子体处理装置
JP4059792B2 (ja) 半導体製造方法
US11031214B2 (en) Batch type substrate processing apparatus
US20070054045A1 (en) Method for conditioning chemical vapor deposition chamber
KR20080004178A (ko) 플라즈마 강화 화학기상증착설비를 이용한화학기상증착방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee