[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100733684B1 - 소자의 전기 접촉을 위한 방법 및 장치 - Google Patents

소자의 전기 접촉을 위한 방법 및 장치 Download PDF

Info

Publication number
KR100733684B1
KR100733684B1 KR1020017011648A KR20017011648A KR100733684B1 KR 100733684 B1 KR100733684 B1 KR 100733684B1 KR 1020017011648 A KR1020017011648 A KR 1020017011648A KR 20017011648 A KR20017011648 A KR 20017011648A KR 100733684 B1 KR100733684 B1 KR 100733684B1
Authority
KR
South Korea
Prior art keywords
chip
circuit board
chips
carrier
printed circuit
Prior art date
Application number
KR1020017011648A
Other languages
English (en)
Other versions
KR20010112322A (ko
Inventor
웨스트베르그데이비드
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20010112322A publication Critical patent/KR20010112322A/ko
Application granted granted Critical
Publication of KR100733684B1 publication Critical patent/KR100733684B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 소위 콤팩트 디자인으로 전도성 층(11)을 갖는 인쇄 회로 보드(8) 상의 접지면(10)과 같은 캐리어의 전도 표면에 기판(7) 상의 칩(6)과 같은 소자를 접속하기 위한 방법 및 장치에 관한 것이다.
전도성 층, 인쇄 회로 보드, 접지면, 캐리어 기판, 이산 소자

Description

소자의 전기 접촉을 위한 방법 및 장치 {A METHOD AND AN ARRANGEMENT FOR THE ELECTRICAL CONTACT OF COMP0NENTS}
본 발명은 콤팩트 디자인으로 칩 등의 소자를 인쇄 회로 보드 등의 접지면과 같은 전도성 캐리어 표면에 접속하기 위한 방법에 관한 것이며, 또한 콤팩트 디자인으로 칩 및 인쇄 회로 보드 사이와 같이 상기 소자 및 캐리어 사이의 전도를 달성하도록 소자를 접속하는 장치에 관한 것이다.
칩(2)과 함께 기판(1)을 인쇄 회로 보드(3) 상에 장착하는 것이 공지되어 있다. 다중-층 세라믹 캐리어 기판을 갖는 콤팩트 디자인에서, 이산 소자/칩은 상기 기판 및 인쇄 회로 보드 사이에서 기판의 하부면에 장착되며, 이로인해 소자에서 발생된 열이 단지 기판으로 그리고 이로부터 회로 보드로 그리고 기판과 인쇄 회로 보드 사이에 위치된 고온에서 녹는 땜납(solder)의 비드(bead)(4) 또는 접촉 핀과 같은 자신의 다양한 접속부로 전송될 수 있다. 접속부는 전기적인 접속부 및 기계적인 이격 수단으로서 기능을 하는데, 그 이유는 후자가 기판 하부면의 나머지 이산 소자보다 조금 더 크기 때문이다. 소자는 각 소자의 접지면과 함께, 이산 소자가 접지면과 접촉하지 않고 상기 소자를 차폐하는 접지면(5)을 소자의 바로 아래의 회로 보드 상에 제공함으로써 차폐될 수 있다. 기판에-장착된 소자는 동작시 열을 발생시키기 쉽고, 이것은 어떤 경우에, 매우 중요할 수 있다. 그러므로, 소자/칩 및 넓은 구리 표면을 갖는 인쇄 회로 보드 사이에서 이루어진 열 접촉이 가능한한 효율적인 것이 중요하다. 어떤 이산 소자도 회로 보드와 직접 접촉하지 못하기 때문에, 상기 소자에서 발생된 대부분의 열은 기판 및 회로 보드 접속부를 통하여 회로 보드로 전달되어야만 한다. 세라믹 기판의 경우에, 최대 온도 경도는 이 경우에 기판의 세로 방향에서 발생하는데, 그 이유는 세라믹이 비교적 열의 불량도체이기 때문이다. 세라믹 기판의 불량 열 전도도로 인해, 소자 내의 트랜지스터는 과도하게 높은 온도에서 손상되는 것은 당연하다.
세라믹의 제한된 열 전도도로 인한 손상으로부터 인쇄 회로 보드와 같은 캐리어에 접속된 세라믹 기판 상에 장착되는 칩과 같은 소자를 보호하기 위하여, 칩은 회로 보드로 최단 경로를 제공하는 얇은 층과 함께 회로 보드에 직접 접속된다. 그 회로 보드와 칩의 직접적인 접속은 임계인 그것의 높이가 반드시 접속부의 높이와 동일하도록 칩을 납땜하고 칩의 배면을 얇은 층의 접착제 또는 땜납과 함께 회로 보드에 직접 장착함으로써 달성될 수 있다. 수용 가능한 기판 접지는 칩의 배면을 금속화하고 칩의 배면과 인쇄 회로 보드 상의 접지면 사이의 접속을 전기적으로 전도화함으로써 이루어질 수 있다.
본 발명은 첨부 도면과 본 발명의 바람직한 실시예를 참조하여 이하에 보다 상세히 기술될 것이다.
도 1은 공지된 기술에 따른 캐리어에-장착된 기판에 접속된 칩을 도시한 도면.
도 2는 본 발명에 따른 캐리어 상에 장착되며 캐리어에 접속되는 기판에 접속된 칩을 도시한 도면.
도 3은 본 발명에 따른 캐리어에-장착된 냉각 소자 상에 장착되며 그 소자에 접속되는 기판에 접속된 칩을 도시한 도면.
특히 전화 또는 다른 유사한 적용에서의 실시예를 위해 생성되는 소자에 관한 디자인과 같은 콤팩트 디자인에 대한 요구에 응답하여, 새로운 형태의 모듈이 생성되며, 이 모듈에서 이산 소자/칩(6)은 상기 보드와 접촉하고 있도록 상기 기판 및 인쇄 회로 보드(8) 사이에서 몇 개의 세라믹 층으로 구성되어 있는 캐리어 기판(7)의 하부면에 장착된다. 이 경우에, 기판 및 인쇄 회로 보드 사이의 접속부는 또한 고온에서 녹는 땜납의 비드(9)로 구성되어 있다. 비드는 전기 접속부로서의 기능을 하며, 기판 하부면의 모든 다른 이산 소자보다 조금 더 크기 때문에, 또한 기계적인 이격 수단으로서의 기능을 한다. 인쇄 회로 보드는 기판에-장착된 칩 바로 아래에 칩의 접지면과 함께, 칩의 중요한 부분을 전기적으로 차폐하는 접지면 (10)을 포함할 수 있다. 칩의 열 및 전기 특성을 개선하기 위하여, 칩은 얇은 전도성 층(11)의 도움으로 회로 보드에 직접 접속되는데, 그 이유는 기판 세라믹의 제한된 열 전도도 때문이다. 이것은 회로 보드에 최단 열 경로를 제공한다. 칩의 직접 접속은 납땜된 칩의 높이가 비드 또는 볼(ball)의 높이와 거의 동일하도록 임계일 수 있는 칩 높이를 적응시키고 나서, 칩의 배면을 접착제 또는 땜납의 얇은 전도성 층과 함께 회로 보드에 직접 고정시킴으로써 달성될 수 있다. 칩의 배면이 금속화되고 칩의 배면과 회로 보드 상의 접지면 사이에 전기적으로 전도성이 있는 접속이 행하여질때, 동시에, 칩의 효율적인 기판 접지가 달성될 수 있다. 칩/칩들(6)의 배면이 금속화되고 회로 보드(8)로 전도성 접속부(11)가 제공될때, 회로 보드 상에 또는 그 내에 제공된 특정 칩 냉각 소자(12)는 칩/칩들에 직접 접속될 수 있다.
칩 및 회로 보드 사이의 접촉은 아마 주로 두 가지 방식, 접착 또는 납땜으로 달성되 수 있다. 모듈을 남땜하는 것과 관련하여, 칩은 어떤 부가적인 공정 단계를 도입하고, 그 다음 회로 보드에 납땜 페이스트(solder paste)를 도포하며, 칩이 위치되어야만 하는 회로 보드에 접착제를 분배한 이후에 가령, 압축함으로써 위치에 견고하게 접착될 수 있다. 사용된 접착제 또는 아교(glue)는 편리하게도 재용해 공정과 관련하여 경화되는 종류일 수 있다. 칩과 회로 보드 사이의 열 접촉만을 이루어내기 위하여 칩의 배면 상에서 전기적으로 전도성 있는 접촉은 필요로되지 않는다. 그러나, 칩의 효율적인 기판-접지가 필요로될때, 배면 접촉부는 전기적으로 전도성 있는 접착제와 첩촉할 필요가 있다.
칩은 임의의 부가적인 공정 단계를 필요로하지 않고 회로 보드에 납땜될 수 있다. 그러나, 소위 플립칩 범프(flipchip bump)라고 일컬어지는 저-용해 땜납의 비드 또는 볼이 재-용해될때 칩이 자신의 위치로부터 이동할 위험이 존재하지 않도록 칩이 납땜 가능한 배면 접촉부를 갖는 것이 필요하며, 칩이 하부 필링(filling)으로 세라믹 기판에 고정되는 것이 필요하다. 접지면이 이미 칩/칩들 아래에 제공 되기 때문에 납땜 공정은 원래 매우 간단하다. 필요로되는 모든 것은 칩 아래에 제공된 보호 바니시(protective varnish) 내에 개구를 만드는 것이며, 남땜 페이스트는 또한 이 영역에 도포된다.
본 발명은 본 발명의 상술되고 도시된 실시예에 국한되지 않으며, 첨부된 청구항의 범위 내에서 변경될 수 있다는 것을 이해할 것이다.

Claims (10)

  1. 인쇄 회로 보드와 같은 캐리어 상에 장착된 기판에 접속된 칩 또는 칩들과 같은 하나 이상의 소자의 열 및 전기 특성을 개선시키는 방법에 있어서,
    열 및 전기 전도성 층을 지닌 상기 소자/칩 또는 소자들/칩들을 상기 캐리어 상의 전도성 표면으로 직접 접속하는 단계를 포함하는 것을 특징으로 하는 소자의 열 및 전기 특성 개선 방법.
  2. 제 1 항에 있어서,
    상기 소자/칩 또는 소자들/칩들을 땜납 또는 전기적으로 전도성이 있는 아교로 상기 인쇄 회로 보드 내의 또는 상기 보드 상의 접지면과 같은 상기 캐리어 상의 전기 전도성 표면으로 접속하는 단계를 포함하는 것을 특징으로 하는 소자의 열 및 전기 특성 개선 방법.
  3. 제 1 항에 있어서,
    상기 소자/칩 또는 소자들/칩들을 인쇄 회로 보드 상의 또는 상기 보드 내의 열 전도성 표면과 같은 상기 캐리어 상의 열 전도성 표면으로 접속하는 단계를 포함하는 것을 특징으로 하는 소자의 열 및 전기 특성 개선 방법.
  4. 인쇄 회로 보드와 같은 캐리어 상에 장착된 기판에 접속된 칩과 같은 하나 이상의 소자의 열 및 전기 특성을 개선시키는 장치에 있어서,
    열 및 전기 전도성 층(11)은 상기 소자/소자들 또는 칩/칩들을 상기 캐리어 상의 전도 표면과 직접 접촉시키기 위하여 상기 소자/칩(6) 또는 소자들/칩들 및 상기 캐리어 사이에 제공되는 것을 특징으로 하는 소자의 열 및 전기 특성 개선 장치.
  5. 제 4 항에 있어서,
    상기 전도성 층(11)은 상기 칩(6)을 상기 인쇄 회로 보드 상의 또는 상기 보드 내의 접지면(10)과 접속하도록 배열되는 것을 특징으로 하는 소자의 열 및 전기 특성 개선 장치.
  6. 제 4 항에 있어서,
    상기 전도성 층(11)은 상기 칩(6)을 상기 인쇄 회로 보드 상의 또는 상기 보드 내의 냉각 소자(12)로 접속하도록 배열되는 것을 특징으로 하는 소자의 열 및/또는 전기 특성 개선 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020017011648A 1999-03-17 2000-03-13 소자의 전기 접촉을 위한 방법 및 장치 KR100733684B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9900962A SE516139C2 (sv) 1999-03-17 1999-03-17 Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
SE9900962-3 1999-03-17

Publications (2)

Publication Number Publication Date
KR20010112322A KR20010112322A (ko) 2001-12-20
KR100733684B1 true KR100733684B1 (ko) 2007-06-28

Family

ID=20414883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017011648A KR100733684B1 (ko) 1999-03-17 2000-03-13 소자의 전기 접촉을 위한 방법 및 장치

Country Status (11)

Country Link
US (1) US6285554B1 (ko)
EP (1) EP1192842A1 (ko)
JP (1) JP2002539631A (ko)
KR (1) KR100733684B1 (ko)
CN (1) CN1343440A (ko)
AU (1) AU3852000A (ko)
CA (1) CA2368057A1 (ko)
HK (1) HK1045624A1 (ko)
SE (1) SE516139C2 (ko)
TW (1) TW453144B (ko)
WO (1) WO2000056130A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
US20050057907A1 (en) * 2003-09-12 2005-03-17 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7345891B2 (en) * 2003-10-07 2008-03-18 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7061126B2 (en) * 2003-10-07 2006-06-13 Hewlett-Packard Development Company, L.P. Circuit board assembly
US7056144B2 (en) 2004-02-19 2006-06-06 Hewlett-Packard Development Company, L.P. Offset compensation system
DE102006018709B3 (de) * 2006-04-20 2007-10-11 Nft Nanofiltertechnik Gmbh Wärmetauscher
US7742310B2 (en) * 2006-09-29 2010-06-22 Hewlett-Packard Development Company, L.P. Sequencer
US7397666B2 (en) * 2006-10-25 2008-07-08 Hewlett-Packard Development Company, L.P. Wedge lock
JP6569375B2 (ja) 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5770478A (en) * 1996-12-03 1998-06-23 International Business Machines Corporation Integral mesh flat plate cooling method
US5819402A (en) * 1994-12-05 1998-10-13 International Business Machines Corporation Method for cooling of chips using blind holes with customized depth

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855867A (en) 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
JPH02271558A (ja) 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5517753A (en) * 1995-04-06 1996-05-21 International Business Machines Corporation Adjustable spacer for flat plate cooling applications
US5572405A (en) * 1995-06-07 1996-11-05 International Business Machines Corporation (Ibm) Thermally enhanced ball grid array package
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5724230A (en) * 1996-06-21 1998-03-03 International Business Machines Corporation Flexible laminate module including spacers embedded in an adhesive
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5834839A (en) * 1997-05-22 1998-11-10 Lsi Logic Corporation Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4868349A (en) * 1988-05-09 1989-09-19 National Semiconductor Corporation Plastic molded pin-grid-array power package
US5819402A (en) * 1994-12-05 1998-10-13 International Business Machines Corporation Method for cooling of chips using blind holes with customized depth
US5770478A (en) * 1996-12-03 1998-06-23 International Business Machines Corporation Integral mesh flat plate cooling method

Also Published As

Publication number Publication date
AU3852000A (en) 2000-10-04
JP2002539631A (ja) 2002-11-19
SE516139C2 (sv) 2001-11-26
CN1343440A (zh) 2002-04-03
EP1192842A1 (en) 2002-04-03
SE9900962D0 (sv) 1999-03-17
WO2000056130A1 (en) 2000-09-21
KR20010112322A (ko) 2001-12-20
CA2368057A1 (en) 2000-09-21
TW453144B (en) 2001-09-01
US6285554B1 (en) 2001-09-04
HK1045624A1 (zh) 2002-11-29
SE9900962L (sv) 2000-09-18

Similar Documents

Publication Publication Date Title
US5386341A (en) Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
US5307240A (en) Chiplid, multichip semiconductor package design concept
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
US5895230A (en) Integrated circuit chip package having configurable contacts and method for making the same
US6040624A (en) Semiconductor device package and method
US6002168A (en) Microelectronic component with rigid interposer
CA2202426C (en) Mounting structure for a semiconductor circuit
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US5914535A (en) Flip chip-on-flip chip multi-chip module
US20050201062A1 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
US6540525B1 (en) High I/O stacked modules for integrated circuits
US6979891B2 (en) Integrated circuit packaging architecture
KR100386018B1 (ko) 스택형반도체디바이스패키지
US20070108594A1 (en) Semiconductor apparatus
US6034437A (en) Semiconductor device having a matrix of bonding pads
US7254032B1 (en) Techniques for providing EMI shielding within a circuit board component
KR100733684B1 (ko) 소자의 전기 접촉을 위한 방법 및 장치
US5198887A (en) Semiconductor chip carrier
US6560108B2 (en) Chip scale packaging on CTE matched printed wiring boards
JP2785536B2 (ja) マルチチップモジュール及びその製造方法
JPH04290258A (ja) マルチチップモジュール
US7310224B2 (en) Electronic apparatus with thermal module
US6033936A (en) Method of mounting an LSI package
JPH11251497A (ja) 電子回路モジュール
JPH08191128A (ja) 電子装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130614

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140616

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee