KR100719587B1

KR100719587B1 - 플라즈마 디스플레이 패널

Info

Publication number: KR100719587B1
Application number: KR1020050129137A
Authority: KR
Inventors: 김종원; 김순배
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-12-24
Filing date: 2005-12-24
Publication date: 2007-05-17

Abstract

본 발명은, 상호 대향하도록 배치되는 제1기판 및 제2기판; 상기 제1기판과 제2기판 사이에 방전셀들을 구획하도록 배치되는 격벽들; 상기 제1기판 위에 일 방향으로 연장되도록 배치되는 것으로, 상기 방전셀들을 지나도록 배치되는 유지전극쌍들; 상기 유지전극쌍들과 교차하도록 배치되는 어드레스전극들; 상기 유지전극쌍들을 덮도록 상기 제1기판 위에 형성되는 제1유전체층; 상기 어드레스전극들을 덮도록 상기 제2기판 위에 형성되는 제2유전체층; 및 상기 방전셀들 내에 형성되는 형광체층을 구비하고, 상기 제2유전체층의 유전율이 8 pF/cell 이상 15 pF/cell 이하인 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}

도 1은 본 발명에 따른 바람직한 일 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 절개 분리 사시도이다.

도 2는 도 1의 플라즈마 디스플레이 패널에서 Ⅱ-Ⅱ선을 따라 취한 단면도이다.

도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.

도 4는 도 3의 플라즈마 디스플레이 패널의 구동장치에 의하여, 하나의 서브필드에서 각각의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.
도 5는 도 1의 플라즈마 디스플레이 패널에서, 배면유전체층의 유전율 변화에 따른 소비전력의 변화를 개략적으로 도시한 그래프이다.

< 도면의 주요부분에 대한 부호의 간단한 설명 >

100: 플라즈마 디스플레이 패널,

111: 제1기판, 115: 제1유전체층,

116: 보호층, 121: 제2기판,

122: 어드레스전극, 125: 제2유전체층,

130: 격벽, 131, 132: 유지전극,

170: 방전셀.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 어드레스 구동IC를 통하여 어드레스 전극에 전원을 인가하여 어드레스 방전을 일으켜 방전셀을 선택하여, 표시하고자하는 방전셀에서 표시 방전을 일으켜 화상을 표시하는 플라즈마 디스플레이 패널에 관한 것이다.

근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.

통상의 교류형 플라즈마 디스플레이 패널은, 사용자에게 화상을 보여주는 상판과 이와 평행하게 결합되는 하판을 구비한다. 상판의 전면기판에는 유지전극이 배치된다. 전면기판의 유지전극이 배치된 면에 대향하는 하판의 배면기판에는 어드레스전극이 유지전극과 교차하도록 배치된다.

유지전극이 배열되는 전면기판과, 어드레스전극이 배열되는 배면기판의 각 면에는 각 전극들을 매립하도록 각각 전면유전체층 및 배면유전체층이 형성된다. 상판과 하판 사이에는 방전거리를 유지하고 방전셀 사이의 전기적 광학적 크로스토크(cross-talk)를 방지하는 격벽이 형성된다.

상기 유지전극과 교차하는 어드레스전극에 의하여 이루어지는 공간이 단위 방전셀(cell)로서 하나의 방전부를 형성하게 된다. 각각의 방전셀에서의 방전에 의하여 영상을 표현하는데, 방전셀로부터 광투과성을 갖는 전면유전체층 및 전면기판을 통하여 가시광선이 방출된다.

상기 배면유전체층은 어드레스 전극의 절연층으로서, 형광체에서 발생하는 가시광선을 패널의 전면으로 반사시키고, 하판의 벽전하가 쌓인다. 이때, 재료의 소성 온도, 반사율 등의 특성은 고형분의 조성에 의해 결정되며, 유전율 또한 조성에 따라 달라진다. 종래의 플라즈마 디스플레이 패널에서는 배면유전체층의 유전율이 20 pF/cell 정도 이고, PbO계의 재료가 사용된다.

통상의 3전극 면방전 플라즈마 디스플레이 패널의 구동은 입력되는 영상신호를 필드 단위로 이루어지는데, 1 필드(field)는 수 개의 서브필드(sub-field)로 이루어지고, 각각의 서브필드는 리셋(reset) 기간, 어드레스(address) 기간, 서스테인(sustain) 기간의 3 구간으로 이루어진다. 이때, 어드레스 기간에는 표시하고자 하는 방전셀을 선택하는데, 유지전극 중의 하나의 전극인 스캔 전극과 어드레스 전극 사이의 어드레스 방전에 의하여 표시하고자 하는 방전셀을 선택한다.

상기 어드레스 전극에 어드레스 방전을 위한 전원이 어드레스 구동IC를 통하여 어드레스 전극에 인가된다. 하나의 필드 내에서 어드레스 기간이 상당한 시간을 차지한다. 이때, 어드레스 구동IC의 동작이 많아지며, 어드레스 전극에 흐르는 전류가 많아진다. 따라서, 그로 인해 소비전력이 커지고, 어드레스 구동IC에서의 발열이 많아지는 문제점이 있다.

본 발명의 목적은, 저유전율의 배면유전체층 유전체를 적용하여 패널에 형성되는 커패시턴스를 조절함으로써, 어드레스 방전 시의 소비전력을 줄여 어드레스 구동IC의 발열을 저감시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.

상기 제2유전체층이 비스무스계(BiO) 또는 징크계(ZnO)의 물질로 이루어지는 것이 바람직하다.

상기 제2유전체층이 무연 유전체층인 것이 바람직하다.

상기 제2유전체층이 유전물질에 백색 안료가 추가되어 형성되는 것이 바람직하다.

상기 백색 안료가 ZrO₂, B₃N₄, TiO₂ 중의 적어도 하나인 것이 바람직하다.

본 발명에 따르면, 저유전율의 배면유전체층 유전체를 적용하여 패널에 형성 되는 커패시턴스를 조절함으로써, 어드레스 방전 시의 소비전력을 줄여 어드레스 구동IC의 발열을 저감시킬 수 있다.

이하에서, 첨부된 도면들을 참조하여 바람직한 실시예를 중심으로 본 발명에 대하여 상세히 설명한다.

도 1은 본 발명에 따른 바람직한 일 실시예로서, 플라즈마 디스플레이 패널을 개략적으로 도시한 부분 절개 분리 사시도이다. 도 2는 도 1의 플라즈마 디스플레이 패널에서 Ⅱ-Ⅱ선을 따라 취한 단면도이다.

도면을 참조하면, 본 발명의 바람직한 일 실시예에 따른 교류형 플라즈마 디스플레이 패널(100)이 도시되어 있다. 본 발명에 따른 플라즈마 디스플레이 패널(100)은 제1기판(111), 제2기판(121), 유지전극쌍(131, 132)들, 어드레스전극(122)들, 격벽(130), 보호층(116), 형광체층(123)들, 제1유전체층(115), 및 제2유전체층(125)을 구비한다.

이때, 상기 제1기판(111)은 전면기판이 되고, 상기 제2기판(121)이 되고, 상기 제1유전체층(115)은 전면유전체층이 되고, 상기 제2유전체층(125)은 배면유전체층이 될 수 있다.

전면기판(111)과 배면기판(121)은 서로 소정의 간격으로 이격되어 배치되며, 그것들 사이에 방전이 발생되는 방전공간을 한정한다. 이러한 전면기판(111) 및 배면기판(121)은 가시광 투과율이 우수한 유리 등을 이용하여 형성되는 것이 바람직하다. 하지만, 명실 콘트라스트의 향상을 위하여, 전면기판(111) 및/또는 배면기판(121)이 착색될 수도 있다.

전면기판(111)과 배면기판(121) 사이에는 격벽(130)이 배치되는데, 공정에 따라 격벽(130)은 배면 유전체층(125) 상에 배치될 수 있다. 이러한 격벽(130)은 방전공간을 복수개의 방전셀들(170)로 구획하며, 방전셀들(170) 사이의 광학적/전기적 크로스토크를 방지하는 기능을 수행한다. 도 2에는 복수개의 격벽들(130)이 일 방향으로 연장되도록 배열되어 방전셀들을 구획하는 스트라이프 타입이 도시되었으나, 이에 한정되지 않는다. 즉, 격벽(130)은 방전셀(170)들이 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등의 횡단면을 가지도록 형성될 수도 있으며, 스트라이프 등과 같은 개방형으로 형성될 수도 있다. 또한, 격벽(130)은 방전셀(170)들을 와플이나 델타 배열로 구획할 수도 있다.

배면기판(121)을 대향하는 전면기판(111) 상에는 유지전극쌍들(131, 132)이 배치되어 있다. 각각의 유지전극쌍들은 유지 방전을 일으키기 위하여 전면기판(111)의 배면에 형성된 한 쌍의 유지전극들(131, 132)을 의미하고, 전면기판(111) 상에는 이러한 유지전극쌍들이 소정의 간격으로 평행하게 배열되어 있다.

유지전극쌍 중 일 유지전극은 X전극(131)으로서, 공통전극의 작용을 하고, 다른 유지전극은 Y전극(132)으로서 주사전극의 작용을 한다. 본 실시예에서는, 유지전극쌍들이 전면기판(111) 상에 배치되지만, 유지전극쌍들의 배치 위치는 이에 한정되지 않는다. 예를 들면, 유지전극쌍들은 전면기판(111)으로부터 배면기판(121)을 향하는 방향으로 소정의 간격으로 이격되어 배치될 수 있다.

X전극(131) 및 Y전극(132)의 각각은 투명전극(131a, 132a) 및 버스전극(131b, 132b)을 구비하고 있다. 투명전극(131a, 132a)은 방전을 일으킬 수 있는 도전체이면서 형광체(123)로부터 방출되는 빛이 전면기판(111)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다.

그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 상기 투명전극 상에는 금속재질로 이루어지고 좁은 폭으로 형성되는 버스전극(131b, 132b)이 배치된다. 버스전극은 Ag, Al 또는 Cu와 같은 금속을 이용하여 단층 구조로 형성될 수 있지만, Cr/Al/Cr 등의 다층 구조를 가지도록 형성될 수도 있다. 이러한 투명전극 및 버스전극들은 포토에칭법, 포토리소그라피법 등을 이용하여 형성한다.

X전극(131) 및 Y전극(132)의 형상 및 배치를 상세하게 살펴보면, 버스전극들(131b, 132b)은 단위 방전셀(180)에서 소정의 간격으로 이격되어 평행하게 배치되며, 방전셀(180)들을 가로질러 연장된다. 전술한 바와 같이 각 버스전극(131b, 132b)에는 투명전극(131a, 132a)이 전기적으로 접속되는데, 사각형의 투명전극(131a, 132a)은 단위 방전셀(180)마다 불연속적으로 배치될 수 있다. 이러한 투명전극(131a, 132a)의 일 측은 버스전극(131b, 132b)에 연결되고, 타 측은 방전셀(170)의 중심 방향으로 향하도록 배치된다.

전면기판(111) 상에는 유지전극쌍(112)들을 매립하도록 전면유전체층(115)이 형성되어 있다. 전면유전체층(115)은, 인접한 X전극(131)들과 Y전극(132)들이 서로 통전되는 것을 방지함과 동시에, 하전입자들 또는 전자가 X전극(131)들과 Y전극 (132)들에 직접 충돌하여 X전극(131)들과 Y전극(132)들을 손상시키는 것을 방지하한다. 또한, 전면유전체층(115)은 전하를 유도하는 기능을 수행한다. 이러한 전면유전체층(115)은 PbO, B₂O₃, SiO₂ 등을 이용하여 형성된다.

또한, 플라즈마 디스플레이 패널(100)은 전면유전체층(115)을 덮는 보호층(116)을 더 구비하는 것이 바람직하다. 보호층(116)은, 방전시 하전입자와 전자가 전면유전체층(115)에 충돌하여 전면유전체층(115)이 손상되는 것을 방지한다.

또한, 보호층(116)은 방전시 2차전자를 다량으로 방출하여, 플라즈마 방전을 원활하게 한다. 이러한 기능을 수행하는 보호층(116)은 2차전자 방출 계수가 높고, 가시광 투과율이 높은 물질을 이용하여 형성한다. 보호층(116)은 전면유전체층(115)이 형성된 후에, 주로 스퍼터링, 전자빔 증착법으로 박막으로 형성된다.

전면기판(111)을 대향하는 배면기판(121) 상에는 어드레스전극(122)들이 배치되어 있다. 어드레스전극(122)들은 X전극(131)들 및 Y전극(132)들과 교차하도록 방전셀(170)들을 가로질러 연장된다.

어드레스전극(122)들은 X전극(131)과 Y전극(132) 간의 유지방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지방전이 일어나기 위한 전압을 낮추는 역할을 한다. 어드레스방전은 Y전극(132)과 어드레스전극(122) 간에 일어나는 방전으로서, 어드레스방전이 종료되면 Y전극(132) 측과 X전극(131) 측에 벽전하가 축적되며, 이로써 X전극(131)과 Y전극(132) 간의 유지방전이 보다 용이하게 된다.

이렇게 배치된 한 쌍의 X전극(131) 및 Y전극(132)과, 이와 교차하는 어드레스전극(122)에 의하여 이루어지는 공간이 단위 방전셀(170)을 형성한다.

배면기판(121) 상에는 어드레스전극(122)을 매립하도록 배면유전체층(125)이 형성되어 있다. 배면유전체층(125)은 방전 시 하전입자 또는 전자가 어드레스전극(122)들에 충돌하여 어드레스전극(122)들을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성된다.

이때, 배면유전체층(125)은 그 유전율이 8 pF/cell 이상 15 pF/cell 이하로서, 통상의 배면유전체층에 비하여 저유전율인 것이 바람직하다. 또한, 배면유전체층(125)이 PbO 성분을 포함하지 아니하는 저유전율의 무연 유전체에 의하여 형성되도록 하여, 패널의 커패시턴스를 조절하여 어드레스 구동과 방전을 하면서 발생하는 소비전력을 저감하고, 어드레스 구동IC의 발열을 저감시키도록 하는 것이 바람직하다.
도 5에는 도 4의 어드레스 주기에 어드레스 전극에 인가되는 전압(V_A)이 65V이고 어드레스 전극의 선폭이 98㎛인 경우에, 배면유전체층의 유전율이 8pF/Cell에서 20pF/Cell까지 변할 때의 소비전력의 변화의 일 예가 도시되어 있다. 도 5에 도시된 바와 같이 8pF/Cell에서 15pF/Cell까지는 420W에서 430W의 범위에 있으나, 유전율이 15pF/Cell보다 커짐에 따라 소비전력이 급격히 커지는 것을 볼 수 있다.
따라서, 본 발명에서는 배면유전체층의 유전율을 15pF/Cell이하가 되도록 함으로써, 어드레스 방전에 의한 소비전력을 저감시키고, 그에 따라 어드레스 구동IC의 발명을 저감시킬 수 있도록 한다. 한편, 배면유전체층을 형성하는 유전물질의 재료상의 한계로 유전율을 8pF/Cell보다 작게하는 것에는 한계가 있다. 따라서, 본 발명에서는 배면유전체층의 유전율이 8pF/Cell이상이 되도록 하는 것이 바람직하다.

두 개의 전극들 사이에 유전물질이 충전되어 형성되는 커패시터(capacitor)의 커패시턴스(capacitance)는, 수학식 1에서와 같이 유전물질의 유전율(ε)과 커패시터의 면적에 비례하고, 거리에 반비례한다. 또한, 수학식 2에서와 같이 커패시터를 통하여 흐르는 전류(i)는 커패시터의 커패시턴스(C)와 시간에 대한 전압의 변화율(dv/dt)에 비례한다. 따라서, 전류(i)의 제곱에 비례하는 소비전력은 커패시턴스(C)의 제곱에 비례하고, 유전율(ε)의 제곱에 비례한다.

즉, 어드레스전극(122)과 배면유전체층(125)에 의하여 패널에 형성되는 커패시터의 커패시턴스(C)는 유전율(ε)에 비례하고, 소비전력은 커패시터의 커패시턴스(C)의 제곱에 비례한다. 따라서, 배면유전체층(125)을 형성하는 유전물질의 유전율을 낮추면, 어드레스 구동에 따른 소비전력을 저감시킬 수 있다. 또한, 그로 인하여 어드레스 구동IC의 발열을 저감시킬 수 있다.

따라서, 본 발명에 따른 플라즈마 디스플레이 패널의 배면유전체층(125)은, 종래의 플라즈마 디스플레이 패널의 유전율(20 pF/cell)에 비하여 낮은 15 pF/cell 이하의 유전율을 갖도록 형성될 수 있다. 또한, 재료의 한계를 고려하여 8 pF/cell 이상의 유전율을 갖는 것이 바람직하다. 즉, 배면유전체층(125)을 형성하는 유전물질의 유전율을 낮춤으로써, 방전셀의 커패시턴스가 감소하여, 어드레스 전극의 전류값을 낮추고, 그로 인하여 소비전력을 저감시킬 수 있다. 또한, 그로 인하여 어드레스 구동IC의 발열을 감소시킬 수 있다.

이처럼, 배면유전체층(125)은 그 유전율을 낮추기 위하여, PbO 성분을 포함하지 아니하는 무연 유전체로 형성되는 것이 바람직하다. 특히, 배면유전체층(125)은 무연의 비스무스계(BiO) 또는 징크계(ZnO)의 물질로 이루어질 수 있다.

또한, 배면유전체층(125)은 어드레스전극의(122)의 절연층으로서, 형광체에서 발생하는 가시광선을 반사시켜 패널의 전면으로 방출될 수 있도록 한다. 따라 서, 전면으로의 가시광선의 반사도를 높이기 위하여, 배면유전체층(125)이 상기 유전물질에 백색 안료가 추가되어 형성되는 것이 바람직하다. 이때, 백색 안료로는 ZrO₂, B₃N₄, TiO₂ 중의 적어도 하나가 사용될 수 있다.

배면유전체층(125) 상에 형성된 격벽(130)의 양 측면과 격벽(130)이 형성되지 않은 배면유전체층(125)의 전면에는 적색, 녹색, 청색발광 형광체층(123)들이 배치되어 있다. 상기 형광체층들은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색발광 방전셀에 형성된 형광체층은 Y(V,P)O₄:Eu 등과 같은 형광체를 포함하고, 녹색발광 방전셀에 형성된 형광체층은 Zn₂SiO₄:Mn, YBO₃:Tb 등과 같은 형광체를 포함하며, 청색발광 방전셀에 형성된 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.

또한, 상기 방전셀(170)들에는 네온(Ne), 크세논(Xe) 등이 혼합된 방전 가스가 채워지며, 상기와 같이 방전 가스가 채워진 상태에서, 전면기판 및 배면기판(111)(121)의 가장 가장자리에 형성된 프릿트 글라스(frit glass)와 같은 밀봉 부재에 의해 전면기판 및 배면기판(111)(121)이 서로 봉합되어 결합되어진다.

유지 방전 시에 여기된 방전가스의 에너지 준위가 낮아지면서 자외선이 방출된다. 그리고 이 자외선이 방전셀(170) 내에 도포된 형광체를 여기시키는데, 이 여기된 형광체(123)의 에너지준위가 낮아지면서 가시광이 방출되며, 이 가시광이 전면유전층(115)과 전면기판(111)을 투과하여 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.

도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다. 도 4는 도 3의 플라즈마 디스플레이 패널의 구동장치에 의하여, 하나의 서브필드에서 각각의 전극 라인들에 인가되는 구동 신호들을 도시한 타이밍도이다.

도면을 참조하면, 플라즈마 표시 패널(1)의 구동 장치(20)는 영상 처리부(21), 논리 제어부(22), 어드레스 구동부(23), X 구동부(24), 및 Y 구동부(25)를 포함한다. 영상 처리부(21)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(22)는 영상 처리부(21)로부터의 내부 영상 신호에 따라 구동 제어 신호들(S_A, S_Y, S_X)을 발생시킨다.

이때, 어드레스 구동부(23), X 구동부(24) 및 Y 구동부(25) 등의 구동부에서 상기 구동 제어 신호들(S_A, S_Y, S_X)로부터 입력받아 각각의 구동 신호들을 발생시키고, 발생된 구동 신호를 각각의 전극 라인들에 인가한다.

어드레스 구동부(23)는, 논리 제어부(22)로부터 입력되는 어드레스 신호(S_A)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(24)는 논리 제어부(22)로부터 입력되는 X 구동 제어 신호(S_X)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(25)는 논리 제어부(22)로부터 입력되는 Y 구동 제어 신호(S_Y)를 처리하여 Y 전극 라인들에 인가한다.

어드레스 구동부(23)에서 논리 제어부(22)로부터 입력되는 어드레스 신호(S_A)에 따른 데이터 신호를 어드레스 전극 라인들에 인가한다. 이를 위하여 어드레스 구동부(23)는 어드레스 구동IC(231)를 포함하고, 어드레스 구동 신호가 어드레스 구동IC(231)을 통하여 어드레스 전극 라인들에 인가된다. 이때, 배면유전체층(125)이 저유전율의 무연 유전체로 형성되어, 어드레스전극(도 1의 122)과 배면유전체층(도 1의 125)에 의하여 형성되는 커패시터의 커패시턴스를 낮추고, 그로 인하여 어드레스 구동시의 소비전력을 줄여, 어드레스 구동IC의 발열을 저감시킬 수 있다.

단위 프레임(FR)은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1∼SF8)로 분할된다. 또한, 각 서브필드(SF1∼SF8)는 리셋 주기(R1∼R8), 어드레스 주기(A1∼A8), 및 유지방전 주기(S1∼S8)로 분할된다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1∼S8)의 길이는 255T(T는 단위 시간)이다. 이때, 제n 서브필드(SFn)의 유지방전 주기(Sn)에는 2ⁿ에 상응하는 시간이 각각 설정된다. 이에 따라, 8 개의 서브필드들 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다.

도 4에서 참조부호 S_A은 각 어드레스 전극 라인에 인가되는 구동 신호를, S_X은 X 전극 라인들에 인가되는 구동 신호를, 그리고 S_Y1~ S_Yn은 각 Y 전극 라인 (Y₁~Y_n)에 인가되는 구동 신호를 가리킨다.

도면을 참조하면, 단위 서브-필드(SF)의 리셋 주기(PR)에서는, 먼저 X 전극 라인들에 인가되는 전압을 접지 전압(V_G)으로부터 제2 전압(V_S) 예를 들어, 155 볼트(V)까지 지속적으로 상승시킨다. 여기서, Y 전극 라인들과 어드레스 전극 라인들에는 접지 전압(V_G)이 인가된다. 이에 따라, X 전극 라인들과 Y 전극 라인들 사이, 및 X 전극 라인들과 어드레스 전극 라인들 사이에 약한 방전이 일어나면서 X 전극 라인들(X₁~X_n) 주위에 부극성의 벽전하들이 형성된다.

다음에, Y 전극 라인들에 인가되는 전압이 제2 전압(V_S) 예를 들어, 155 볼트(V)부터 제2 전압(V_S)보다 제3 전압(V_SET)만큼 더 높은 최고 전압(V_SET+V_S) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들과 어드레스 전극 라인들에는 접지 전압(V_G)이 인가된다. 이에 따라, Y 전극 라인들과 X 전극 라인들 사이에 약한 방전이 일어나는 한편, Y 전극 라인들과 어드레스 전극 라인들 사이에 더욱 약한 방전이 일어난다.

다음에, X 전극 라인들에 인가되는 전압이 제2 전압(V_S)으로 유지된 상태에서, Y 전극 라인들에 인가되는 전압이 제2 전압(V_S)으로부터 접지 전압(V_G)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들에는 접지 전압(V_G)이 인가된다.

이어지는 어드레스 주기(PA)에서, 어드레스 전극 라인들에 어드레스 펄스의 표시 데이터 신호가 인가되고, 제2 전압(V_S)보다 낮은 제4 전압(V_SCAN)으로 바이어싱된 Y 전극 라인들에 접지 전압(V_G)의 스캔 펄스의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다.

이때, 각 어드레스 전극 라인에 인가되는 표시 데이터 신호는 방전셀을 선택할 경우에 정극성 어드레스 전압(V_A)이, 그렇지 않을 경우에 접지 전압(V_G)이 인가된다. 이에 따라 접지 전압(V_G)의 스캔 펄스가 인가되는 동안에 정극성 어드레스 전압(V_A)의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. 또한, 보다 정확하고 효율적인 어드레스 방전을 위하여 X 전극 라인들에 제2 전압(V_S)이 인가된다.

이어지는 유지방전 주기(PS)에서는, 모든 Y 전극 라인들과 X 전극 라인들에 제2 전압(V_S)의 디스플레이 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 방전셀들에서 디스플레이 유지를 위한 방전을 일으킨다.

본 발명에 따른 플라즈마 디스플레이 패널은, 저유전율의 배면유전체층 유전체를 적용하여 패널에 형성되는 커패시턴스를 조절함으로써, 어드레스 방전 시의 소비전력을 줄여 어드레스 구동IC의 발열을 저감시킬 수 있다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

상호 대향하도록 배치되는 제1기판 및 제2기판;

상기 제1기판과 제2기판 사이에 방전셀들을 구획하도록 배치되는 격벽들;

상기 제1기판 위에 일 방향으로 연장되도록 배치되는 것으로, 상기 방전셀들을 지나도록 배치되는 유지전극쌍들;

상기 유지전극쌍들과 교차하도록 배치되는 어드레스전극들;

상기 유지전극쌍들을 덮도록 상기 제1기판 위에 형성되는 제1유전체층;

상기 어드레스전극들을 덮도록 상기 제2기판 위에 형성되는 제2유전체층; 및

상기 방전셀들 내에 형성되는 형광체층을 구비하고,

상기 제2유전체층의 유전율이 8 pF/cell 이상 15 pF/cell 이하인 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제2유전체층이 비스무스계(BiO) 또는 징크계(ZnO)의 물질로 이루어지는 플라즈마 디스플레이 패널.
제2항에 있어서,

상기 제2유전체층이 무연 유전체층인 플라즈마 디스플레이 패널.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제2유전체층이 유전물질에 백색 안료가 추가되어 형성되는 플라즈마 디스플레이 패널.
제4항에 있어서,

상기 백색 안료가 ZrO₂, B₃N₄, TiO₂ 중의 적어도 하나인 플라즈마 디스플레이 패널.