[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100581921B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100581921B1
KR100581921B1 KR1020040050500A KR20040050500A KR100581921B1 KR 100581921 B1 KR100581921 B1 KR 100581921B1 KR 1020040050500 A KR1020040050500 A KR 1020040050500A KR 20040050500 A KR20040050500 A KR 20040050500A KR 100581921 B1 KR100581921 B1 KR 100581921B1
Authority
KR
South Korea
Prior art keywords
discharge
electrodes
dielectric layer
electrode
cover
Prior art date
Application number
KR1020040050500A
Other languages
English (en)
Other versions
KR20060001390A (ko
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050500A priority Critical patent/KR100581921B1/ko
Publication of KR20060001390A publication Critical patent/KR20060001390A/ko
Application granted granted Critical
Publication of KR100581921B1 publication Critical patent/KR100581921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 방전 공간이 확대되어 발광 효율이 증가할 뿐만 아니라, 방전 개시 전압이 감소된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 배면기판과, 상기 배면기판에 이격되어 평행하게 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽과, 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들과, 상기 방전전극쌍들을 덮도록 형성된 제1유전체층과, 상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들과, 상기 M전극들을 덮도록 형성된 제2유전체층과, 상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들과, 상기 어드레스전극들을 덮도록 형성된 제3유전체층과, 상기 방전셀들 내에 배치된 형광체층과, 그리고 상기 방전셀 내에 있는 방전가스를 구비하는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널{Plasma display panel}
도 1은 일반적인 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 절개 분리 사시도이고,
도 3은 도 2의 A-A선에 따라 취한 단면도로서, 상판이 90도 회전한 상태를 나타내고,
도 4는 도 2에 도시된 전면기판 및 이에 형성된 전극들만 도시한 평면도로서, 제1,2유전체층을 제거한 상태를 나타낸 도면이고,
도 5는 도 4에서 2개의 X전극 단자부들이 형성된 것을 도시한 평면도이고,
도 6은 도 2의 플라즈마 디스플레이 패널을 구비하는 플라즈마 디스플레이 장치를 도시한 블록도이고,
도 7은 단위 서브-필드에서 도 2의 플라즈마 디스플레이 패널의 일 방전셀에 배치된 전극들에 인가되는 신호들의 파형도이고,
도 8은 도 2에 도시된 플라즈마 디스플레이 패널의 변형예로서, 도 3에 대응하는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 플라즈마 디스플레이 패널 111 : 전면기판
112 : 유지전극쌍 113 : M전극
114 : 제1유전체층 115 : 제2유전체층
116 : 보호막 121 : 배면기판
122 : 어드레스전극 125 : 제3유전체층
126 : 형광체 130 : 격벽
131 : X전극 132 : Y전극
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더 상세하게는 발광 효율이 증가할 뿐만 아니라, 방전 개시 전압이 감소된 플라즈마 디스플레이 패널에 관한 것이다.
근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.
이러한 플라즈마 디스플레이 패널은 방전 형식에 따라 직류형과 교류형으로 분류될 수 있다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어 하전입자의 이동이 대응 전극들 사이에서 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 한 전극이 유전체층으로 덮여져서, 상호 대응하는 전극들의 직접적인 전하의 이동 대신 벽전하(Wall Charge)의 전계에 의하여 방전이 수행된다.
직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전공간에 노출되는 구조로서, 대응하는 전극들 사이에 전하의 이동이 직접적으로 이루어진다. 교류형 플라즈마 디스플레이 패널은 적어도 하나의 전극이 유전층으로 감싸지고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신 벽전하(wall charge)의 전계에 의하여 방전이 수행된다.
직류형 플라즈마 디스플레이 패널에서는 대응하는 전극들 사이에 전하의 이동이 직접적으로 이루어지므로, 전극의 손상이 심하게 되는 문제점이 있었기 때문에, 최근에는 교류형, 특히 3전극 면방전 구조를 갖는 교류형 플라즈마 디스플레이 패널이 일반적으로 채용되어 왔다.
일반적인 교류형 플라즈마 디스플레이 패널(10)은, 도 1 및 도 2에 도시된 바와 같이 사용자에게 화상을 보여주는 상판(50)과 이와 평행하게 결합되는 하판(60)을 구비한다. 상판(50)의 전면기판(11)에는 X전극(31)과 Y전극(32)이 쌍을 이루는 유지전극쌍(12)이 배치되어 있고, 전면기판(11)의 유지전극쌍(12)이 배치된 면에 대향하는 하판(60)의 배면기판(21)에는 어드레스전극(22)이 전면기판(11)의 전극들(31)(32)과 교차하도록 배치되어 있다.
유지전극쌍들(12)이 구비된 전면기판(11)과, 어드레스전극들(22)이 구비된 배면기판(21)의 각 면에는 각 전극들을 매립하도록 각각 제1유전체층(15) 및 제2 유전체층(25)이 형성되어 있다.
제1유전체층(15) 배면에는 통상 MgO로 된 보호막(16)이 형성되며, 제2유전체층(25)의 전면에는 방전거리를 유지하고 방전셀 사이의 전기적 광학적 크로스토크(cross-talk)를 방지하는 격벽(30)이 형성되어 있다. 이 격벽(30)의 양 측면과 격벽(30)이 형성되지 않은 제2유전체층(25)의 전면에는 레드(red), 그린(green), 블루(blue)의 형광체(26)가 도포되어 있다.
X전극(31)과 Y전극(32) 각각은 투명전극(31a, 32a) 및 버스전극(31b, 32b)을 구비한다. 이렇게 배치된 한 쌍의 X전극(31) 및 Y전극(32)과, 이와 교차하는 어드레스전극(22)에 의하여 이루어지는 공간이 단위 방전셀(cell)(70)로서 하나의 방전부를 형성하게 된다.
이러한 형상을 가지는 플라즈마 디스플레이 패널(10)에서는, 방전 영역을 증가시키기 위해서는 X전극(31)과 Y전극(32) 사이의 거리를 멀게 배치해야 한다. X전극(31)과 Y전극(32) 사이의 거리가 멀 경우, 방전 공간이 증가되어, 방전이 활발하게 발생하기 때문이다. 하지만, X전극(31)과 Y전극(32)의 거리가 멀어질 경우, 방전 개시 전압이 증가하기 때문에, 전력 소비가 증가하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 방전 공간이 확대되어 발광 효율이 증가할 뿐만 아니라, 방전 개시 전압이 감소된 플라즈마 디스플레이 패널을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은 배면기판과, 상기 배면기판에 이격되어 평행하게 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽과, 상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들과, 상기 방전전극쌍들을 덮도록 형성된 제1유전체층과, 상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들과, 상기 M전극들을 덮도록 형성된 제2유전체층과, 상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들과, 상기 어드레스전극들을 덮도록 형성된 제3유전체층과, 상기 방전셀들 내에 배치된 형광체층과, 그리고 상기 방전셀 내에 있는 방전가스를 구비하는 플라즈마 디스플레이 패널을 제공한다.
본 발명에 있어서, 상기 Y전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 것이 바람직하다.
이 때 바람직하게는, 상기 Y전극들이 공통으로 연결된 부분에는 FPCB(flexible printed circuit board)와 연결되는 적어도 하나의 단자부가 형성된다.
또한 본 발명에 있어서, 상기 X전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 것이 바람직하다.
또한 본 발명에 있어서, 상기 M전극들은 상기 전면기판의 일 측에 FPCB와 연결되는 단자부들을 각각 구비하는 것이 바람직하다.
또한 본 발명에 있어서, 상기 M전극은 상기 쌍을 이루는 X전극과 Y전극 사이 에 배치되는 것이 바람직하다.
본 발명의 다른 측면에 의하면, 본 발명은 배면기판과, 상기 배면기판에 이격되어 평행하게 배치된 전면기판과, 상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽과, 상기 방전셀들을 가로질러 연장되는 M전극들과, 상기 M전극들을 덮도록 형성된 제1유전체층과, 상기 제1유전체층의 배면 상에 상기 M전극에 평행하게 연장되도록 형성되며, X전극 및 Y전극을 각각 구비하는 방전전극쌍들과, 상기 방전전극쌍들을 덮도록 형성된 제2유전체층과, 상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들과, 상기 어드레스전극들을 덮도록 형성된 제3유전체층과, 상기 방전셀들 내에 배치된 형광체층과, 그리고 상기 방전셀 내에 있는 방전가스를 구비하는 플라즈마 디스플레이 패널을 제공한다.
본 발명에 있어서, 상기 Y전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 것이 바람직하다.
이 때 바람직하게는, 상기 Y전극들이 공통으로 연결된 부분에는 FPCB(flexible printed circuit board)와 연결되는 적어도 하나의 단자부가 형성된다.
또한 본 발명에 있어서, 상기 X전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 것이 바람직하다.
또한 본 발명에 있어서, 상기 M전극들은 상기 전면기판의 일 측에 FPCB와 연결되는 단자부들을 각각 구비하는 것이 바람직하다.
또한 본 발명에 있어서, 상기 M전극은 상기 쌍을 이루는 X전극과 Y전극 사이에 배치되는 것이 바람직하다.
이어서, 도 3 내지 도 7을 참조하여 본 발명의 일 실시예를 상세히 설명한다.
도 3 내지 도 5를 참조하면, 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널(100)이 도시되어 있다.
도시된 바와 같이, 플라즈마 디스플레이 패널(100)은 크게 상판(150) 및 하판(160)을 구비하며, 상세하게는 배면기판(121)과, 배면기판(121)에 이격되어 평행하게 배치된 전면기판(111)과, 전면기판(111)과 배면기판(121) 사이에 배치되고, 방전셀(170)들을 구획하는 격벽(130)과, 방전셀(170)들을 가로질러 연장되고, X전극(131) 및 Y전극(132)을 각각 구비하는 방전전극쌍(112)들과, 방전전극쌍(112)들을 덮도록 형성된 제1유전체층(114)과, 제1유전체층(114)의 배면 상에 형성되며, 방전전극쌍(112)들과 평행하게 연장되는 M전극(113)들과, M전극(113)들을 덮도록 형성된 제2유전체층(115)과, 각 방전셀(170)에서 방전전극쌍(112)들 및 M전극(113)들과 교차하도록 방전셀(170)들을 가로질러 연장된 어드레스전극(122)들과, 어드레스전극(122)들을 덮도록 형성된 제3유전체층(115)과, 방전셀(170)들 내에 배치된 형광체층(126)과, 그리고 방전셀(170) 내에 있는 방전가스를 구비한다.
전면기판(111)에는 다수개의 방전전극쌍(112)들이 배치되어 있다. 이 때 전면기판(111)은 유리를 주재료로 한 투명한 재료로 형성되는 것이 일반적이다.
방전전극쌍(112)은 유지 방전을 일으키기 위하여 전면기판(111)의 배면에 형성된 한 쌍의 방전전극들(131, 132)을 의미하고, 전면기판(111)에는 이러한 방전전극쌍(112)들이 소정의 간격으로 평행하게 배열되어 있다. 이 방전전극쌍(112)들 중 일 방전전극은 X전극(131)이고, 다른 방전전극은 Y전극(132)이다.
X전극(131) 및 Y전극(132)의 각각은 투명전극(131a, 132a) 및 버스전극(131b, 132b)을 구비하고 있다. 투명전극(131a, 132a)은 방전을 일으킬 수 있는 도전체이면서 형광체(126)로부터 방출되는 빛이 전면기판(111)으로 나아가는 것을 방해하지 않는 투명한 재료로 형성되는데, 이와 같은 재료로서는 ITO(indium tin oxide) 등이 있다. 그러나 상기 ITO와 같은 투명한 도전체는 일반적으로 그 저항이 크고, 따라서 투명전극으로만 방전유지전극을 형성하면 그 길이방향으로의 전압강하가 커서 구동전력이 많이 소비되고 응답속도가 늦어지는바, 이를 개선하기 위하여 상기 투명전극 상에는 금속재질로 이루어지고 좁은 폭으로 형성되는 버스전극(131b, 132b)이 배치된다.
방전전극쌍(112)들이 구비된 전면기판(111)에는 방전전극쌍(112)들을 매립하도록 제1유전체층(114)이 형성되어 있다. 제1유전체층(114)은, 유지-방전 시 인접한 X전극(131)과 Y전극(132) 간에 직접 통전되는 것과 양이온 또는 전자가 방전전극들(131, 132)에 직접 충돌하여 X전극(131)과 Y전극(132)을 손상시키는 것을 방지하면서도, 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.
쌍을 이루는 X전극(131)과 Y전극(132) 사이에는 M전극(113)이 배치되어 있다. M전극(113)은 제1유전체층(114)의 배면 상에 형성되며, X전극(131) 및 Y전극(132)과 평행하도록 일 방향으로 연장된다. M전극(113)도 투명전극(113a) 및 버스전극(113b)을 구비한다.
또한, M전극(113)들을 매립하도록 제2유전체층(115)이 형성되어 있다. 제2유전체층(115)은, 인접하는 X전극(131), Y전극(132) 및 M전극 사이에 직접 통전되는 것을 방지하며, 양이온 또는 전자가 M전극(113)들에 직접 충돌하여 M전극(113)을 손상시키는 것을 억제한다. 또한, 제2유전체층(115)은 전하를 유도하여 벽전하를 축적할 수 있는 유전체로 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO 2 등이 있으며, 제1유전체층(114)과 동일한 유전체를 이용하여 형성하는 것이 바람직하다.
도 4는 제1유전체층(114) 및 제2유전체층(115)이 제거된 상태에서 전면기판(111)에 형성된 전극들의 배치를 나타낸다. 도면을 참조하면, 화상이 표시되는 화상 표시 영역에서는 전면기판(111) 상에 X전극(131)들, Y전극(132)들 및 M전극(113)들이 서로 이격되어 평행하게 배치되어 있다. 여기에서 X전극(131)들, Y전극(132)들 및 M전극(113)들이 전면기판(111) 상에서 동일한 레벨로 배치된 것처럼 도시되어 있지만, 전술한 바와 같이 X전극(131)들 및 Y전극(132)들만 동일한 레벨로 형성되고, M전극(113)들은 X전극(131)들 및 Y전극(132)들보다 전면기판(111)으로부터 더 이격되어 형성된다.
Y전극의 버스전극(132b)들은 전면기판(111)의 일 측으로 서로 이격되어 연장되다가, 가장 자리 부분에서 서로 연결된다. 플라즈마 디스플레이 패널(100)의 구동 시, Y전극의 버스전극(132b)들에는 동일한 신호가 인가되기 때문에, Y전극의 버스전극(132b)들은 전기적으로 공통으로 연결된다. Y전극의 버스전극(132b)들이 공통으로 연결되는 부분(132d)은 플라즈마 디스플레이 패널의 비화상 표시 영역으로서, 이 부분에서는 실질적인 방전이 발생되지 않는 부분이다. Y전극의 버스전극(132b)들이 공통으로 연결 부분(132d)에는 Y구동부(225)와 FPCB에 의하여 전기적으로 연결될 수 있도록, 단자부(132c)가 형성된다. 도 4에는 1개의 단자부가 형성된 것으로 도시되어 있으나, 도 6과 같이 2개의 단자부(132c')들이 형성될 수 있다. 단자부들의 개수 및 형성 위치는 이에 한정되지 않는다. Y전극의 버스전극(132b)들의 단자부(132c)는 FPCB와의 연결의 위하여 외부로 노출되기 때문에, 이 부분에는 제1유전체층(114) 및 제2유전체층(115)이 형성되지 않는다.
X전극들의 버스전극(131b)들도 Y전극들의 버스전극(132b)들과 유사하게, 공통된 신호들이 인가되기 때문에 공통으로 연결된다. 즉, 전면기판(111)의 타 측으로 서로 이격되어 연장되다가, 가장자리 부분인 비화상 표시 영역에서 서로 연결된다. 또한, 연결된 부분(131d)에는 X 구동부(224)와 FPCB에 의하여 전기적으로 연결될 수 있도록 단자부(131c)가 형성된다. X전극들의 버스전극(131b)들의 단자부(131c)는 FPCB와의 연결의 위하여 외부로 노출되기 때문에, 이 부분에는 제1유전체층(114) 및 제2유전체층(115)이 형성되지 않는다.
M전극들의 버스전극(113b)들에는 각각 독립적인 신호들이 인가되기 때문에, M전극들의 버스전극(113b)들은 서로 이격되어 연장된다. 이러한 M전극들의 버스전극(113b)들은 전면기판의 일 측으로 연장되며, 비화상 표시 영역인 가장자리 부분에 각각 단자부(113c)들이 형성된다. 이러한 단자부(113c)들은 M전극 구동부(226)와 FPCB에 의하여 전기적으로 연결된다. M전극들의 버스전극(113b)들의 단자부(113c)들은 FPCB와의 연결의 위하여 외부로 노출되기 때문에, 이 부분에는 제1유전체층(114) 및 제2유전체층(115)이 형성되지 않는다.
또한, 제2유전체층(115)에는 통상 MgO로 된 보호막(116)이 형성되어 있다. 보호막(116)은, 방전시 양이온과 전자가 제2유전체층(115)에 충돌하여 제1유전체층(115)이 손상되는 것을 방지하며, 광투과성이 좋고, 방전시 2차전자를 많이 방출한다.
배면기판(121)의 전면에는 어드레스전극(122)이 전면기판(111)의 X전극(131) 및 Y전극(132)과 교차하도록 배치되어 있다.
어드레스전극들(122)은 X전극(131)과 Y전극(132) 간의 유지-방전을 보다 용이하게 하기 위한 어드레스방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지-방전이 일어나기 위한 전압을 낮추는 역할을 한다. 어드레스방전은 M전극(132)과 어드레스전극(122) 간에 일어나는 방전이다.
이렇게 배치된 한 쌍의 X전극(131), Y전극(132) 및 M전극과, 이와 교차하는 어드레스전극(122)에 의하여 이루어지는 공간이 단위 방전셀(170)로서 하나의 방전부를 형성하게 된다.
어드레스전극(122)이 구비된 배면기판(121)에는 어드레스전극(122)을 매립하 도록 제3유전체층(125)이 형성되어 있다. 제3유전체층(125)은 방전시 양이온 또는 전자가 어드레스전극(122)에 충돌하여 어드레스전극(122)을 손상시키는 것을 방지하면서도 전하를 유도할 수 있는 유전체로서 형성되는데, 이와 같은 유전체로서는 PbO, B2O3, SiO2 등이 있다.
제2유전체층(115)과 제3유전체층(125) 사이에는, 방전거리를 유지하고 레드, 그린, 블루 방전셀들을 구획하고, 방전셀(170)들 사이의 전기적 광학적 크로스토크를 방지하는 격벽(130)이 형성되어 있다. 도 3에는 격벽(130)이 매트릭스 형태로 구획하는 것으로 도시되었으나, 이에 한정되는 것은 아니고, 복수의 방전공간을 형성할 수 있는 한, 다양한 패턴의 격벽들, 예컨대 스트라이프 등과 같은 개방형 격벽은 물론, 와플, 매트릭스, 델타 등과 같은 폐쇄형 격벽으로 될 수 있다. 또한, 폐쇄형 격벽은, 방전공간의 횡단면이, 본 실시예에서와 같은 사각형이외에도, 삼각형, 오각형 등의 다각형, 또는 원형, 타원형 등으로 되도록 형성될 수 있다.
방전셀(170)을 구획하는 격벽(130) 사이의 제2유전체층(125) 전면에는 레드, 그린, 블루의 형광체층(126)이 형성되어 있다. 또한, 격벽(130)의 측면에도 형광체층(126)이 형성되어 있다.
이러한 형광체층(126)은 자외선을 받아 가시광선을 발생하는 성분을 가지는데, 적색 방전셀에 형성된 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하고, 녹색 방전셀에 형성된 적색 형광체층은 Zn2SiO4:Mn 등과 같은 형광체를 포함하며, 청색 방전셀에 형성된 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함한다.
방전셀(170)에는 Ne, He, Xe 등 및 이들의 혼합기체와 같은 방전가스가 봉입된다.
본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널(100)을 구비하는 플라즈마 디스플레이 장치(200)는 도 6에 도시된 바와 같이, 전술한 플라즈마 디스플레이 패널(100), 영상 처리부(256), 논리 제어부(262), 어드레스 구동부(223), X 구동부(224), Y 구동부(225) 및 M 구동부(226)를 포함한다.
영상 처리부(256)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 논리 제어부(262)는 영상 처리부(256)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SX, SY, SM)을 발생시킨다.
어드레스 구동부(223)는, 논리 제어부(262)로부터의 구동 제어 신호들(SA, SS)중에서 어드레스 구동 신호(SA)를 처리하여 디스플레이 데이터 신호들을 발생시키고, 발생된 디스플레이 데이터 신호들을 어드레스전극(122)들에 인가한다. X 구동부(224)는 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, S Y, SM) 중에서 X 구동 제어 신호(SX)를 처리하여 X전극(131)들에 인가한다. 또한, Y 구동부(225)는 논리 제어부(262)로부터의 구동 제어 신호들(SA, SX, SY, SM) 중에서 Y 구동 제어 신호(SY)를 처리하여 Y전극(132)들에 인가하고, M 구동부(226)는 논리 제어부(262)로 부터의 구동 제어 신호들(SA, SX, SY, SM ) 중에서 M 구동 제어 신호(SM)를 처리하여 M전극(113)들에 인가한다.
상기에서 X전극(131)들은 공통으로 연결되어, 공통의 구동 제어 신호들이 인가되고, Y전극(132)들도 공통으로 연결되어, 공통의 구동 제어 신호들이 인가된다.
도 7은 단위 서브-필드(SF)에서 플라즈마 디스플레이 패널(200)의 일 방전셀들에 배치된 전극들에 인가되는 신호들의 파형도를 보여준다. 모든 단위 프레임들 각각은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8)로 분할된다. 또한, 각 서브필드(SF)는 리셋팅 시간(R), 어드레싱 시간(A), 및 유지-방전 시간(S)으로 분할된다.
도 6에서 참조부호 SA는 어드레스전극(122)에 인가되는 구동 신호를, SX은 X전극(131)에 인가되는 구동 신호를, SY는 X전극(132)에 인가되는 구동 신호를, SM은 M전극(113)에 인가되는 구동 신호를 가리킨다.
도면을 참조하면, 단위 서브필드(SF)의 리셋팅 시간(R)에는 각 방전셀(170)들이 균일해지면서 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 된다. 이 때 어드레스전극(122) 및 Y전극(132)에는 제1전압(VG)인 접지 전압이 인가된다. M전극(113)에 인가되는 전압은, 먼저 제2전압(VSET+VS)으로 상승한 후에, 제1전압(VG)까지 감소된다. 이 때 X전극(131)에는 처음에 제1전압(VG)이 인가되다 가, M전극(113)이 제2전압(VSET+VS)에서 제1전압(VG)으로 감소되는 동안에는 제3전압(VS)인 유지 전압이 인가된다.
각 어드레싱 시간(A)에서는, 어드레스전극(122)에 어드레스 전압(VA)의 디스플레이 데이터 펄스들이 인가됨과 동시에, 제3전압(VS)보다 낮은 주사 전압(VSCAN)으로 바이어싱된 M전극(113)에 제1전압(VG)의 주사 펄스가 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 펄스들이 인가되면 어드레스 방전에 의하여 벽전하들이 형성된다. 즉, 어드레스 방전 결과, X전극(131)에는 부극성의 벽전하가 쌓이고, M전극(113) 및 Y전극(132)에는 정극성의 벽전하가 쌓이게 된다. 다만, 도 7에는 M전극(113)에 주사 펄스가 인가되는 것이 도시되어 있지만, 만일 어드레스 방전이 불필요한 방전셀들에서는 주사 펄스가 인가되지 않기 때문에, 방전셀에서 벽전하들이 형성되지 않는다.
각 유지-방전 시간(S)에서는, 모든 X전극(131) 및 Y전극(132)에 유지-방전 펄스가 교호하게 인가되어, 상응하는 어드레싱 시간(A)에서 벽전하들이 형성된 경우에 유지 방전을 일으킨다. 이 때, M전극(131)과 어드레스전극(122)은 각각 제3전압(VS) 및 제1전압(VG)으로 바이어싱된다.
그런데, 상기의 유지-방전이 시작될 때, 음극성의 벽전하가 쌓인 X전극(131)에 제1전압(VG)이 인가되고, 정극성의 벽전하가 쌓인 M전극(113)에 제3전압(VS)이 인가되기 때문에, 상대적으로 거리가 가까운 X전극(131)과 M전극(113) 사이에서 방 전이 시작된다. 따라서, 가까운 거리에 배치된 전극들 사이에서 방전이 시작되기 때문에, 방전 개시 전압이 감소된다.
X전극(131)과 M전극(113) 사이에서 방전이 발생한 후에는, 방전 영역이 Y전극(132)까지 확대되어, X전극(131)과 Y전극(132) 사이에 유지-방전이 활발하게 발생한다. 특히, X전극(131)과 Y전극(132) 사이의 거리를 멀게 배치할 경우, 방전 공간이 증가되는 효과를 가지기 때문에, 방전이 활발하게 발생하여, 긍극적으로 발광 효율이 증가된다. 따라서, X전극(131), M전극(113) 및 Y전극(132) 사이의 유지-방전으로 인하여, 방전 개시 전압이 감소하고, 발광 효율이 증가되는 효과를 가진다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지-방전 시간(S)의 길이에 비례한다. 단위 프레임에서 차지하는 유지-방전 시간(S)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.
여기서, 제1 서브필드(SF1)의 유지-방전 시간에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지-방전 시간에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지-방전 시간에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF 4)의 유지-방전 시간에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지-방전 시 간에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지-방전 시간에는 2 5에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지-방전 시간에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지-방전 시간에는 27에 상응하는 시간(128T)이 각각 설정된다.
이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다.
도 8에 본 실시예의 변형예가 도시되어 있다. 앞서 도시된 도면에서와 동일한 참조부호는 동일한 부재를 가리킨다. 변형예에 따른 플라즈마 디스플레이 패널(300)이 실시예와 다른 점은, 전면기판(111)의 배면에 제1유전체층(114')에 의하여 덮인 M전극(113')들이 형성되고 있다는 점이다. 제1유전체층(114') 상에는 X전극(131')들 및 Y전극(132')들이 배치되며, X전극(131')들 및 Y전극(132')들은 제2유전체층(115')에 의하여 덮인다. X전극(131')들, Y전극(132')들 및 M전극(113')들은 각각 투명전극(131a')(132a')(113a') 및 버스전극(131b')(132b')(113b')을 구비한다.
변형예에서도, 전면기판의 비화상 표시 영역에 단자부들이 형성되는 M전극(113)들과 Y전극(132)들이 서로 유전체층을 달리하여 형성되어 있기 때문에, M전극(113)들과 Y전극(132)들이 서로 만나지 않는다. 비록 도시되지 않지만, 도 4 에 도시된 전극 배치들과 유사하게, X전극들의 버스전극(131b')들은 전면기판(111)의 바화상 표시 영역에서 공통으로 연결되어, 적어도 하나 이상의 공통 단자부(미도시)가 형성되며, Y전극들의 버스전극(132')들도 전면기판의 비화상 표시 영역에서 공통으로 연결되어, 적어도 하나 이상의 공통 단자부(미도시)가 형성된다.
본 발명에 따른 플라즈마 디스플레이 패널은 다음과 같은 효과를 가진다.
첫째, X전극과 Y전극 사이에 배치된 M전극과, X전극 사이에서 방전이 개시되기 때문에 방전 개시 전압이 감소된다. 또한, X전극과 Y전극 사이의 거리를 멀게 배치할 수 있으므로, 방전 공간이 증가하여 방전이 원활하게 발생한다. 따라서, 발광 효율이 향상된다.
둘째, Y전극이 공통으로 연결되기 때문에, Y 구동부와 Y전극을 연결하는 FPCB의 개수가 감소되므로, 비용이 절감된다.
셋째, M전극들과 Y전극들이 서로 층을 달리하여 형성되기 때문에, 서로 만나는 등의 간섭 없이 단자부들이 형성될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (12)

  1. 삭제
  2. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 Y전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 플라즈마 디스플레이 패널.
  3. 제2항에 있어서,
    상기 Y전극들이 공통으로 연결된 부분에는 FPCB(flexible printed circuit board)와 연결되는 적어도 하나의 단자부가 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 X전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 플라즈마 디스플레이 패널.
  5. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 M전극들은 상기 전면기판의 일 측에 FPCB와 연결되는 단자부들을 각각 구비하는 플라즈마 디스플레이 패널.
  6. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되고, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 형성되며, 상기 방전전극쌍들과 평행하게 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 M전극은 상기 쌍을 이루는 X전극과 Y전극 사이에 배치되는 플라즈마 디스플레이 패널.
  7. 삭제
  8. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 상기 M전극에 평행하게 연장되도록 형성되며, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 Y전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 플라즈마 디스플레이 패널.
  9. 제8항에 있어서,
    상기 Y전극들이 공통으로 연결된 부분에는 FPCB와 연결되는 적어도 하나의 단자부가 형성된 플라즈마 디스플레이 패널.
  10. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 상기 M전극에 평행하게 연장되도록 형성되며, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 X전극들은 상기 전면기판의 일 측에서 공통으로 연결되는 플라즈마 디스플레이 패널.
  11. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 상기 M전극에 평행하게 연장되도록 형성되며, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 M전극들은 상기 전면기판의 일 측에 FPCB와 연결되는 단자부들을 각각 구비하는 플라즈마 디스플레이 패널.
  12. 배면기판;
    상기 배면기판에 이격되어 평행하게 배치된 전면기판;
    상기 전면기판과 배면기판 사이에 배치되고, 방전셀들을 구획하는 격벽;
    상기 방전셀들을 가로질러 연장되는 M전극들;
    상기 M전극들을 덮도록 형성된 제1유전체층;
    상기 제1유전체층의 배면 상에 상기 M전극에 평행하게 연장되도록 형성되며, X전극 및 Y전극을 각각 구비하는 방전전극쌍들;
    상기 방전전극쌍들을 덮도록 형성된 제2유전체층;
    상기 각 방전셀에서 상기 방전전극쌍들 및 상기 M전극들과 교차하도록 상기 방전셀들을 가로질러 연장된 어드레스전극들;
    상기 어드레스전극들을 덮도록 형성된 제3유전체층;
    상기 방전셀들 내에 배치된 형광체층; 및
    상기 방전셀 내에 있는 방전가스를 포함하고,
    상기 M전극은 상기 쌍을 이루는 X전극과 Y전극 사이에 배치되는 플라즈마 디스플레이 패널.
KR1020040050500A 2004-06-30 2004-06-30 플라즈마 디스플레이 패널 KR100581921B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050500A KR100581921B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050500A KR100581921B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20060001390A KR20060001390A (ko) 2006-01-06
KR100581921B1 true KR100581921B1 (ko) 2006-05-23

Family

ID=37104546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050500A KR100581921B1 (ko) 2004-06-30 2004-06-30 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100581921B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659082B1 (ko) * 2004-12-07 2006-12-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100787426B1 (ko) * 2004-12-07 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2006286250A (ja) * 2005-03-31 2006-10-19 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネル及びプラズマディスプレイ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270100A (ja) 2001-03-12 2002-09-20 Sony Corp プラズマ放電表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270100A (ja) 2001-03-12 2002-09-20 Sony Corp プラズマ放電表示装置

Also Published As

Publication number Publication date
KR20060001390A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
KR100581921B1 (ko) 플라즈마 디스플레이 패널
KR100592292B1 (ko) 플라즈마 디스플레이 패널
KR100787426B1 (ko) 플라즈마 디스플레이 패널
KR100659082B1 (ko) 플라즈마 디스플레이 패널
KR100324261B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100615251B1 (ko) 플라즈마 디스플레이 패널
KR100581932B1 (ko) 플라즈마 디스플레이 패널
KR100581938B1 (ko) 플라즈마 디스플레이 패널
KR100647650B1 (ko) 플라즈마 디스플레이 패널
KR100647615B1 (ko) 플라즈마 디스플레이 패널
KR100592294B1 (ko) 플라즈마 디스플레이 패널
KR100683797B1 (ko) 플라즈마 디스플레이 패널
KR100581931B1 (ko) 플라즈마 디스플레이 패널
KR100581937B1 (ko) 플라즈마 디스플레이 패널
KR100719587B1 (ko) 플라즈마 디스플레이 패널
KR100647667B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100708733B1 (ko) 플라즈마 디스플레이 패널
KR100592312B1 (ko) 다전극 구조의 플라즈마 디스플레이 패널
KR100659084B1 (ko) 다전극 구조의 플라즈마 디스플레이 패널
KR100421485B1 (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR20050114059A (ko) 플라즈마 디스플레이 패널
KR20060067420A (ko) 다전극 구조의 플라즈마 디스플레이 패널 및 플라즈마디스플레이 장치
KR20050111997A (ko) 플라즈마 디스플레이 장치
KR20050102389A (ko) 플라즈마 디스플레이 패널
KR20060094311A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee