[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100719390B1 - 믹서 회로 - Google Patents

믹서 회로 Download PDF

Info

Publication number
KR100719390B1
KR100719390B1 KR1020067014650A KR20067014650A KR100719390B1 KR 100719390 B1 KR100719390 B1 KR 100719390B1 KR 1020067014650 A KR1020067014650 A KR 1020067014650A KR 20067014650 A KR20067014650 A KR 20067014650A KR 100719390 B1 KR100719390 B1 KR 100719390B1
Authority
KR
South Korea
Prior art keywords
frequency
mixing component
mixer
circuit
transistor
Prior art date
Application number
KR1020067014650A
Other languages
English (en)
Other versions
KR20060129280A (ko
Inventor
주시-페카 테르밸루오토
안티 루하
타르모 루오트살라이넨
Original Assignee
노키아 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노키아 코포레이션 filed Critical 노키아 코포레이션
Priority to KR1020067014650A priority Critical patent/KR100719390B1/ko
Publication of KR20060129280A publication Critical patent/KR20060129280A/ko
Application granted granted Critical
Publication of KR100719390B1 publication Critical patent/KR100719390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 입력 무선 주파수 신호(Irf+,Irf-)를 주파수 하향 변환하도록 이루어진 주파수 하향 변환용 믹싱 컴포넌트(33)를 포함하는 믹서 회로(31)에 관한 것이다. 그러한 믹서 회로를 개선하기 위해서는, 상기 믹서 회로가 상기 믹싱 컴포넌트의 출력 단자들에 접속된 능동 믹서 부하 회로(34)를 추가로 포함하도록 하는 것이 제안된다. 상기 능동 믹서 부하 회로는 능동 믹서 부하(51,T1,T2) 및 상기 능동 믹서 부하에 의해 생성되며 상기 주파수 하향 변환용 믹싱 컴포넌트에 의해 출력된 신호(Ibb+,Ibb-)의 신호 대역에서 벗어난 플리커 잡음을 변조하도록 이루어진 변조 수단(S1-S4)을 포함한다. 본 발명은 또한 수신기, 칩 및 그러한 믹서 회로를 포함하는 장치 및 그러한 믹서 회로의 사용 방법에 관한 것이다.

Description

믹서 회로{Mixer circuit}
본 발명은 입력 무선 주파수 신호를 주파수 하향 변환하도록 이루어진 주파수 하향 변환용 믹싱 컴포넌트를 포함하는 믹서 회로에 관한 것이다. 본 발명은 또한 그러한 믹서 회로를 포함하는 수신기 회로, 장치 및 칩에 관한 것이다. 또한, 본 발명은 그러한 믹서 회로의 사용 방법에 관한 것이다.
무선 주파수(RF) 신호를 주파수 하향 변환하기 위한 주파수 하향 변환용 믹싱 컴포넌트를 지니는 믹서 회로가 특히 무선 주파수(RF) 수신기에 사용될 수 있다.
예시를 위해, 대표적인 아날로그 직접 변환용 수신기(10)의 블록 선도가 도 1과 같이 제공된다.
도시된 수신기(10)는 수신된 무선 주파수(RF) 신호들을 증폭하기 위한 저잡음 증폭기(LNA; 11), 상기 증폭된 무선 주파수(RF) 신호들을 주파수 하향 변환하기 위한 믹서들(12), 주파수 하향 변환된 신호들을 처리하기 위한 아날로그 신호 처리 컴포넌트(13), 상기 처리된 아날로그 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 변환기들(ADC; 14), 및 상기 디지털 신호들의 부가적인 처리를 위한 디지털 신호 처리 컴포넌트(DSP; 15)를 포함한다. 상기 아날로그 주파수 하향 변환 된 신호의 처리를 위해, 상기 아날로그 신호 처리 컴포넌트(13)는 N차 저역 통과 필터(LPF), 아날로그 이득 제어(AGC)부, 직류(DC) 오프셋 제거부 등등을 포함한다. 상기 디지털 신호의 처리를 위해, 상기 DSP(15)는 데시메이션(decimation) 단, LPF 등등을 포함한다. 상기 DSP(15)의 출력은 디지털 기저대역(baseband; BB) 출력을 형성한다.
상기 수신기(10)는 예를 들면 이동 통신 네트워크에 의해 송신된 무선 주파수(RF) 신호들을 수신 및 처리하기 위해 이동 단말기(16)에 통합될 수 있다.
도 2는 도 1의 수신기의 프론트 엔트(front end)에 대한 간단한 구현을 개략적으로 보여주는 회로도이다. 도 2의 회로는 상기 저잡음 증폭기(LNA; 11)를 지니는 무선 주파수(RF) 증폭기(21), 믹서들(22)인 길버트 셀(Gilbert cell; 22), 및 아날로그 신호 처리 컴포넌트(13)의 아날로그 기저대역 필터인 2개의 저역 통과 필터(LPF) 단(25,27)을 포함한다. 도시된 2차 저역 통과 필터(LPF; 25,27) 대신에, 그보다는 높은 차수의 저역 통과 필터(LPF)가 또한 사용될 수 있다.
상기 저잡음 증폭기(LNA; 11)는 2개의 입력 단자 및 2개의 출력 단자를 포함한다. 상기 저잡음 증폭기(LNA; 11)는 수신된 RF 신호들(RF IN)을 증폭하고 상기 증폭된 신호들을 전압들(Urf+,Urf-)로서 출력한다. 상기 저잡음 증폭기(11)의 출력 단자들은 상기 길버트 셀(22)의 주파수 하향 변환용 믹싱 컴포넌트(23)의 2개의 신호 입력 단자에 접속된다. 상기 믹싱 컴포넌트(23)는 2개의 추가 입력 단자를 통해 교호하는 국부 발진기 신호들(LO+,LO-)을 수신하는데, 상기 교호하는 국부 발진기 신호들(LO+,LO-)은 입력 무선 주파수 신호들(RF IN)의 주파수 하향 변환을 가능하 게 한다. 결과적으로 얻어진 기저대역 신호들은 대응하는 출력 단자를 통해 전압(Ubb+,Ubb-)으로서 출력된다. 더욱이, 상기 믹싱 컴포넌트(23)의 출력은 길버트 셀(22) 내에서 믹서 부하(24)에 접속된다.
상기 믹싱 컴포넌트(23)의 제1 출력 단자는 상기 제1 저역 통과 필터 단(25)의 제1 입력 단자 및 저항기(R3a)를 통해 상기 제1 저역 통과 필터(LPF) 단(25)의 연산 증폭기(26)의 제1 입력에 접속되고, 연산 증폭기(26)의 제1 출력은 상기 제1 저역 통과 필터 단(25)의 제1 출력 단자에 접속된다. 한편으로는 캐패시터(C1a) 및 또 한편으로는 저항기(R1a)가 상기 연산 증폭기(26)의 제1 입력 및 제1 출력 사이에서 서로에 대하여 병렬로 이루어진다.
상기 믹싱 컴포넌트(22)의 제2 출력 단자는 상기 제1 저역 통과 필터(LPF) 단(25)의 제2 입력 단자 및 저항기(R3b)를 통해 상기 연산 증폭기(26)의 제2 입력에 접속되며, 상기 연산 증폭기(26)의 제2 출력은 상기 제1 저역 통과 필터(LPF) 단(25)의 제2 출력 단자에 접속된다. 한편으로는 캐패시터(C1b) 및 또 한편으로는 저항기(R1b)가 상기 연산 증폭기(26)의 제2 입력 및 제2 출력 사이에서 서로에 대해 병렬로 이루어진다.
상기 제1 저역 통과 필터(25)의 제1 출력 단자는 상기 제2 저역 통과 필터(LPF) 단(27)의 제1 입력 단자 및 저항기(R4a)를 통해 상기 제2 저역 통과 필터(LPF) 단(27)의 연산 증폭기(28)의 제1 입력에 접속되며, 상기 연산 증폭기(28)의 제1 출력은 상기 제2 저역 통과 필터(LPF) 단(27)의 제1 출력 단자에 접속된다. 한편으로는 캐패시터(C2a) 및 또 한편으로는 저항기(R2a)는 상기 연산 증폭기(28) 의 제1 입력 및 제1 출력 사이에서 서로에 대하여 병렬로 이루어진다.
상기 제1 저역 통과 필터(LPF) 단(25)의 제2 출력 단자는 상기 제2 저역 통과 필터(LPF) 단(27)의 제2 입력 단자 및 저항기(R4b)를 통해 상기 연산 증폭기(28)의 제2 입력에 접속되며, 상기 연산 증폭기(28)의 제2 출력은 상기 제2 저역 통과 필터(LPF) 단(27)에 접속된다. 한편으로는 캐패시터(C2b) 및 또 한편으로는 저항기(R2b)가 상기 연산 증폭기(28)의 제1 입력 및 제1 출력 사이에서 서로에 대하여 병렬로 이루어진다.
2개의 저역 통과 필터(LPF) 단(25,27)은 길버트 믹서(22)로부터 수신된 기저대역 신호들(Ubb+,Ubb-)에 대해 2차 저역 통과 필터링을 적용한다. 그 결과로 얻어진 저역 통과 필터링된 기저대역 신호들은 도 1의 아날로그-디지털 변환기들(14)에 전송된다.
그러한 직접 변환 아키텍처를 지니는 수신기를 구현하면, 이는 슈퍼헤테로다인 아키텍처들과 같은 다른 변환 아키텍처들보다 값이 싼 이점이 있는데, 그 이유는 중간 주파수(IF)에 대한 값비싼 대역 통과 필터 컴포넌트들이 직접 변환에 필요하지 않기 때문이다.
부가적인 이점은 시스템 온 칩(system on chip; SoC) 해결 방안으로서 수신기를 실현할 수 있다는 것인데, 다시 말하면 단일 칩 상에서 상기 수신기의 컴포넌트들을 구현할 수 있다는 것이다. 비용, 크기 및 다른 이점들 때문에 딥 서브마이크론(deep submicron) 상보형 금속 산화물 반도체(Complementary Metal Oxide Semiconductor; CMOS) 기술의 사용은 그러한 SoC 해결 방안에 관심을 끌게 한다.
그러나, 딥 서브마이크론 CMOS 구현을 사용할 경우에, 주파수에 반비례하기 때문에 1/f 잡음으로서 또한 언급되는 플리커 잡음(flicker noise)이 고려되어야 한다. 플리커 잡음은 글로벌 이동 통신 시스템(Global System for Mobile Communications; GSM)과 같은 2세대(2G) 시스템들에서 그리고 더 작은 정도까지는 3세대(3G) 시스템들에서도 특히 문제가 된다. 낮은 공급 전압을 필요로 하는 현대 및 미래의 CMOS 기술들에서는 그러한 잡음 문제가 많아지게 된다. 공급 전압이 감소하면, 또한 잡음이 적어져야 한다. 낮은 공급 전압과 관련된 추가적인 난점은 선형성(linearity)이다. 낮은 공급 전압의 경우에 한계 및 포화 전압들이 공급 전압 범위의 대부분을 소모시키기 때문에, 높은 공급 전압들의 경우에서보다 낮은 공급 전압들의 경우에서 선형성이 더 나빠지게 된다. 그러므로, 종래의 직접 변환용 수신기는 향후 저전압 프로세스들을 구현하기가 점차로 어려워진다.
직접 변환용 수신기의 주요 컴포넌트이며 선형성 및 잡음과 관련된 가장 중요한 컴포넌트인 것은 믹서이다. 종래의 직접 변환용 수신기는 믹서용 수동 부하를 포함하는데, 이는 간섭들에 대한 1차 감쇠 및 적합한 신호 이득을 제공하기 위해 저항기 및 캐패시터로 구성된다. 그러한 수동 믹서 부하는 필요한 이득, 필요한 잡음 및 필요한 선형성을 획득하도록 설계하기가 어려운데, 그 이유는 이러한 인자들이 모두 부하 임피던스 및 믹싱 컴포넌트의 바이어스 전류와 결부되기 때문이다. 그러므로, 낮은 공급 전압으로 동작하는 현대의 CMOS 아키텍처에서는 종래의 믹서 구조가 상당한 잡음 및 선형성 문제들을 안겨 준다.
직접 변환용 수신기에서의 잡음 문제들은 임계적인 RF 및 기저대역 블록들을 위한 바이폴라 상보형 금속 산화물 반도체(Bipolar Complementary Metal Oxide Semiconductor; BiCMOS) 기반 칩을 사용함으로써 회피될 수 있다.
그러므로, 대개는 DSP와 같은 직접 변환용 수신기의 디지털 기저대역 컴포넌트들이 CMOS 기술을 사용하여 구현된다. 이와는 대조적으로, 저잡음 증폭기(LNA), 믹서들 및 아날로그 기저대역 시그널링 처리 컴포넌트를 포함하는 직접 변환용 수신기의 무선 주파수(RF) 컴포넌트들은 대개 BiCMOS 기술 또는 다른 아날로그 지향 반도체 프로세스들을 사용하여 구현된다. 따라서, 완전한 수신기는 대개 무선 주파수(RF) 및 디지털 기저대역을 위한 적어도 2개의 개별 칩들을 사용하여 구현되는데, 이는 생산 단가가 증가하게 한다.
본 발명의 목적은 교호 믹서 회로를 제공하는 것이다. 특히, 본 발명의 목적은 플리커 잡음을 증가시키지 않고 충분한 믹서 선형성을 달성할 수 있게 해주는 믹서 회로를 제공하는 것이다.
믹서 회로가 제안되어 있으며, 상기 믹서 회로는 입력 무선 주파수 신호를 주파수 하향 변환하도록 이루어진 주파수 하향 변환용 믹싱 컴포넌트 및 능동 믹서 부하 회로를 포함한다. 상기 능동 믹서 부하 회로는 상기 주파수 하향 변환용 믹싱 컴포넌트의 출력 단자들에 접속된다. 상기 능동 믹서 부하 회로는 능동 믹서 부하 및 상기 능동 믹서 부하에 의해 생성되며 상기 주파수 하향 변환용 믹싱 컴포넌트에 의해 출력된 신호의 신호 대역에서 벗어난 플리커 잡음을 변조하도록 이루어진 변조 수단을 포함한다.
더욱이, 무선 주파수 신호들을 수신하며 대응하는 주파수 하향 변환된 신호들을 제공하는 수신기 회로, 칩 및 장치가 제안되어 있으며, 그 각각이 제안된 믹서 회로를 포함한다.
마지막으로, 주파수 하향 변환용 믹싱 컴포넌트 및 능동 믹서 부하 회로를 포함하는 믹서 회로의 사용 방법이 제안되어 있다. 상기 제안된 방법은 상기 주파수 하향 변환용 믹싱 컴포넌트를 통해 수신된 무선 주파수 신호를 주파수 하향 변환하는 단계를 포함한다. 상기 제안된 방법은 상기 능동 믹서 부하 회로의 능동 믹서 부하를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트의 출력 전압을 제어하는 단계를 더 포함한다. 상기 제안된 방법은 상기 능동 믹서 부하에 의해 생성되며 상기 주파수 하향 변환된 무선 주파수 신호의 신호 대역에서 벗어난 플리커 잡음을 변조하는 단계를 더 포함한다.
본 발명은 특히 저전압 애플리케이션들에 대해, 능동 믹서 부하가 수동 믹서 부하보다 믹서 회로용으로 더 적합하다는 고찰로부터 유래한 것이다. 능동 믹서 부하는 원하는 성능으로 상기 믹서를 설계함에 있어서, 특히 전압 이득 및 헤드룸(headroom), 결과적으로는 선형성을 최적화함에 있어서 더 많은 자유를 제공한다. 능동 믹서 부하가 믹서 회로에 채용될 경우에, 공통 모드(common mode; CM) 및 차동 임피던스들은 분리될 수 있으며 고 레벨이거나 저 레벨이게끔 서로 독립적으로 설계될 수 있다. 수동 부하의 경우에, 이러한 인자들이 결부된다.
그러나, 종래의 믹서 회로의 수동 믹서 부하가 능동 믹서 부하로 대체될 경우에, 능동 믹서 부하로 인한 추가적인 잡음, 특히 추가적인 플리커 잡음이 주파수 하향 변환된 신호의 신호 대역에서, 예를 들면 GSM의 기저대역에서 문제가 된다. 그러므로, 추가로 상기 능동 믹서 부하의 플리커 잡음이 신호 대역에서 벗어나 변조되도록 하는 것이 제안된다.
수동 믹서 부하를 포함하는 믹서 회로와 비교해 보면, 결과적으로 본 발명의 이점은 능동 믹서 부하가 더 양호한 믹서 선형성, 즉 더 양호한 3차 교차점(third order interception point; IIP3)을 허용한다는 것이다. 더욱이, 이로 인해 능동 부하 제어부가 상기 믹서 회로의 출력 노드들의 공통 모드 전압을 제어하기 위해 사용될 수 있다.
간단한 능동 믹서 부하 토폴러지와 비교해 보면, 본 발명의 이점은 제안된 변조 수단이 신호 대역으로부터 플리커 잡음을 제거할 수 있기 때문에 상기 능동 믹서 부하에 의해 추가되는 플리커 잡음이 낮아진다는 것이다. 신호 대역의 저잡음 레벨은 변조 기법들의 사용을 통해 이루어지며 어떠한 저잡음 프로세스도 플리커 잡음을 감소시키는데 필요하지 않다.
제안된 변조는 주파수 하향 변조용 믹서 컴포넌트 자체로 인한 플리커 잡음을 낮추지 못한다. 그러나, 이러한 잡음은 추가로 낮아질 수 있는데, 그 이유는 상기 믹싱 컴포넌트의 바이어스 전류가 개선된 선형성으로 인해 낮아질 수 있기 때문이다.
잡음이 변조를 통해 신호 대역으로부터 제거되기 때문에, CMOS 기술 또는 다른 "노이지(noisy)" 반도체 기술, 특히 딥 서브마이크론 반도체 기술은 충분한 믹서 성능을 갖게끔 칩에서 믹서 회로를 구현하는데 사용될 수 있다. 따라서, 본 발명은 주파수 하향 변환용 컴포넌트 및 예를 들면 서브마이크론 CMOS 기술을 통해 구현되는 차후의 기저대역 처리 컴포넌트들 간의 인터페이스와 관련된 문제에 대한 해결 방안을 제공한다. 그 결과로, 본 발명은 낮은 공급 전압을 통해 현대의 딥 서브마이크론 반도체 프로세스들을 사용하여 완전한 수신기를 구현할 수 있으며, 특히 SoC 유형의 해결 방안을 통해 완전한 수신기를 구현할 수 있다.
상기 변조 수단은 예를 들면 스위칭 요소들을 포함할 수 있다. 대체로 아날로그 회로들을 위한 스위칭 또는 초핑(chopping) 기법의 사용은 당업계에 시그마-델타 변조기들 및 계측 증폭기들의 용도로 알려져 있다. 수신기에 사용된 스위칭 기법은 또한 미국 특허 제6,125,272호에 언급되어 있지만, 능동 믹서 부하와 협동하고 있지 않다.
상기 주파수 하향 변환용 믹싱 컴포넌트는 무선 주파수 전류 모드 신호들 또는 무선 주파수 전압 모드 신호들을 주파수 하향 변환하도록 채택될 수 있다.
상기 제안된 믹서 회로는 디지털 또는 아날로그 반도체 기술들을 사용하여 무선 주파수(RF) 회로들에서 구현될 수 있다. 이는 어떠한 추가적인 프로세스 옵션들 없이 순수한 서브마이크론 디지털 CMOS 프로세스에 특히 적합하다.
상기 제안된 믹서 회로는 예를 들면 낮은 중간 주파수(IF) 수신기 또는 헤테로다인 수신기 등등과 같은 임의의 중간 주파수(IF) 수신기에서 또는 직접 변환용 수신기에서 채용될 수 있다. 더욱이, 상기 제안된 믹서 회로가 구현되어 있는 수신기는 임의 유형의 무선 시스템에 속할 수 있다.
상기 제안된 장치는 특히 상기 제안된 믹서 회로가 채용되는 수신기를 포함하는 장치일 수 있다. 그러한 장치는 예를 들면 이동 단말기 또는 무선 통신 네트워크의 네트워크 요소일 수 있다.
본 발명의 다른 목적들 및 특징들은 첨부도면들과 관련하여 고려된 이하의 상세한 설명으로부터 자명해질 것이다.
도 1은 본 발명이 구현될 수 있는 종래의 직접 변환용 수신기를 블록 선도로 보여주는 도면이다.
도 2는 도 1의 직접 변환용 수신기의 무선 주파수(RF) 및 아날로그 프론트-엔드에 대한 종래의 구현 세부들을 개략적으로 보여주는 회로도이다.
도 3은 본 발명에 따른 직접 변환용 수신기의 무선 주파수(RF) 및 아날로그 프론트-엔트에 대한 구현을 개략적으로 보여주는 회로도이다.
도 4는 본 발명에 따른 수신기의 동작을 보여주는 플로 차트이다.
도 5는 본 발명에 따른 믹서의 스위치형 능동 부하에 대한 한 실시예를 개략적으로 보여주는 회로도이다.
본 발명은 도 1을 참조하여 위에 제공된 직접 변환용 수신기(10)에서 예로써 구현된다.
도 3에는 본 발명에 따른 믹서 회로에 대한 한 실시예가 채용되어 있는 도 1의 수신기(10)의 무선 주파수(RF) 및 아날로그 프론트-엔드에 대한 세부들이 도시되어 있다.
도 3의 회로는 믹서 회로(31), 제1 저역 통과 필터(LPF) 단(35) 및 제2 저역 통과 필터(LPF) 단(37)을 포함한다.
상기 믹서 회로(31)는 도 1의 저잡음 증폭기(LNA; 11)의 출력에 접속되는 2개의 입력 단자들을 포함한다. 상기 믹서 회로(31) 내에는, 상기 입력 단자들이 트랜스컨덕턴스(transconductance) 요소(GM; 32) 및 믹싱 컴포넌트(33)를 통해 상기 믹서 회로(31)의 출력 단자들에 접속된다. 상기 믹싱 컴포넌트(33)는 교호하는 국부 발진기 신호들(LO+,LO-)을 수신하는 추가 입력 단자들을 포함한다. 더욱이, 능동 믹서 부하 회로(34)는 상기 믹싱 컴포넌트(33)의 출력 단자들에 접속된다.
상기 믹서 회로(31)의 제1 출력 단자는 상기 제1 저역 통과 필터(LPF) 단(35)의 제1 입력 단자를 통해 상기 제1 저역 통과 필터(35)의 연산 증폭기(36)의 제1 입력에 접속되며, 상기 연산 증폭기(36)의 제1 출력은 상기 제1 저역 통과 필터(LPF) 단(35)의 제1 출력 단자에 접속된다. 한편으로는 캐패시터(C1a) 및 또 한편으로는 저항기(R1a)는 상기 연산 증폭기(36)의 제1 입력 및 제1 출력 사이에서 서로에 대해 병렬로 이루어진다.
상기 믹서 회로(31)의 제2 출력 단자는 상기 제1 저역 통과 필터(LPF) 단(35)의 제2 입력 단자를 통해 상기 연산 증폭기(36)의 제2 입력에 접속되며, 상기 연산 증폭기(36)의 제2 출력은 상기 제1 저역 통과 필터(LPF) 단(35)의 제2 출력 단자에 접속된다. 한편으로는 캐패시터(C1b) 및 또 한편으로는 저항기(R1b)는 상기 연산 증폭기(36)의 제1 입력 및 제2 출력 사이에서 서로에 대해 병렬로 이루어진다.
상기 제1 저역 통과 필터(LPF) 단(35)의 제1 출력 단자는 상기 제2 저역 통과 필터(LPF) 단(37)의 제1 입력 단자 및 저항기(R4a)를 통해 상기 제2 저역 통과 필터(LPF) 단(37)의 연산 증폭기(38)의 제1 입력에 접속되며, 상기 연산 증폭기(38)의 제1 출력은 상기 제2 저역 통과 필터(LPF) 단(37)의 제1 출력 단자에 접속된다. 한편으로는 캐패시터(C2a) 및 또 한편으로는 저항기(R2a)는 상기 연산 증폭기(38)의 제1 입력 및 제1 출력 사이에서 서로에 대해 병렬로 이루어진다.
상기 제1 저역 통과 필터(LPF) 단(35)의 제2 출력 단자는 상기 제2 저역 통과 필터(LPF) 단(37)의 제2 입력 단자 및 저항기(R4b)를 통해 상기 연산 증폭기(38)의 제2 입력에 접속되며, 상기 연산 증폭기(38)의 제2 출력은 제2 저역 통과 필터(LPF) 단(37)의 제2 출력 단자에 접속된다. 한편으로는 캐패시터(C2b) 및 다른 한편으로는 저항기(R2b)는 상기 연산 증폭기(38)의 제1 입력 및 제1 출력 사이에 서로 병렬 구성된다.
상기 저역 통과 필터(LPF) 단들(35,37)에서의 캐패시터들(C1a,C1b,C2a,C2b) 및 저항기들(R1a,R1b,R2a,R2b)의 구성이 도 2의 저역 통과 필터(LPF) 단들(25,27)에서와 같은 구성이기 때문에, 동일한 참조부호들이 사용되었다.
마지막으로, 상기 제2 저역 통과 필터(LPF) 단(37)의 2개의 출력 단자들은 도 1의 수신기(10)의 아날로그-디지털 변환기(14)에 접속된다.
위에 제공된 실시예에서, 상기 수신기(10)는 SoC 해결 방안으로서 실현되는데, 다시 말하면, 도 1 및 도 3에 도시된 수신기(10)의 모든 컴포넌트는 단일의 딥 서브마이크론(deep submicron) CMOS 칩(39)에 통합된다.
도 3에 제공된 무선 주파수(RF) 및 아날로그 프론트-엔드를 포함하는 도 1의 수신기의 동작이 지금부터 도 4를 참조하여 설명될 것이다.
수신된 무선 주파수(RF) 전압 모드 신호들(RF 입력)은 먼저 상기 저잡음 증폭기(LNA; 11)에 의해 증폭된다. 다음으로는, 상기 증폭된 무선 주파수(RF) 전압 모드 신호들(RF IN)은 트랜스컨덕턴스 요소(32)에 의해 무선 주파수(RF) 전류 모드 신호들(Irf+,Irf-)로 변환된다. 상기 트랜스컨덕턴스 요소(32)는 이러한 목적으로 하나 또는 2개의 트랜지스터를 포함할 수 있다.
이후에는, 무선 주파수(RF) 전류 모드 신호들(Irf+,Irf-)은 교호하는 국부 발진기 신호들(LO+,LO-)을 통해 상기 믹싱 컴포넌트(33)에 의해 기저대역으로 주파수 하향 변환된다. 상기 믹싱 컴포넌트(33)는 이러한 목적으로 주파수 하향 변환용 트랜지스터들을 포함할 수 있다.
능동 믹서 부하 회로(34)는 상기 출력 전압을 원하는 값으로 대역 유지하도록 상기 믹싱 컴포넌트(33)에 의해 출력된 전류 모드 기저대역 신호들(Ibb+,Ibb-)을 측정한다. 상기 능동 믹서 부하 회로(34)의 설계 및 동작은 도 5를 참조하여 이하에서 더 상세하게 부연 설명될 것이다.
차동 전류 모드 기저대역 신호들(Ibb+,Ibb-)은 현재 부가적인 처리를 위해 아날로그 기저대역 처리부(13)에 공급된다. 전류 모드 인터페이스는 선형성에 대해 추가적인 이점을 초래한다. 아날로그 기저대역 처리 기능부는 도 3에 도시된 2개의 저역 통과 필터(LPF) 단들(35,37)을 지니는 2차 저역 통과 필터 기능부를 포함한다. 이후에는 상기 저역 통과 필터링된 신호들은 아날로그-디지털 변환기(ADC; 14) 에 의해 디지털 영역으로 변환되고 디지털 기저대역 신호들은 이러한 디지털 기저대역 신호들이 상기 수신기에 의해 디지털 기저대역 출력으로서 출력되기 전에 상기 디지털 신호 처리 컴포넌트(DSP; 15)에 의해 부가적으로 처리된다.
도 5는 도 3의 믹서 회로(31)의 능동 믹서 부하 회로(34)의 세부들을 보여주는 도면이다.
상기 믹서 회로(31)의 믹싱 컴포넌트(33) 및 상기 능동 믹서 부하 회로에 대한 상기 믹싱 컴포넌트(33)의 접속은 점선들로 나타나 있다. 상기 믹서 회로(31)는 도 3 및 도 4를 참조하여 위에 언급된 바와 같이 입력 신호들로서 무선 주파수(RF) 전류 모드 신호들(Irf+,Irf-)과 추가해서 국부 발진기 신호들(LO+,LO-)을 수신한다.
상기 믹서 회로(31)의 출력 단자들이 도 3을 참조하여 언급된 바와 같이 한편으로는 상기 제1 저역 통과 필터(LPF) 단(35)에 접속된다. 상기 제1 저역 통과 필터(LPF) 단(35)에 제공된 신호들은 도 5에서 Outp 및 Outn으로서 언급된다. 도 3의 실시예에서, 상기 신호들(Outp,Outn)은 결과적으로 전류 모드 기저대역 신호들(Ibb+,Ibb-)에 대응한다. 다른 한 실시예에서, 도 5의 신호들(Outp,Outn)은 또한 차후의 저역 통과 필터(LPF) 단에 공급된 전압 모드 신호들일 수 있는데, 이는 차후의 저역 통과 필터(LPF) 단에 대한 상기 믹서 회로의 접속 유형에 의존한다.
상기 믹서 회로(31)의 출력 단자들 모두가 연산 증폭기(51)의 대응하는 입력에 부가적으로 접속된다. 상기 연산 증폭기(51)의 제3 입력에는 공통 모드 기준 전압(VCMREF)이 제공된다. 상기 연산 증폭기(51)의 출력은 2개의 트랜지스터(T1,T2) 의 대응하는 게이트에 접속된다. 상기 연산 증폭기(51) 및 상기 트랜지스터들(T1,T2)은 실제 능동 믹서 부하를 형성한다.
상기 믹서 회로(31)의 제1 출력 단자는 상기 제1 트랜지스터(T1) 및 제1 스위칭 요소(S1)를 통해 접지(Gnd)에 추가로 접속될 수 있다. 상기 믹서 회로(31)의 제1 출력 단자는 상기 제2 트랜지스터(T2) 및 제2 스위칭 요소(S2)를 통해 접지(Gnd)에 접속될 수 있다.
상기 믹서 회로(31)의 제2 출력 단자는 상기 제1 트랜지스터(T1) 및 제3 스위칭 요소(S3)를 통해 접지(Gnd)에 추가로 접속될 수 있다. 상기 믹서 회로(31)의 제2 출력 단자는 상기 제2 트랜지스터(T2) 및 제4 스위칭 요소(S4)를 통해 접지(Gnd)에 접속될 수 있다.
종래의 능동 믹서 부하에서는, 이와는 대조적으로 믹싱 컴포넌트의 제1 출력 단자가 제1 트랜지스터를 통해 접지에 고정 접속되지만, 믹싱 컴포넌트의 제2 출력 단자가 제2 트랜지스터를 통해 접지에 고정 접속된다.
도 5의 능동 믹서 부하 회로에서는, 상기 스위칭 요소들(S1 내지 S4)이 실제 능동 믹서 부하(51,T1,T2)에 기인한 플리커 잡음을 제거하기 위해 포함되어 있다. 스위칭 요소들(S1,S4)은 이러한 목적으로 스위칭 요소들(S2,S3)과 교호하는 방식으로 폐쇄된다. 스위칭 요소들(S1,S4)의 제어 신호는 도 5에 나타나 있으며 스위칭 요소들(S2,S3)의 스위칭을 위한 상보 제어 신호는 xpch로 도 5에 나타나 있다. 그러한 스위칭 동작을 통해, 상기 능동 믹서 부하 회로(34)의 플리커 잡음이 기저대역으로부터 스위칭 주파수 부근의 대역으로 변조되게끔 이루어질 수 있다. 그 결과 로, 종래의 능동 믹서 부하의 플리커 잡음 문제가 회피된다.
변조를 통해 신호 대역으로부터 잡음이 제거됨에 따라, CMOS 기반 칩은 상기 믹서 회로의 구현을 위해 사용될 수 있다.
위에 제공된 실시예는 결과적으로 직접 변환용 수신기의 주파수 하향 변환용 믹서 회로(31) 및 서브마이크론 CMOS 기술을 통해 구현된 이하의 기저대역 처리 컴포넌트들간의 인터페이스에 관한 중요한 문제에 대한 해결 방안을 제공한다. 이는 SoC 구현을 용이하게 하며 상기 CMOS 기술을 사용하여 디지털 기저대역을 통해 상기 무선 주파수(RF) 부분을 통합시킬 수 있는 가능성을 향상시킨다. 상기 SoC 해결 방안은 생산 단가를 낮출 수 있는데, 그 이유는 하나의 칩이 무선 주파수(RF) 부분용이며 다른 하나의 칩이 기저대역 부분용인 2개의 칩이 단일 칩으로 대체되기 때문이다.
상기 믹싱 컴포넌트(33)에서의 실제 신호 주파수 하향 변환용 트랜지스터들의 플리커 잡음 및 오정렬은 위에 제공된 실시예에 언급되어 있지 않다. 위에서 인용된 문헌인 미국 특허 제6,125,272호에는 위에 제공된 실시예를 통해 조합될 수 있는 믹싱 컴포넌트의 주파수 하향 변환용 트랜지스터들의 오정렬을 보상하며 상기 믹싱 컴포넌트(IIP2)의 결과적인 2차 비-선형성을 개선할 수 있는 가능성이 개시되어 있다.
여기서 유념해야 할 점은 위에 언급된 실시예가 본 발명의 여러 가능한 실시예 중 단지 하나만을 형성한다는 것이다.

Claims (11)

  1. 믹서 회로(31)에 있어서,
    입력 무선 주파수 신호(Irf+,Irf-)를 주파수 하향 변환하도록 이루어진 주파수 하향 변환용 믹싱 컴포넌트(33); 및
    상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 출력 단자들에 접속된 능동 믹서 부하 회로(34)로서, 능동 믹서 부하(51,T1,T2) 및 변조 수단(S1-S4)을 포함하는 능동 믹서 부하 회로(34)를 포함하며,
    상기 능동 믹서 부하는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 연산 증폭기(51)를 포함하며, 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자는 상기 연산 증폭기(51)의 제1 입력에 접속되고, 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자는 상기 연산 증폭기(51)의 제2 입력에 접속되며, 상기 연산 증폭기(51)의 기준 공통 모드 전압 입력에는 기준 공통 모드 전압(VCMREF)이 적용되고, 상기 연산 증폭기(51)의 출력은 상기 제1 트랜지스터(T1) 및 상기 제2 트랜지스터(T2)의 대응하는 게이트와 병렬로 접속되며,
    상기 변조 수단(S1-S4)은 복수 개의 스위칭 요소(S1-S4)를 포함하고, 상기 스위칭 요소들(S1-S4)은, 상기 능동 믹서 부하(51,T1,T2)에 의해 생성되며 상기 주파수 하향 변환용 믹싱 컴포넌트(33)에 의해 출력된 신호(Ibb+,Ibb-)의 신호 대역에서 벗어난 플리커 잡음을 변조하기 위해, 교호하는 방식으로, 한편으로는, 상기 제1 트랜지스터(T1)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자를, 그리고 상기 제2 트랜지스터(T2)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자를, 접지(Gnd)에 접속하며, 또 한편으로는, 상기 제2 트랜지스터(T2)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자를, 그리고 상기 제1 트랜지스터(T1)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자를, 접지(Gnd)에 접속하도록 이루어지는 것을 특징으로 하는 믹서 회로(31).
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 주파수 하향 변환용 믹싱 컴포넌트(33)가 무선 주파수 전류 모드 신호들을 주파수 하향 변환하도록 채택되는 것을 특징으로 하는 믹서 회로(31).
  5. 제1항에 있어서, 상기 주파수 하향 변환용 믹싱 컴포넌트는 무선 주파수 전압 모드 신호들을 주파수 하향 변화하도록 채택되는 것을 특징으로 하는 믹서 회로(31).
  6. 무선 주파수 신호들을 수신하는 수신기 회로(10)로서, 대응하는 주파수 하향 변환된 신호들을 제공하는 수신기 회로(10)에 있어서, 상기 수신기 회로(10)는 제1항, 제4항 및 제5항 중 한 항에 따른 믹서 회로(31)를 포함하는 것을 특징으로 하는 수신기 회로(10).
  7. 제6항에 있어서, 적어도 하나의 상기 믹서 회로(31) 및 디지털 기저대역 신호들을 처리하도록 이루어진 상기 수신기 회로(10)의 적어도 하나의 컴포넌트(15)가 단일 칩(16)에 통합되는 것을 특징으로 하는 수신기 회로(10).
  8. 제1항, 제4항 및 제5항 중 한 항에 따른 적어도 하나의 믹서 회로(31)를 포함하는 칩.
  9. 제8항에 있어서, 상기 믹서 회로(31)는 딥 서브마이크론(deep submicron) 반도체 기술을 통해 상기 칩 상에서 구현되는 것을 특징으로 하는 칩.
  10. 제1항, 제4항 및 제5항 중 한 항에 따른 믹서 회로(31)를 포함하는 장치.
  11. 주파수 하향 변환용 믹싱 컴포넌트(33) 및 능동 믹서 부하 회로(34)를 포함하는 믹서 회로(31)의 사용 방법으로서, 상기 능동 믹서 부하 회로(34)는 능동 믹서 부하를 포함하며, 상기 능동 믹서 부하는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 연산 증폭기(51)를 포함하며, 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자는 상기 연산 증폭기(51)의 제1 입력에 접속되고, 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자는 상기 연산 증폭기(51)의 제2 입력에 접속되며, 상기 연산 증폭기(51)의 기준 공통 모드 전압 입력에는 기준 공통 모드 전압(VCMREF)이 적용되고, 상기 연산 증폭기(51)의 출력은 상기 제1 트랜지스터(T1) 및 상기 제2 트랜지스터(T2)의 대응하는 게이트와 병렬로 접속되는 믹서 회로의 사용 방법에 있어서,
    상기 방법은,
    상기 주파수 하향 변환용 믹싱 컴포넌트(33)를 통해 수신된 무선 주파수 신호(Irf+,Irf-)를 주파수 하향 변환하는 단계;
    상기 능동 믹서 부하 회로(34)의 능동 믹서 부하(51,T1,T2)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 출력 전압을 제어하는 단계; 및
    교호하는 방식으로, 한편으로는, 상기 제1 트랜지스터(T1)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자를, 그리고 상기 제2 트랜지스터(T2)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자를, 접지(Gnd)에 접속하며, 또 한편으로는, 상기 제2 트랜지스터(T2)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제1 출력 단자를, 그리고 상기 제1 트랜지스터(T1)를 통해 상기 주파수 하향 변환용 믹싱 컴포넌트(33)의 제2 출력 단자를, 접지(Gnd)에 접속함으로써 상기 능동 믹서 부하(51,T1,T2)에 의해 생성되며 상기 주파수 하향 변환된 무선 주파수 신호(Ibb+,Ibb-)의 신호 대역에서 벗어난 플리커 잡음을 변조하는 단계를 포함하는 것을 특징으로 하는 믹서 회로의 사용 방법.
KR1020067014650A 2006-07-20 2004-01-22 믹서 회로 KR100719390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067014650A KR100719390B1 (ko) 2006-07-20 2004-01-22 믹서 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067014650A KR100719390B1 (ko) 2006-07-20 2004-01-22 믹서 회로

Publications (2)

Publication Number Publication Date
KR20060129280A KR20060129280A (ko) 2006-12-15
KR100719390B1 true KR100719390B1 (ko) 2007-05-18

Family

ID=37731364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067014650A KR100719390B1 (ko) 2006-07-20 2004-01-22 믹서 회로

Country Status (1)

Country Link
KR (1) KR100719390B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424681B (zh) * 2007-07-25 2014-01-21 Realtek Semiconductor Corp 用以降低閃爍雜訊之混合器電路及其方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410295A2 (en) * 1989-07-28 1991-01-30 Motorola, Inc. Single-ended chopper stabilized operational amplifier
US20030129958A1 (en) * 2002-01-07 2003-07-10 Behzad Arya Reza Mixer having low noise, controllable gain, and/or low supply voltage operation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0410295A2 (en) * 1989-07-28 1991-01-30 Motorola, Inc. Single-ended chopper stabilized operational amplifier
US20030129958A1 (en) * 2002-01-07 2003-07-10 Behzad Arya Reza Mixer having low noise, controllable gain, and/or low supply voltage operation

Also Published As

Publication number Publication date
KR20060129280A (ko) 2006-12-15

Similar Documents

Publication Publication Date Title
US8331897B2 (en) Highly linear embedded filtering passive mixer
US7817979B2 (en) Systems and methods for DC offset correction in a direct conversion RF receiver
Van Der Zwan et al. A 10.7-MHz IF-to-baseband/spl Sigma//spl Delta/A/D conversion system for AM/FM radio receivers
US8301101B2 (en) Frequency translated filter
EP0965167B1 (en) Receiver if system with active filters
US7415260B2 (en) Current-mode direct conversion receiver
US9219507B2 (en) Blocker-tolerant wideband noise-canceling receivers
US6351502B1 (en) RF front-end with multistage stepdown filtering architecture
US20090088124A1 (en) Radio Frequency Receiver Architecture
US20060293017A1 (en) Circuit and method for receiving and mixing radio frequencies in a direct conversion receiver
US8520785B2 (en) Multimode receiver with a translational loop for input matching
US20070177693A1 (en) Integrated circuit arrangement for converting a high-frequency bandpass signal to a low-frequency quadrature signal
US8285241B2 (en) Receiver apparatus having filters implemented using frequency translation techniques
US8588726B2 (en) Low noise mixer
US8023923B2 (en) Mixer circuit
US8045951B2 (en) Dual-LO mixer and radio
US6959179B1 (en) Down/up-conversion mixer for direct conversion radios
KR20040026575A (ko) 무선 통신 시스템에서 1/ｆ 잡음을 개선한 ＲＦ 신호 수신장치 및 그 방법
US20060009186A1 (en) Receiver front-end filtering using low pass filtering and equalization
KR100719390B1 (ko) 믹서 회로
US7493097B2 (en) High dynamic range compact mixer output stage for a wireless receiver
JP2005072735A (ja) 受信装置
KR100717964B1 (ko) 전류 혼합 방식을 이용한 ｉ/ｑ 변조기 및 이를 이용한직접 변환 방식 무선 통신 송신기
Khy et al. A 0.6–3.6 GHz CMOS wideband demodulator for 4G mobile handsets
JP2010004286A (ja) 高周波受信装置、放送受信機、および高周波受信装置の利得制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee