KR100719011B1

KR100719011B1 - 모터 속도 제어 집적 회로

Info

Publication number: KR100719011B1
Application number: KR1020050098476A
Authority: KR
Inventors: 고이찌로 오기노; 다까시 하라시마
Original assignee: 산요덴키가부시키가이샤
Priority date: 2005-08-31
Filing date: 2005-10-19
Publication date: 2007-05-17
Also published as: TW200709552A; JP2007068344A; CN1925307A; US20070047928A1; TWI304677B; US7301294B2; JP4746942B2; KR20070046220A; CN100413204C

Abstract

모터의 속도 명령 신호의 입력 종별에 대한 범용성을 향상시킨 모터 속도 제어 집적 회로를 제공한다. 모터의 구동 코일에 흐르는 전류량을 제어함으로써 상기 모터의 회전 속도를 제어하는 모터 속도 제어 집적 회로로서, 상기 모터의 회전 속도를 아날로그량으로 명령하는 아날로그 속도 명령 신호를 입력 대상으로 하는 제1 입력 단자와, 상기 모터의 회전 속도를 디지털량으로 명령하는 디지털 속도 명령 신호를 입력 대상으로 하는 제2 입력 단자와, 상기 아날로그 속도 명령 신호 또는 상기 디지털 속도 명령 신호 중 적어도 하나의 신호에 따른 기준 전압을 생성하는 기준 전압 회로와, 상기 모터의 실제의 회전 속도에 따른 속도 전압과 상기 기준 전압을 비교하는 비교 회로와, 상기 비교 회로에서의 비교 결과에 기초하여, 상기 구동 코일에 흐르는 전류량을 제어하기 위한 제어 신호를 생성 출력하는 제어 신호 생성 회로를 구비한다.

모터, 속도 명령 신호, 입력 종별, 구동 코일, 전류량, 회전 속도, 입력 단자

Description

모터 속도 제어 집적 회로{MOTOR SPEED CONTROL INTEGRATED CIRCUIT}

도 1은 본 발명의 일 실시 형태에 따른 모터 속도 제어 시스템의 구성을 도시하는 도면.

도 2는 본 발명의 일 실시 형태에 따른 FG 출력 회로의 구성을 도시하는 도면.

도 3은 본 발명의 일 실시 형태에 따른 기준 전압 회로의 구성을 도시하는 도면.

도 4는, 본 발명의 일 실시 형태에 따른 직류 전압 VA(아날로그 속도 명령 신호) 및 PWM 신호(디지털 속도 명령 신호)가 함께 입력된 경우이면서, PWM 신호의 듀티비가 "50%", 바이어스 전압 VREG가 "5V"인 경우로서, (a)는 직류 전압 VA가 "0V"일 때의 기준 전압 VR의 파형을 도시하는 도면, (b)는 직류 전압 VA가 "2.5V"일 때의 기준 전압 VR의 파형을 도시하는 도면.

도 5는 본 발명의 일 실시 형태에 따른 속도 전압 회로의 구성을 도시하는 도면.

도 6은 본 발명의 일 실시 형태에 따른 엣지 검출 회로 및 속도 전압 회로의 주요 신호의 파형을 도시하는 도면.

도 7은 본 발명의 일 실시 형태에 따른 비교 회로 및 제어 신호 생성 회로의 구성을 도시하는 도면.

도 8은 본 발명의 일 실시 형태에 따른 모터 속도 제어 IC의 동작을 도시하는 도면.

도 9는 본 발명의 일 실시 형태에 따른 속도 명령의 입력 종별에 따른 모터 속도 제어 IC의 외부 부착 회로를 도시하는 도면.

도 10은 종래의 모터 속도 제어 시스템의 구성을 도시하는 도면.

도 11은 종래의 그 밖의 모터 속도 제어 시스템의 구성을 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1, 100 : 모터

3 : 속도 명령 회로

5 : 적분 회로

7 : 삼각파 발생 회로

9 : 콤퍼레이터

11, 20 : 모터 구동 회로

13, 110 : 홀 소자

200 : 모터 구동 IC

210 : 제어 회로

220 : 프리드라이버

230 : 홀 앰프

240 : FG 출력 회로

300 : 모터 속도 제어 IC

310 : 기준 전압 회로

320 : 엣지 검출 회로

330 : 속도 전압 회로

340 : 비교 회로

350 : 제어 신호 생성 회로

400 : CPU

특허 문헌 1 : 일본특허공개 2003-204692호 공보

특허 문헌 2 : 일본특허공개 2005-80500호 공보

본 발명은 모터 속도 제어 집적 회로에 관한 것이다.

각종 전자 기기는, 그 전자 기기가 동작할 때에 열을 발생하는 발열체를 갖고 있고, 이 발열체를 냉각하기 위해 팬 모터를 설치하는 것이 일반적이다. 예를 들면, 퍼스널 컴퓨터나 서버 등에서는, CPU의 동작 주파수가 해마다 고속화되어 가고 있고, 또한, 이에 따라 CPU의 발열량이 커지고 있다. 이 때문에, 퍼스널 컴퓨터나 서버 등에서는, CPU를 냉각하기 위한 팬 모터와, 그 팬 모터를 구동하는 모터 구동 회로가 통상적으로 설치되어 있다.

또한, 팬 모터의 속도 제어 방식으로서는, 예를 들면, 도 10에 도시하는 바와 같이, PWM 구동 방식과 조합한 속도 서보 제어 방식이 제안되어 있다(예를 들면, 특허 문헌 1 참조). 상세히 설명하면, 모터 1의 펄스 제너레이터 PG로부터 얻어진 회전 속도 검출 신호와, 마이크로컴퓨터나 DSP 등의 외부 장치로부터 설정된 회전 수 설정 신호에 기초하여, 속도 명령 회로(3)에서 가속 또는 감속을 명령하는 속도 명령 신호를 생성 출력할뿐 아니라, 그 속도 명령 신호를 적분 회로(5)에서 적분한다. 콤퍼레이터(9)에서는, 삼각파 발생 회로(7)에서 발생하는 삼각파 신호와, 적분 회로(5)에서 적분된 속도 명령 신호를 비교하고, 그 비교 결과로서의 PWM(Pulse Width Modulation) 신호를 발생한다. 모터 구동 회로(11)는, 콤퍼레이터(9)로부터의 PWM 신호에 기초하여, 그 PWM 신호의 듀티비에 따른 전류량을 모터(1)의 구동 코일에 흘림으로써, 모터(1)의 회전 속도를 제어한다. 또한, 모터(1)의 스테이터에는 홀 소자(13)가 배설되어 있고, 모터 구동 회로(11)는, 홀 소자(13)로부터의 로터의 검출 위치를 나타내는 홀 소자 출력에 기초하여, 구동 코일에 흐르는 전류의 방향을 절환함으로써, 모터(1)의 회전 방향을 제어한다.

또한, 팬 모터의 그 밖의 속도 제어 방식으로서는, 예를 들면, 도 11에 도시하는 바와 같이, 서미스터를 이용한 기술이 제안되어 있다(예를 들면, 특허 문헌 2 참조). 상세히 설명하면, 전자 기기가 중(重)부하로 동작하여 온도가 높게 된 경우, 냉각용의 팬 모터는 전속도로 동작하지만, 이후, 경부하로 절환되어 온도가 낮게 된 경우에도, 팬 모터는 통상적으로 전속도 그대로 계속해서 동작하기 때문에, 쓸데없는 전력을 소비한다. 따라서, 서미스터 RTH에 의해서 온도 변화를 감시시킴 과 함께, 그 온도 변화에 따라서 저항 R과 서미스터 RTH에 의한 전원 전압의 분압 전압 VTH가 조정된다. 모터 구동 회로(20)는, 분압 전압 VTH와 삼각파 신호(도시 생략)를 비교하고, 그 비교 결과로서 PWM 신호를 생성하여 트랜지스터 TR에 출력한다. 그 결과, 트랜지스터 TR의 온·오프 기간은 모터 구동 회로(20)로부터의 PWM 신호의 듀티비에 따라 변화한다. 그리고, 트랜지스터 TR의 온·오프 기간이 변화함으로써, 팬 모터의 구동 코일에 흐르는 전류량이 조정되고, 나아가서는, 팬 모터의 회전 속도가 제어된다. 예를 들면, 전자 기기가 중부하에 의해서 온도가 높게 된 경우, 서미스터 RTH의 저항이나 분압 전압 VTH가 낮게 되어, 팬 모터의 회전 속도를 빠르게 한다. 한편, 전자 기기가 경부하에 의해서 온도가 낮게 된 경우, 서미스터 RTH의 저항이나 분압 전압 VTH가 높게 되어, 팬 모터의 회전 속도를 느리게 한다.

도 10이나 도 11에 도시한 바와 같이, 전자 기기 메이커측의 이용 형태에 따라서, 팬 모터의 속도 제어에는 여러 가지 방식이 채용될 수 있다. 이 때문에, 모터를 구동하는 모터 구동 회로 이외의 로직에 대해서는, 범용 마이크로컴퓨터를 이용하여 그 펌웨어의 변경으로 대응하거나, 혹은, 디스크리트하게 회로 설계를 하여 대응하는 등, 그 사양에 따라서 개별로 대응할 필요가 생기게 되어, 극히 번잡하였다.

상기 과제를 해결하기 위한 주된 발명은, 모터의 구동 코일에 흐르는 전류량을 제어함으로써 상기 모터의 회전 속도를 제어하는 모터 속도 제어 집적 회로로서, 상기 모터의 회전 속도를 아날로그량으로 명령하는 아날로그 속도 명령 신호를 입력 대상으로 하는 제1 입력 단자와, 상기 모터의 회전 속도를 디지털량으로 명령하는 디지털 속도 명령 신호를 입력 대상으로 하는 제2 입력 단자와, 상기 아날로그 속도 명령 신호 또는 상기 디지털 속도 명령 신호 중 적어도 하나의 신호에 따른 기준 전압을 생성하는 기준 전압 회로와, 상기 모터의 실제의 회전 속도에 따른 속도 전압과 상기 기준 전압을 비교하는 비교 회로와, 상기 비교 회로에서의 비교 결과에 기초하여, 상기 구동 코일에 흐르는 전류량을 제어하기 위한 제어 신호를 생성 출력하는 제어 신호 생성 회로를 구비하는 것으로 한다.

<실시예>

(모터 속도 제어 시스템의 구성)

도 2∼도 7을 적절하게 참조하면서, 도 1을 기초로, 본 발명에 따른 모터 속도 제어 시스템의 일 구성예를 설명한다.

도 1에 도시하는 모터 속도 제어 시스템은, 제어 대상으로 하는 모터(100)와, 모터 구동 IC(200)(본 발명에 따른 『제1 회로』)와, 모터 속도 제어 IC(300)(본 발명에 따른 『제2 회로』)로 구성된다. 즉, 본 발명에 따른 『모터 속도 제어 집적 회로』가, 모터 구동 IC(200)와 모터 속도 제어 IC(300)를 각각 1 칩에 집적화한 2 칩 구성의 경우이다. 또한, 본 발명에 따른 『모터 속도 제어 집적 회로』가, 모터 구동 IC(200) 및 모터 속도 제어 IC(300)를 1 칩에 집적화한 경우이어도 된다.

모터(100)는, 단상(單相)분의 구동 코일을 갖는 소위 단상 모터인 경우이면서, 스테이터에 홀 소자(110)가 고착된, 소위 홀 모터인 경우라고 가정한다. 또한, 모터(100)는 단상 홀 모터에 한정되는 것이 아니라, 3상분의 구동 코일이 스타 결선된 소위 3상 홀 모터나, 홀 소자(110) 등의 자기 센서를 설치하지 않은 소위 센서리스 모터 등을 채용할 수 있다. 또한, 모터(100)의 용도로서는, 예를 들면, 퍼스널 컴퓨터나 서버 등에 탑재되는 CPU를 냉각하기 위한 팬 모터를 대상으로 한다.

홀 소자(110)는, 모터(100)의 로터가 회전하고 있을 때, 정현파 형상이면서 서로 역상으로 되는 회전 위치 검출 신호 S1, S2를 생성한다. 또한, 회전 위치 검출 신호 S1, S2는 로터의 회전 위치를 식별 가능하게 하기 위한 신호이며, 그 주파수는 모터(100)의 회전 속도에 비례한다. 홀 소자(110)로부터 출력된 회전 위치 검출 신호 S1, S2는 모터 구동 IC(200)의 IN + 단자, IN - 단자에 각각 입력된다. 여기서, IN + 단자는 모터 구동 IC(200) 내의 홀 앰프(230)의 비반전 입력에 접속되고, IN - 단자는 홀 앰프(230)의 반전 입력에 접속된다.

모터 구동 IC(200)는 모터(100)를 구동하는 집적 회로이다. 모터 구동 IC(200)는, 모터(100)의 구동 코일의 양단과 접속되는 OUT1 단자 및 OUT2 단자와, 홀 소자(110)로부터 출력되는 회전 위치 검출 신호 S1, S2가 입력되는 IN + 단자, IN - 단자와, 모터 속도 제어 IC(300)의 VO 단자로부터의 제어 신호 VC가 입력되는 VI 단자와, 모터 속도 제어 IC(300)의 FGI 단자로의 FG 신호를 출력하는 FGO 단자를 갖는다. 모터 구동 IC(200)는 제어 회로(210), 프리드라이버(220), 홀 앰프 (230), FG 출력 회로(240)를 갖는다.

제어 회로(210)는 모터 속도 제어 IC(300)의 VO 단자로부터 모터 구동 IC(200)의 VI 단자에 입력된 제어 신호 VC에 기초하여, 모터(100)의 구동 코일에 흐르는 전류량을 가변시켜 모터(100)의 회전 속도를 제어한다. 또한, 제어 회로(210)는, 홀 앰프(210)의 출력 HOUT에 기초하여, 모터(100)의 구동 코일의 통전 방향의 절환을 제어하기 위한 스위칭 제어 신호 D1, D2를 생성한다.

프리드라이버(220)는, 모터 구동 IC(200)의 OUT1 단자 및 OUT2 단자에 접속된 모터(100)의 구동 코일에 대하여, 상보적으로 온·오프하는 2조의 트랜지스터쌍을, 해당 구동 코일과 함께 알파벳의 「H」자를 구성하도록 접속한, 소위 H 브릿지 회로를 구성한다. 프리드라이버(220)는, 제어 회로(210)로부터 공급된 스위칭 제어 신호 D1, D2에 기초하여, H 브릿지 회로에서의 2조의 트랜지스터쌍을 상보적으로 온·오프함으로써, 모터(100)의 구동 코일의 통전 방향을 절환한다.

홀 앰프(230)는, 홀 소자(110)로부터의 회전 위치 검출 신호 S1, S2를 차동 증폭한 결과인 홀 앰프 출력 HOUT을 생성 출력한다. 또한, 이 홀 앰프 출력 HOUT은 제어 회로(210) 및 FG 출력 회로(240)에 공급된다.

FG 출력 회로(240)는, 홀 앰프(230)로부터 공급된 홀 앰프 출력 HOUT에 기초하여, 모터(100)의 실제의 회전 속도에 따른 주파수를 갖는 FG 신호를 생성 출력한다. 즉, 홀 앰프 출력 HOUT은, 실제로 검출된 로터의 회전 위치를 나타낸다. 이 때문에, 홀 앰프 출력 HOUT에 의해서 로터의 소정 위치의 검출 주기를 감시할 수 있다. 따라서, FG 출력 회로(240)는, 홀 앰프 출력 HOUT에 의해 감시된 로터의 소 정 위치의 검출 주기에 기초하여, 모터(100)의 실제의 회전 속도에 따른 주파수를 갖는 FG 신호를 생성할 수 있다. 또한, FG 신호는, 모터 구동 IC(200)의 FGO 단자를 통하여, 모터 속도 제어 IC(300)의 FGI 단자에 입력된다.

여기서, 도 2를 기초로, FG 출력 회로(240)의 회로 구성의 일 실시 형태를 설명한다.

홀 앰프(210)로부터 출력되는 홀 앰프 출력 HOUT은, 에미터 접지된 NPN형 트랜지스터 Q10의 베이스 전극에 공급된다. NPN형 트랜지스터 Q10의 콜렉터 전극은 전류원 I10과 접속됨과 함께, NPN형 트랜지스터 Q11의 베이스 전극에 접속된다. NPN형 트랜지스터 Q11에서, 그 콜렉터 전극은 저항 소자 R10과 접속됨과 함께, 그 에미터 전극은 저항 소자 R11과 접속됨과 함께 에미터 접지된 NPN형 트랜지스터 Q12와 접속된다. 그리고, NPN형 트랜지스터 Q12의 콜렉터 전극과 접속된 FGO 단자로부터 FG 신호가 취출된다.

FG 출력 회로(240)의 이러한 구성에 의해, 홀 앰프 출력 HOUT이 논리적으로 H 레벨인 경우, NPN형 트랜지스터 Q10은 온하는 방향으로 기능하기 때문에, NPN형 트랜지스터 Q11의 베이스 전극은 접지 전압측으로 인장되므로, NPN형 트랜지스터 Q11은 오프하는 방향으로 기능한다. 따라서, NPN형 트랜지스터 Q12의 베이스 전극은 저항 소자 R11을 통하여 접지 전압측으로 인장되기 때문에, NPN형 트랜지스터 Q12는 오프하는 방향으로 기능한다. 따라서, 이 경우, FG 신호는, 논리적으로 H 레벨로 된다. 한편, 홀 앰프 출력 HOUT이 논리적으로 L 레벨인 경우, 상술한 동작과는 정반대의 동작으로 되기 때문에, 최종적으로, NPN형 트랜지스터 Q12는 온하는 방향으로 기능한다. 이 경우, FG 신호는 논리적으로 L 레벨로 된다. 이와 같이, FG 신호는 홀 앰프 출력 HOUT의 논리 레벨 및 주파수에 따른 펄스 신호로서 나타난다.

모터 속도 제어 IC(300)는, 모터(100)의 회전 속도를 아날로그량으로 명령하는 아날로그 속도 명령 신호를 입력 대상으로 하는 AIN 단자(본 발명에 따른 『제1 입력 단자』)와, 모터(100)의 회전 속도를 디지털량으로 명령하는 디지털 속도 명령 신호를 입력 대상으로 하는 DIN 단자(본 발명에 따른 『제2 입력 단자』)를 갖는다. 또한, 모터 속도 제어 IC(300)는, 모터 구동 IC(200)의 FGO 단자로부터의 FG 신호를 입력하는 FGI 단자와, 모터 구동 IC(200)의 VI 단자에 입력되는 제어 신호 VC를 출력하는 VO 단자와, VO 단자로부터 출력된 제어 신호 VC를 컨덴서 C2를 통하여 비교 회로(340)의 반전 입력으로 피드백시키기 위한 FB 단자를 갖는다. 그리고, 모터 속도 제어 IC(300)는 기준 전압 회로(310), 엣지 검출 회로(320), 속도 전압 회로(330), 비교 회로(340), 제어 신호 생성 회로(350)를 갖는다.

기준 전압 회로(310)는, AIN 단자에 입력된 아날로그 속도 명령 신호 또는 DIN 단자에 입력된 디지털 속도 명령 신호 중 적어도 하나의 신호에 따른 레벨을 갖는 기준 전압 VR을 생성 출력한다.

여기서, 도 3을 기초로, 기준 전압 회로(310)의 회로 구성의 일 실시 형태를 설명한다.

DIN 단자는, 모터 속도 제어 시스템 전체를 통괄 제어하는 CPU(400)(본 발명에 따른 『프로세서』)와 통신 가능하게 접속되는 경우이다. DIN 단자에는, CPU(400)로부터 모터(100)의 회전 속도를 명령하는 PWM(Pulse Width Modulation) 신호가 디지털 속도 명령 신호로서 입력된다. 또한, AIN 단자에는 평활용 컨덴서 C1이 접속되어, 저항 소자 R3와 함께 RC 필터 회로를 구성한다. 또한, AIN 단자에는, 모터(100)의 회전 속도를 명령하는 직류 전압 VA가 아날로그 속도 명령 신호로서 인가된다. 또한, DIN 단자 및 AIN 단자는 도 3에 도시한 상기 사용예에 한정되지 않고, 상세 내용은 후술하지만, 도 9에 도시하는 바와 같이 여러 가지 입력 종별에 대응 가능하다.

PNP형 트랜지스터 Q1, Q2의 트랜지스터쌍은, 양쪽의 에미터 전극이 공통 접속되면서, 이들 에미터 전극에 전류원 I1이 접속된다. 또한, PNP형 트랜지스터 Q1의 베이스 전극에는 DIN 단자로부터의 PWM 신호가 공급되어, PNP형 트랜지스터 Q2의 베이스 전극에는 저항 소자 R1, R2의 직렬 접속체에 의해서 바이어스 전압 VREG를 분압한 참조 전압 VREF가 인가된다. 또한, PNP형 트랜지스터 Q2의 콜렉터 전극은, 다이오드 접속(콜렉터 전극과 베이스 전극의 단락)되면서 에미터 접지된 NPN형 트랜지스터 Q3와 접속된다. NPN형 트랜지스터 Q3의 베이스 전극은, 에미터 접지된 NPN형 트랜지스터 Q4의 베이스 전극과 접속됨으로써, NPN형 트랜지스터 Q3, Q4는, 소위 커런트 미러 회로를 구성한다.

NPN형 트랜지스터 Q4의 콜렉터 전극은, 전류원 I2와, 에미터 접지된 NPN형 트랜지스터 Q5의 베이스 전극에 접속된다. NPN형 트랜지스터 Q5의 콜렉터 전극은, 전류원 I3와, 다이오드 접속되면서 에미터 접지된 NPN형 트랜지스터 Q6에 접속된다. NPN형 트랜지스터 Q6의 베이스 전극은, NPN형 트랜지스터 Q7의 베이스 전극과 접속됨으로써, NPN형 트랜지스터 Q6, Q7은, 소위 커런트 미러 회로를 구성한다. NPN형 트랜지스터 Q7은, 전류원 I4가 베이스 전극에 접속된 PNP형 트랜지스터 Q8과 직렬 접속된다. 또한, PNP형 트랜지스터 Q8의 트랜지스터 사이즈 N2는 NPN형 트랜지스터 Q7의 트랜지스터 사이즈 N1보다 크게 설정되어, NPN형 트랜지스터 Q7쪽이 전류의 흡입 능력이 높은 경우라고 가정한다. PNP형 트랜지스터 Q8과 NPN형 트랜지스터 Q7의 접속점은 저항 소자 R3와 접속된다. 그리고, PNP형 트랜지스터 Q8과 NPN형 트랜지스터 Q7의 접속점에서의 펄스 전압 VX가, 저항 소자 R3와 평활용 컨덴서 C에 의한 RC 필터 회로에 의해서 평활화된다. 이 평활화된 펄스 전압 VX가, 기준 전압 VR로서 취출된다.

기준 전압 회로(310)의 이러한 구성에서, PWM 신호가 논리적으로 L 레벨이고, PWM 신호의 레벨이 참조 전압 VREF보다 낮은 경우, PNP형 트랜지스터 Q1이 온하는 방향으로 기능하여, PNP형 트랜지스터 Q2보다 PNP형 트랜지스터 Q1쪽에 전류가 많이 흐르기 때문에, NPN형 트랜지스터 Q3, Q4는 오프하는 방향으로 기능한다. 그 결과, NPN형 트랜지스터 Q5의 베이스 전극에는 전류원 I2의 전류가 흘러 온하는 방향으로 기능하여, NPN형 트랜지스터 Q6의 베이스 전극은 NPN형 트랜지스터 Q5를 통하여 접지 전압측으로 인장된다. 따라서, NPN형 트랜지스터 Q6, Q7은 오프하는 방향으로 기능하여, PNP형 트랜지스터 Q8이 온하기 때문에, 펄스 전압 VX는 바이어스 전압 VREG측으로 인장되어, 논리적으로 H 레벨로 된다. 그리고, 이러한 펄스 전압 VX가, 저항 소자 R3와 평활용 컨덴서 C에 의한 RC 필터 회로에 의해서 평활화되어, 기준 전압 VR로 된다.

한편, PWM 신호가 논리적으로 H 레벨이고, PWM 신호의 레벨이 참조 전압 VREF보다 높은 경우, 상술한 동작과는 완전히 반대의 동작으로 되어, 최종적으로는, PNP형 트랜지스터 Q8과 함께, NPN형 트랜지스터 Q7이 온하는 방향으로 기능한다. 또한, NPN형 트랜지스터 Q7쪽이 PNP형 트랜지스터 Q8보다 전류를 흡입하는 능력이 크기 때문에, 펄스 전압 VX는 접지 전압측으로 인장되어, 논리적으로 L 레벨로 된다. 그리고, 이러한 펄스 전압 VX가, 저항 소자 R3와 평활용 컨덴서 C에 의한 RC 필터 회로에 의해서 평활화되어, 기준 전압 VR로 된다.

이와 같이, 기준 전압 회로(310)는, DIN 단자에 입력된 PWM 신호에 대하여, 바이어스 전압 VREG로부터 접지 전압 GND까지의 진폭으로 되는 펄스 형상의 펄스 전압 VX로 변환한다. 그리고, 기준 전압 회로(310)는, 저항 소자 R3와 평활용 컨덴서 C에 의한 RC 필터 회로에 의해서 펄스 전압 VX를 평활화하여, PWM 신호의 듀티비에 따른 직류 전압을 기준 전압 VR로서 출력한다. 또한, 기준 전압 회로(310)는, AIN 단자에 인가된 직류 전압 VA에 대하여, 직류 전압 VA를 그대로 기준 전압 VR로서 출력한다.

또한, 기준 전압 회로(310)는, DIN 단자에 PWM 신호가 입력되고, 또한, AIN 단자에 직류 전압 VA가 인가되는 경우에는, PWM 신호에 따른 펄스 형상의 펄스 전압 VX에 대하여, AIN 단자에 인가된 직류 전압 VA가 오프셋 성분으로서 중첩된다. 그리고, 직류 전압 VA가 중첩된 펄스 형상의 펄스 전압 VX가, 저항 소자 R3와 평활용 컨덴서 C에 의한 RC 필터 회로에 의해서 평활화되어, 기준 전압 VR로 된다. 예를 들면, PWM 신호의 듀티비가 "50%"이면서, 바이어스 전압 VREG가 "5V"인 경우에 서, 직류 전압 VA가 "0V"일 때에는, 도 4의 (a)에 도시하는 바와 같이, 기준 전압 VR은 "2.5V"로 되고, 직류 전압 VA가 "2.5V"일 때에는, 도 4의 (b)에 도시하는 바와 같이, 기준 전압 VR은 "3.75V"로 된다.

또한, 상술한 실시 형태에서, PWM 신호와 기준 전압 VR의 관계는, PWM 신호가 논리적으로 L 레벨인 경우에는 기준 전압 VR은 높게 되고, 한편, PWM 신호가 논리적으로 H 레벨인 경우에는 기준 전압 VR이 낮게 되는 경우이다. 따라서, 모터(100)를 가속하기 위해 PWM 신호의 온 듀티를 크게 설정하는 경우에는 기준 전압 VR은 낮게 되고, 모터(1OO)를 감속하기 위해 PWM 신호의 온 듀티를 작게 설정하는 경우에는 기준 전압 VR이 높게 된다. 환언하면, 기준 전압 회로(310)에서 생성된 기준 전압 VR이 논리적으로 H 레벨인 경우, 모터(100)를 감속시키는 방향으로 기능하고, 기준 전압 VR이 논리적으로 L 레벨인 경우, 모터(100)를 가속시키는 방향으로 기능한다. 또한, 물론, PWM 신호와 기준 전압 VR의 관계를 상술한 관계와는 진정 역으로 되도록 설정하여도 된다.

엣지 검출 회로(320)는, FGO 단자로부터 FGI 단자에 입력된 FG 신호가 공급된다. 그리고, 엣지 검출 회로(320)는, FG 신호의 양 엣지를 검출할뿐 아니라, 그 검출 시에 FG 신호의 펄스 폭보다 좁은 펄스 폭으로 되는 엣지 신호 ED를 생성 출력한다(도 6의 (a), (b)를 참조).

속도 전압 회로(330)는, 엣지 검출 회로(320)로부터 출력된 엣지 신호 ED가 공급된다. 여기서, 엣지 신호 ED의 주파수는 모터(100)의 회전 속도에 대응한다. 따라서, 속도 전압 회로(330)는, 엣지 신호 ED에 기초하여, 모터(100)의 회전 속도 에 따른 속도 전압 VV를 생성한다.

여기서, 도 5를 기초로, 속도 전압 회로(330)의 회로 구성의 일 실시 형태를 설명한다.

바이어스 전압 VREG가 인가되는 저항 소자 R21과 컨덴서 C21의 직렬 접속체에 대하여, 에미터 접지된 NPN형 트랜지스터 Q20가 컨덴서 C21과 병렬 접속된다. NPN형 트랜지스터 Q20의 베이스 전극에는 엣지 신호 ED가 공급된다.

PNP형 트랜지스터 Q21, Q22의 트랜지스터쌍은, 양쪽의 에미터 전극이 공통 접속되면서, 이들 에미터 전극에 전류원 I21이 접속된다. 또한, PNP형 트랜지스터 Q21의 베이스 전극에는 컨덴서 C21의 충방전 전압 V1이 인가되고, PNP형 트랜지스터 Q22의 베이스 전극에는 저항 소자 R22, R23, R24의 직렬 저항체에 의한 바이어스 전압 VREG의 분압 전압 V2가 인가된다. 또한, PNP형 트랜지스터 Q21, Q22의 트랜지스터쌍의 콜렉터 전극은, NPN형 트랜지스터 Q23와 다이오드 접속된 NPN형 트랜지스터 Q24에 의한 소위 커런트 미러 회로와 접속된다. 또한, PNP형 트랜지스터 Q21의 베이스 전극은, 콜렉터 접지시키면서 베이스 전극에 분압 전압 V2가 인가된 NPN형 트랜지스터 Q26의 에미터 전극과 접속된다.

PNP형 트랜지스터 Q21과 NPN형 트랜지스터 Q23의 접속점은, 에미터 접지된 NPN형 트랜지스터 Q25와 접속된다. NPN형 트랜지스터 Q25의 콜렉터 전극은, 전류원 I22와, 에미터 접지되면서 저항 소자 R24와 병렬 접속된 NPN형 트랜지스터 Q27과, 에미터 접지된 NPN형 트랜지스터 Q28의 베이스 전극이 접속된다. NPN형 트랜지스터 Q28의 콜렉터 전극은, 정전류원 I23와, 에미터 접지된 NPN형 트랜지스터 Q29의 베이스 전극이 접속된다. NPN형 트랜지스터 Q29의 콜렉터 전극은 정전류원 I24와 접속된다. 그리고, 정전류원 I24와 NPN형 트랜지스터 Q29의 접속점으로부터 펄스 형상의 속도 전압 VV가 취출된다.

속도 전압 회로(330)의 이러한 구성에 의해, 우선, 엣지 검출 회로(320)에서 FC 신호의 엣지가 검출되지 않고, NPN형 트랜지스터 Q20의 베이스 전극에 공급되는 엣지 신호 ED가 논리적으로 L 레벨인 경우라고 가정한다. 이 경우, NPN형 트랜지스터 Q20는 오프이므로, 컨덴서 C21이 충전된다. 따라서, PNP형 트랜지스터 Q21의 베이스 전극에 인가되는 충방전 전압 V1쪽이, 저항 소자 R22, R23, R24에 의한 직렬 저항체의 분압 전압 V2보다 높다고 하면, PNP형 트랜지스터 Q21쪽이 PNP형 트랜지스터 Q22보다 흐르는 전류가 적게 된다. 따라서, NPN형 트랜지스터 Q25는 오프하는 방향으로 기능하고, NPN형 트랜지스터 Q28은 온하는 방향으로 기능하며, NPN형 트랜지스터 Q29이 오프하는 방향으로 기능한다. 따라서, 속도 전압 VV는 바이어스 전압 VREG측으로 인장되어, 논리적으로 H 레벨로 된다(도 6의 (b), (c) 참조).

한편, 엣지 검출 회로(320)에서 FG 신호의 엣지가 검출되고, NPN형 트랜지스터 Q20의 베이스 전극에 공급되는 엣지 신호 ED가 논리적으로 H 레벨인 경우라고 가정한다. 이 경우, 상술한 동작과는 완전히 역동작으로 되고, 최종적으로는, NPN형 트랜지스터 Q29이 온하는 방향으로 기능한다. 따라서, 속도 전압 VV는 접지 전압측으로 인장되어, 논리적으로 L 레벨로 된다(도 6의 (b), (c) 참조).

또한, FG 신호의 엣지가 검출된 경우에 속도 전압 VV의 L폭(L 레벨을 나타내 는 폭)은, 저항 소자 R21과 컨덴서 C21에 의한 RC 시상수에 의해서 정해진다. 따라서, 모터(100)의 회전 속도가 변화하였을 때이어도, RC 시상수가 고정되어 있으면, 속도 전압 VV의 L폭은 일정하다. 그러나, 속도 전압 VV의 펄스 주기는, 모터(100)의 회전 속도에 따라, FG 신호의 펄스 주기, 나아가서는 엣지 신호 ED의 펄스 주기가 변화하기 때문에, 가변이다. 이 때문에, 속도 전압 VV를 적분하였을 때의 직류 전압은, 모터(100)의 회전 속도에 따라 가변으로 된다. 예를 들면, 모터(100)의 회전 속도가 고속인 경우, FG 신호의 펄스 주기가 짧게 되어, 속도 전압 VV의 1 주기를 차지하는 L폭이 길게 되기 때문에, 속도 전압 VV를 적분하였을 때의 직류 전압은 낮게 된다. 또한, 모터(100)의 회전 속도가 저속인 경우, FG 신호의 펄스 주기가 길게 되어, 속도 전압 VV의 1 주기를 차지하는 L폭이 짧게 되기 때문에, 속도 전압 VV를 적분하였을 때의 직류 전압은 높게 된다.

비교 회로(340)는, 기준 전압 회로(310)에서 생성된 기준 전압 VR과, 속도 전압 회로(330)에서 생성된 펄스 형상의 속도 전압 VV를 적분하였을 때의 직류 전압을 비교한다. 또한, 제어 신호 생성 회로(350)는, 비교 회로(340)에서의 비교 결과에 기초하여, 모터 구동 IC(200)에서 모터(100)의 구동 코일에 흐르는 전류량을 제어하기 위한 제어 신호 VC를 생성 출력한다.

여기서, 도 7을 기초로, 비교 회로(340) 및 제어 신호 생성 회로(350)의 회로 구성의 일 실시 형태를 설명한다.

NPN형 트랜지스터 Q40, Q41의 트랜지스터쌍은, 양쪽의 에미터 전극이 공통 접속되면서 이들 에미터 전극에 전류원 I40가 접속된다. 또한, NPN형 트랜지스터 Q40의 베이스 전극(비교 회로(340)의 반전 입력)에는 속도 전압 회로(330)로부터 속도 전압 VV가 인가되고, NPN형 트랜지스터 Q41의 베이스 전극(비교 회로(340)의 비반전 입력)에는 기준 전압 회로(310)로부터 기준 전압 VR이 인가된다. 또한, NPN형 트랜지스터 Q40의 베이스 전극에 인가되는 속도 전압 VV는, VO 단자와 FB 단자 사이에 접속된 컨덴서 C2에 의해서 적분된 직류 전압이라고 가정한다.

NPN형 트랜지스터 Q40의 콜렉터 전극은, 바이어스 전압 VREG가 에미터 전극에 인가되면서 다이오드 접속된 PNP형 트랜지스터 Q42와 접속된다. PNP형 트랜지스터 Q42의 베이스 전극은, 바이어스 전압 VREG가 에미터 전극에 인가된 PNP형 트랜지스터 Q43의 베이스 전극과 공통 접속되어 있어, PNP형 트랜지스터 Q42, Q43는 소위 커런트 미러 회로를 구성한다.

NPN형 트랜지스터 Q41의 콜렉터 전극은, 바이어스 전압 VREG가 에미터 전극에 인가되면서 다이오드 접속된 PNP형 트랜지스터 Q44와 접속된다. PNP형 트랜지스터 Q44의 베이스 전극은, 바이어스 전압 VREG가 에미터 전극에 인가된 PNP형 트랜지스터 Q45의 베이스 전극과 공통 접속되어 있어, PNP형 트랜지스터 Q44, Q45는 소위 커런트 미러 회로를 구성한다.

PNP형 트랜지스터 Q45의 콜렉터 전극은, 에미터 접지되면서 다이오드 접속된 NPN형 트랜지스터 Q46와 접속된다. PNP형 트랜지스터 Q46의 베이스 전극은, PNP형 트랜지스터 Q43와 직렬 접속되면서 에미터 접지된 NPN형 트랜지스터 Q47의 베이스 전극과 공통 접속되어 있어, NPN형 트랜지스터 Q46, Q47은 소위 커런트 미러 회로를 구성한다.

NPN형 트랜지스터 Q47의 콜렉터 전극은, 콜렉터 접지된 NPN형 트랜지스터 Q50의 베이스 전극과 접속된다. NPN형 트랜지스터 Q50의 에미터 전극은, 전류원 I50와, NPN형 트랜지스터 Q51의 베이스 전극이 접속된다. 또한, NPN형 트랜지스터 Q51의 콜렉터 전극은 전류원 I51과 접속되고, NPN형 트랜지스터 Q51의 에미터 전극은, 에미터 접지된 NPN형 트랜지스터 Q52의 베이스 전극과 접속된다.

NPN형 트랜지스터 Q52의 콜렉터 전극은, 다이오드 접속된 PNP형 트랜지스터 Q53와 접속된다. 또한, PNP형 트랜지스터 Q53의 베이스 전극은, 콜렉터 접지된 PNP형 트랜지스터 Q55의 베이스 전극과 공통 접속되어 있어, PNP형 트랜지스터 Q53, Q55는 소위 커런트 미러 회로를 구성한다.

PNP형 트랜지스터 Q53의 에미터 전극은, 다이오드 접속된 NPN형 트랜지스터 Q54와 접속된다. NPN형 트랜지스터 Q54의 콜렉터 전극은 전류원 I52와 접속되고, 또한, NPN형 트랜지스터 Q54의 베이스 전극은 NPN형 트랜지스터 Q56의 베이스 전극과 공통 접속되어 있어, NPN형 트랜지스터 Q54, Q56는 소위 커런트 미러 회로를 구성한다.

NPN형 트랜지스터 Q56와 PNP형 트랜지스터 Q55는, 양쪽의 콜렉터 전극을 공통 접속한 직렬 접속체를 구성하고 있고, NPN형 트랜지스터 Q56와 PNP형 트랜지스터 Q55의 접속점과 접속된 VO 단자로부터 제어 신호 VC가 취출된다.

비교 회로(340) 및 제어 신호 생성 회로(350)의 이러한 구성에 의해서, NPN형 트랜지스터 Q40의 베이스 전극에 인가되는 속도 전압 VV가, NPN형 트랜지스터 Q41의 베이스 전극에 인가되는 기준 전압 VR보다 높은 경우, 즉 모터(100)의 실제의 회전 속도가, 아날로그 속도 명령 신호 또는 디지털 속도 명령 신호 중 적어도 하나의 신호에 의해서 설정된 회전 속도보다 느린 경우(가속 명령 상태)라고 가정한다. 이 경우, NPN형 트랜지스터 Q40쪽이 NPN형 트랜지스터 Q41보다 많은 전류가 흐르고, 나아가서는, 커런트 미러 회로(Q42, Q43)쪽이 커런트 미러 회로(Q46, Q47)보다 많은 전류가 흐른다. 따라서, PNP형 트랜지스터 Q50의 베이스 전극은 바이어스 전압 VREG측으로 인장되기 때문에, PNP형 트랜지스터 Q50는 오프하는 방향으로 기능한다. 그 결과, NPN형 트랜지스터 Q51, Q52는 온하는 방향으로 기능하여, 제어 신호 VC의 레벨은 내려간다.

한편, NPN형 트랜지스터 Q40의 베이스 전극에 인가되는 속도 전압 VV가, NPN형 트랜지스터 Q41의 베이스 전극에 인가되는 기준 전압 VR보다 낮은 경우, 즉 모터(100)의 실제의 회전 속도가, 아날로그 속도 명령 신호 또는 디지털 속도 명령 신호 중 적어도 하나의 신호에 의해서 설정된 회전 속도보다 빠른 경우(감속 명령 상태)라고 가정한다. 이 경우, 상술한 동작과는 완전히 역동작으로 되고, 최종적으로는, NPN형 트랜지스터 Q51, Q52가 오프하는 방향으로 기능하기 때문에, 제어 신호 VC의 레벨은 올라간다.

여기서, 제어 신호 VC는, 모터 구동 IC(200)의 제어 전압으로서 이용된다. 모터 구동 IC(200)의 논리에서도, 제어 신호 VC의 레벨이 높은 경우에는 모터(100)의 회전 속도를 감속시키고, 제어 신호 VC의 레벨이 낮은 경우에는 모터(100)의 회전 속도를 가속시키는 경우라고 가정한다. 이 경우에, 모터 속도 제어 IC(300)는 도 8에 도시하는 바와 같은 모터 속도 제어를 실행한다.

상술하면, 속도 전압 VV가 기준 전압 VR보다 높은 상태(가속 명령 상태)에서는, 모터 속도 제어 IC(300)로부터 출력되는 제어 신호 VC의 레벨이 계속해서 내려가고, 한편, 모터(100)의 회전 속도가 계속해서 올라간다. 그 결과, 속도 전압 VV의 레벨이 서서히 내려가, 기준 전압 VR의 레벨로 가까이 간다. 한편, 속도 전압 VV가 기준 전압 VR보다 낮은 상태(감속 명령 상태)에서는, 모터 속도 제어 IC(300)로부터 출력되는 제어 신호 VC의 레벨이 계속해서 올라가고, 한편, 모터(100)의 회전 속도가 계속해서 내려간다. 그 결과, 속도 전압 VV의 레벨이 서서히 올라가, 기준 전압 VR의 레벨로 가까이 간다. 이와 같이, 모터 속도 제어 IC(300)는 기준 전압 VR과 속도 전압 VV를 비교하고, 양자의 레벨이 일치하도록, 모터 구동 IC(200)의 제어 전압에 대응한 제어 신호 VC의 레벨을 제어하게 된다.

(모터 속도 제어 IC의 AIN 단자, DIN 단자의 사용예)

도 9는 본 발명의 일 실시 형태에 따른 속도 명령의 입력 종별마다에 따른 모터 속도 제어 IC(300)의 AIN 단자, DIN 단자의 사용예를 도시하는 도면이다. 도 9에 도시하는 바와 같이, 모터 속도 제어 IC(300)는, 아날로그 속도 명령 신호만이 AIN 단자에 입력되는 경우, 디지털 속도 명령 신호만이 DIN 단자에 입력되는 경우, 아날로그 속도 명령 신호 및 디지털 속도 명령 신호의 양쪽이 AIN 단자, DIN 단자에 각각 입력되는 경우, 어느 경우이어도 대응 가능하다.

우선, 아날로그 속도 명령 신호만이 AIN 단자에 입력되는 경우에 대해 설명한다.

이 경우의 일 사용예로서는, 예를 들면, 모터의 회전 속도를 아날로그량으로 명령하는 직류 전압 VA를, 모터(100)의 실제의 회전 속도를 나타내는 속도 전압 VV의 비교 대상으로 하는 경우이다. 이러한 제어를 실시하기 위해, DIN 단자는 오픈으로 해 놓고, 아날로그 속도 명령 신호에 대응하는 직류 전압 VA를 AIN 단자에 직접 입력시키는 것이 가능하다. 또한, 이 경우, 모터 속도 제어 IC(300)는, AIN 단자에 인가된 직류 전압 VA를, 그대로 기준 전압 VR로서 사용하게 된다.

또한, 이 경우의 그 밖의 사용예로서는, 예를 들면, 서미스터 RTH가 온도 변화에 따라 저항값이 변화하는 특성을 이용하여, CPU(400)가 중부하에 의해서 온도가 높아지게 되었다는 취지를 서미스터 RTH에 의해 검출된 경우, 모터(100)의 회전 속도를 빠르게 하는 한편, CPU(400)가 경부하에 의해서 온도가 낮게 되었다는 취지를 서미스터 RTH에 의해 검출된 경우, 팬 모터의 회전 속도를 느리게 한 경우이다. 이러한 제어를 실시하기 위해, DIN 단자는 오픈으로 해 놓고, 아날로그 속도 명령 신호에 대응한 직류 전압 VA가 인가되는 저항 소자 R 및 서미스터 RTH의 직렬 접속체를 갖고 있고, 이 직렬 접속체에 의해서 직류 전압 VA를 분압시킨 분압 전압 VTH를 AIN 단자에 인가시키는 것이 가능하다. 또한, 이 경우, 모터 속도 제어 IC(300)는, AIN 단자에 인가되는 분압 전압 VTH를, 기준 전압 VR로서 사용하게 된다.

다음으로, 디지털 속도 명령 신호만이 DIN 단자에 입력되는 경우에 대해 설명한다.

이 경우의 일 사용예로서는, 예를 들면, 모터의 회전 속도를 디지털량으로 명령하는 PWM 신호를, 모터(100)의 실제의 회전 속도를 나타내는 속도 전압 VV의 비교 대상으로 하는 경우이다. 이러한 제어를 실시하기 위해, DIN 단자에는 CPU(400)를 통신 가능하게 접속할뿐 아니라, AIN 단자에는 평활용 컨덴서 C를 접속함으로써, PWM 신호에 따른 펄스 전압 VX를 평활화시키는 RC 필터 회로를 구성해 둔다(도 3 참조). 이러한 구성에 의해서, CPU(400)로부터 디지털 속도 명령 신호에 대응한 PWM 신호를 DIN 단자에 공급 가능하게 된다. 또한, 이 경우, 모터 속도 제어 IC(300)는, DIN 단자에 입력되는 PWM 신호를 평활용 컨덴서 C에 의해서 평활화시킨 전압을, 기준 전압 VR로서 사용하게 된다.

다음으로, 아날로그 속도 명령 신호가 AIN 단자에 입력됨과 함께, 디지털 속도 명령 신호가 DIN 단자에 입력되는 경우에 대해 설명한다.

이 경우의 일 사용예로서는, 예를 들면, AIN 단자에 인가시키는 직류 전압 VA를 모터(100)의 필요한 회전 속도보다 높게 설정해 둔다. 그리고, CPU(400)의 일량이 적은 경우에는, DIN 단자에 공급되는 PWM 신호의 듀티비를 제어함으로써, 모터(100)의 회전 속도를 내리는 등의 에너지 절약 대책을 실시할 수 있다. 이러한 제어를 실시하기 위해, DIN 단자는 CPU(400)로부터 PWM 신호가 공급 가능하게 되도록 CPU(400)와 통신 가능하게 접속할뿐 아니라, AIN 단자에 평활용 컨덴서 C를 접속함으로써 기준 전압 회로(310) 내부에 RC 필터 회로를 구성해 둔다. 또한, 아날로그 속도 명령 신호에 대응한 직류 전압 VA가 인가되는 저항 소자 R 및 서미스터 RTH의 직렬 접속체를 갖고 있고, 이 직렬 접속체에 의해서 직류 전압 VA를 분압시킨 분압 전압 VTH를 AIN 단자에 인가시킨다. 또한, 이 경우, 기준 전압 회로(310)는, DIN 단자에 입력되는 PWM 신호를 평활용 컨덴서 C에 의해서 평활화시킨 전압에 대하여, AIN 단자에 인가되는 분압 전압 VTH를 중첩시킨 전압을, 기준 전압 VR로서 사용하게 된다.

이상, 본 실시 형태에 대하여 설명하였지만, 상술한 실시예는, 본 발명의 이해를 용이하게 하기 위한 것이고, 본 발명을 한정하여 해석하기 위한 것이 아니다. 본 발명은 그 취지를 일탈하지 않고 변경/개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.

본 발명에 따르면, 모터의 속도 명령 신호의 입력 종별에 대한 범용성을 향상시킨, 모터 속도 제어 집적 회로를 제공할 수 있다.

Claims

모터의 구동 코일에 흐르는 전류량을 제어함으로써 상기 모터의 회전 속도를 제어하는 모터 속도 제어 집적 회로로서,

상기 모터의 회전 속도를 아날로그량으로 명령하는 아날로그 속도 명령 신호를 입력 대상으로 하는 제1 입력 단자와,

상기 모터의 회전 속도를 디지털량으로 명령하는 디지털 속도 명령 신호를 입력 대상으로 하는 제2 입력 단자와,

상기 아날로그 속도 명령 신호 또는 상기 디지털 속도 명령 신호 중 적어도 하나의 신호에 따른 기준 전압을 생성하는 기준 전압 회로와,

상기 모터의 실제의 회전 속도에 따른 속도 전압과 상기 기준 전압을 비교하는 비교 회로와,

상기 비교 회로에서의 비교 결과에 기초하여, 상기 구동 코일에 흐르는 전류량을 제어하기 위한 제어 신호를 생성 출력하는 제어 신호 생성 회로

를 구비하는 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항에 있어서,

상기 아날로그 속도 명령 신호를, 상기 모터의 회전 속도를 명령하는 직류 전압으로 하고,

상기 기준 전압 회로는,

상기 제1 입력 단자에 인가되는 상기 직류 전압을, 상기 기준 전압으로 하는 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항에 있어서,

상기 모터의 회전 속도를 명령하는 직류 전압이 인가되는 저항 소자 및 서미스터의 직렬 접속체를 구비하고 있고,

상기 아날로그 속도 명령 신호를, 상기 직렬 접속체에 의해서 상기 직류 전압을 분압시킨 분압 전압으로 하며,

상기 기준 전압 회로는,

상기 제1 입력 단자에 인가되는 상기 분압 전압을, 상기 기준 전압으로 하는 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항에 있어서,

상기 제1 입력 단자에 접속되는 평활용 컨덴서와,

상기 제2 입력 단자와 통신 가능하게 접속되는 프로세서

를 구비하고 있고,

상기 디지털 속도 명령 신호를, 상기 프로세서에서 상기 모터의 회전 속도를 명령하는 펄스 폭 변조 신호로 하며,

상기 기준 전압 회로는,

상기 프로세서로부터 상기 제2 입력 단자에 입력되는 상기 펄스 폭 변조 신호를 상기 평활용 컨덴서에 의해서 평활화시킨 전압을, 상기 기준 전압으로 하는 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항에 있어서,

상기 모터의 회전 속도를 명령하는 직류 전압이 인가되는 저항 소자 및 서미스터의 직렬 접속체와,

상기 제1 입력 단자에 접속되는 평활용 컨덴서와,

상기 제2 입력 단자와 통신 가능하게 접속되는 프로세서

를 구비하고 있고,

상기 아날로그 속도 명령 신호를, 상기 직렬 접속체에 의해서 상기 직류 전압을 분압시킨 분압 전압으로 하며,

상기 기준 전압 회로는,

상기 프로세서로부터 상기 제2 입력 단자에 입력되는 상기 펄스 폭 변조 신호를 상기 평활용 컨덴서에 의해서 평활화시킨 전압에 대하여, 상기 제1 입력 단자에 인가되는 상기 분압 전압을 중첩시킨 전압을, 상기 기준 전압으로 하는 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 모터 속도 제어 집적 회로는,

상기 모터의 구동 코일을 통전시켜 상기 모터를 구동하는 제1 회로와,

상기 제1 및 상기 제2 입력 단자와, 상기 기준 전압 회로와, 상기 비교 회로와, 상기 제어 신호 생성 회로를 구비하고 있고, 상기 제어 신호 생성 회로에서 생성 출력된 상기 제어 신호에 기초하여, 상기 제1 회로를 통하여 상기 모터의 구동 코일에 흐르는 전류량을 제어함으로써 상기 모터의 회전 속도를 제어하는 제2 회로

를 각각 1 칩에 집적화한 2 칩 구성으로 한 것을 특징으로 하는 모터 속도 제어 집적 회로.
제1항 내지 제5항 중 어느 한 항에 있어서,

상기 모터 속도 제어 집적 회로는,

상기 모터의 구동 코일을 통전시켜 상기 모터를 구동하는 제1 회로와,

상기 제1 및 상기 제2 입력 단자와, 상기 기준 전압 회로와, 상기 비교 회로와, 상기 제어 신호 생성 회로를 구비하고 있고, 상기 제어 신호 생성 회로에서 생성 출력된 상기 제어 신호에 기초하여, 상기 제1 회로를 통하여 상기 모터의 구동 코일에 흐르는 전류량을 제어함으로써 상기 모터의 회전 속도를 제어하는 제2 회로

를 1 칩에 집적화한 것을 특징으로 하는 모터 속도 제어 집적 회로.