[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100717193B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100717193B1
KR100717193B1 KR1020050083234A KR20050083234A KR100717193B1 KR 100717193 B1 KR100717193 B1 KR 100717193B1 KR 1020050083234 A KR1020050083234 A KR 1020050083234A KR 20050083234 A KR20050083234 A KR 20050083234A KR 100717193 B1 KR100717193 B1 KR 100717193B1
Authority
KR
South Korea
Prior art keywords
gate
data
voltage
liquid crystal
switching element
Prior art date
Application number
KR1020050083234A
Other languages
English (en)
Other versions
KR20070028063A (ko
Inventor
최봉필
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020050083234A priority Critical patent/KR100717193B1/ko
Publication of KR20070028063A publication Critical patent/KR20070028063A/ko
Application granted granted Critical
Publication of KR100717193B1 publication Critical patent/KR100717193B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로서, 특히 게이트 라인의 저항과 캐패시턴스 성분에 의한 게이트 신호의 지연 현상을 보상하기 위한 액정 표시 장치에 관한 것이다. 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통하여 데이터 신호를 수신하는 화소를 포함한 액정 표시 장치에 있어서, 상기 데이터 라인을 통하여 상기 데이터 신호를 출력하는 데이터 구동부와, 상기 게이트 라인을 통하여 게이트 펄스 신호를 출력하는 게이트 구동부를 포함하며, 상기 게이트 구동부는 상기 게이트 라인에 순차적으로 인가되는 펄스 신호를 출력하는 시프트 레지스터와, 상기 시프트 레지스터에서 출력된 펄스 신호를 수신하여 상기 펄스 신호가 하이 레벨의 전압으로 상승한 후부터 상기 데이터 신호가 상기 박막 트랜지스터로 인가되기 전까지의 시간 동안에 상기 하이 레벨의 전압을 더 승압시킨 게이트 펄스 신호를 출력하는 출력 버퍼를 구비하는 것을 특징으로 한다.

Description

액정 표시 장치{Liquid Crystal Display}
도 1은 종래의 액정 표시 장치의 게이트 신호에 의한 데이터 신호의 변화를 설명하기 위한 파형도.
도 2는 본 발명에 따른 액정 표시 장치의 블록도.
도 3은 본 발명에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 4는 본 발명에 따른 게이트 구동부의 블록도.
도 5는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 회로도.
도 6a는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 동작 파형도.
도 6b 및 6c는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 스위칭 소자의 동작을 설명하기 위한 회로도.
도 7은 본 발명에 따른 액정 표시 장치의 게이트 신호에 의한 데이터 신호의 변화를 설명하기 위한 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
120 : 게이트 구동부 320 : 출력 버퍼
본 발명은 액정 표시 장치에 관한 것으로서, 특히 게이트 라인의 저항과 캐패시턴스 성분에 의한 게이트 신호의 지연 현상을 보상하기 위한 액정 표시 장치에 관한 것이다.
일반적으로, 액정 표시 장치(Liquid Crystal Display, LCD)는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는다.
이러한 종래의 액정 표시 장치는 화상을 디스플레이하는 액정 패널, 액정 패널을 구동하는 데이터 및 게이트 구동부, 데이터 신호 및 액정 패널의 디스플레이를 제어하는 타이밍 신호를 데이터 및 게이트 구동부로 제공하는 신호 제어부, 및 액정 패널에 소정의 광을 인가하는 백라이트를 포함한다.
데이터 구동부는 다수의 데이터 드라이브 회로로 구성된다. 여기서, 데이터 드라이브 회로는 D/A 컨버터와 버퍼를 포함하며, m(여기서 m은 2 이상인 자연수)개의 데이터 라인을 통하여 외부로부터 인가되는 화상 신호를 액정 패널로 전달한다. 이때, 화상 신호는 외부로부터 디지털 신호로 인가되며, 데이터 드라이브 회로의 D/A 컨버터를 통해 아날로그 신호로 변환된 후, 버퍼에서 증폭되어 액정 패널의 데이터 라인에 인가된다.
게이트 구동부는 다수의 게이트 드라이브 회로로 구성된다. 여기서, 게이트 드라이브 회로는 시프트 레지스트와 버퍼를 포함하며, 게이트 라인을 통하여 액정 패널에 구비된 박막 트랜지스터를 제어하는 게이트 펄스 신호를 액정 패널로 전달 한다. 이때, 게이트 드라이브 회로는 n(여기서 n은 2 이상인 자연수)개의 게이트 라인 각각에 연결되며, 시프트 레지스트를 통하여 첫번째 게이트 라인에서 n번째 게이트 라인으로 순차적으로 게이트 펄스 신호를 출력한다.
위와 같은 구성을 갖는 액정 표시 장치는 게이트 라인의 저항 성분과 박막 트랜지스터의 기생 캐패시턴스 성분으로 인하여, 첫번째 데이터 라인과 연결된 화소 전극에 충전된 데이터량보다 m번째 데이터 라인과 연결된 화소 전극에 충전된 데이터량이 감소하는 문제점이 있다. 이를, 도 1을 참조하여 상세히 살펴보기로 한다.
도 1은 종래의 액정 표시 장치의 게이트 신호에 의한 데이터 신호의 변화를 설명하기 위한 파형도이다. 여기서, 실선으로 표시한 파형은 첫번째 데이터 라인과 연결된 화소 전극에 인가되는 게이트 펄스 신호(Vg) 및 데이터 신호(Vdata)를 나타내고, 점선으로 표시한 파형은 m번째 데이터 라인과 연결된 화소 전극에 인가되는 게이트 펄스 신호(Vg) 및 데이터 신호(Vdata)를 나타낸다.
도시한 바와 같이, 종래의 액정 표시 장치는 게이트 펄스 신호가 온 전압(Von)과 오프 전압(Voff)으로 이루어지며, 게이트 출력 인에이블(GOE) 신호에 의해 게이트 펄스 신호(Vg)가 온 전압(Von)이 되어, 데이터 신호(Vdata)가 화소 전극에 충전된다.
그런데, 종래의 액정 표시 장치는 m번째 데이터 라인과 연결된 박막 트랜지 스터에 인가되는 게이트 펄스 신호(Vg)의 온 전압(Von)과 오프 전압(Voff)이, 첫번째 데이터 라인과 연결된 박막 트랜지스터에 인가되는 게이트 펄스 신호(Vg)의 온 전압(Von)과 오프 전압(Voff)보다 지연되어 게이트 라인으로 인가된다. 이는, 하나의 게이트 라인에 다수의 박막 트랜지스터가 직렬로 연결되므로, 게이트 라인의 길이가 길어져 m번째 데이터 라인 쪽으로 갈수록 게이트 라인의 저항 성분이 커지기 때문이다. 또한, 종래의 액정 표시 장치는 다수의 박막 트랜지스터의 게이트 단자와 소오스 단자, 게이트 단자와 드레인 단자, 및 소오스 단자와 드레인 단자 사이의 기생 캐패시턴스 성분으로 인하여, m번째 데이터 라인 쪽으로 갈수록 게이트 펄스 신호(Vg)가 점차 지연되어 박막 트랜지스터로 인가된다.
따라서, 종래의 액정 표시 장치는 게이트 펄스 신호(Vg)의 지연으로 인하여, 첫번째 데이터 라인과 연결된 화소 전극에 충전된 데이터량보다 m번째 데이터 라인과 연결된 화소 전극에 충전된 데이터량이 감소한다.
이에 따라, 종래의 액정 표시 장치는 이러한 데이터 신호(Vdata)의 충전량의 차이에 의해, 깜빡임과 같은 플리커(flicker) 현상 및 액정 표시 장치의 좌우 휘도 차가 생기는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재된 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은 데이터 신호의 충전량의 차이에 의해 발생 되는 깜빡임과 같은 플리커 현상 및 액정 표시 장치의 좌우 휘도 차를 개선한 액정 표시 장치를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위해 본 발명의 일면에 따라, 액정 표시 장치가 제공되며: 이 장치는, 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통하여 데이터 신호를 수신하는 화소를 포함한 액정 표시 장치에 있어서, 상기 데이터 라인을 통하여 상기 데이터 신호를 출력하는 데이터 구동부와, 상기 게이트 라인을 통하여 게이트 펄스 신호를 출력하는 게이트 구동부를 포함하며, 상기 게이트 구동부는 상기 게이트 라인에 순차적으로 인가되는 펄스 신호를 출력하는 시프트 레지스터와, 상기 시프트 레지스터에서 출력된 펄스 신호를 수신하여 상기 펄스 신호가 하이 레벨의 전압으로 상승한 후부터 상기 데이터 신호가 상기 박막 트랜지스터로 인가되기 전까지의 시간 동안에 상기 하이 레벨의 전압을 더 승압시킨 게이트 펄스 신호를 출력하는 출력 버퍼를 구비하는 것을 특징으로 한다.
상기 구성에서, 상기 출력 버퍼는, 입력 노드와 제 1 노드 사이에 연결된 제 1 스위칭 소자; 입력 노드와 제 2 노드 사이에 연결된 제 2 스위칭 소자; 상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 1 캐패시터; 상기 제 2 노드와 접지 전압 사이에 직렬 연결된 제 3 스위칭 소자 및 제 2 캐패시터; 및 상기 제 1 노드에 연결된 정 입력단과, 출력 노드에 연결된 부 입력단을 포함하는 앰프;를 구비하며, 상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 동일한 동작을 하는 것을 특징 으로 한다.
상기 구성에서, 상기 게이트 펄스 신호가 로우 레벨의 전압에서 하이 레벨의 전압으로 상승되기 전까지의 시간 동안에 상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 턴온되고, 상기 제 2 스위칭 소자는 턴오프되는 것을 특징으로 한다.
상기 구성에서, 상기 게이트 펄스 신호가 하이 레벨의 전압으로 상승한 후부터 데이터 신호가 스위칭 소자로 인가되기 전까지의 시간 동안에 상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 턴오프되고, 상기 제 2 스위칭 소자는 턴온되어 상기 하이 레벨의 전압을 더 승압시키는 것을 특징으로 한다.
(실시예)
도 2는 본 발명에 따른 액정 표시 장치의 블록도이고, 도 3은 본 발명에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 상부 패널(210)과 하부 패널(220)로 이루어진 액정 패널 조립체(110), 게이트 구동부(120), 데이터 구동부(130), 및 신호 제어부(140)를 포함한다.
액정 패널 조립체(110)는 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm), 및 다수의 게이트 및 데이터 라인(G1~Gn ,D1~Dm)에 연결되어 있으며 행렬 형태로 배열된 다수의 화소(pixel)를 포함한다.
여기서, 각 화소는 다수의 게이트 및 데이터 라인(G1~Gn ,D1~Dm)에 연결된 박막 트랜지스터(Q)와, 박막 트랜지스터(Q)에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다.
박막 트랜지스터(Q)는 하부 패널(220)에 구비되며, 게이트 단자 및 드레인 단자는 각각 게이트 라인(G1~Gn) 및 데이터 라인(D1~Dm)에 연결되고, 소오스 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결된다.
액정 축전기(CLC)는 하부 패널(220)의 화소 전극(221)과 상부 패널(210)의 공통 전극(211)을 두 단자로 하며, 두 전극(211,221) 사이의 액정층은 유전체로서 역할을 한다. 여기서, 화소 전극(221)은 박막 트랜지스터(Q)에 연결되고, 공통 전극(211)은 상부 패널(210)의 전면에 형성되어 공통 전압(Vcom)을 인가받는다.
유지 축전기(CST)는 하부 패널(220)에 구비된 별개의 신호 라인(도시하지 않음)과 화소 전극(221)이 중첩되어 이루어지며, 별개의 신호 라인에는 공통 전압(Vcom) 등의 정해진 전압이 인가된다.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시해야 하는데, 이는, 화소 전극(221)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(212)를 구비함으로써 가능하다.
게이트 구동부(120)는 액정 패널 조립체(110)의 게이트 라인(G1~Gn)에 연결되어, 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 펄스 신호(Vg)를 게이트 라인(G1~Gn)에 인가한다.
데이터 구동부(130)는 액정 패널 조립체(110)의 데이터 라인(D1~Dm)에 연결되어, 계조 전압 생성부(도시하지 않음)에서 인가된 계조 전압을 데이터 신호(Vdata)로 인가한다.
신호 제어부(140)는 게이트 구동부(120) 및 데이터 구동부(130) 등의 동작을 제어하는 제어 신호를 생성하며, 각 부분에 해당하는 제어 신호를 게이트 구동부(120) 및 데이터 구동부(130)에 제공한다.
이하, 본 발명에 따른 액정 표시 장치의 표시 동작에 대해 상세히 살펴보기로 한다.
신호 제어부(140)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R,G,B)와, RGB 영상 신호(R,G,B)의 표시를 제어하는 입력 제어 신호, 예를 들어, 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭(MCLK), 및 데이터 인에이블 신호(DE) 등을 제공받는다. 이후, 신호 제어부(140)는 입력 제어 신호를 통하여 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고, 영상 신호(R,G,B)를 액정 패널 조립체(110)의 동작 조건에 맞게 처리한다. 그리고 나서, 신호 제어부(140)는 게이트 제어 신호(CONT1)를 게이트 구동부(120)로 내보내고, 데이터 제어 신호(CONT2)와 처리한 영상 신호를 데이터 구동부(130)로 내보낸다.
여기서, 게이트 제어 신호(CONT1)는 게이트 펄스 신호(Vg)의 출력 시작을 지 시하는 수직 동기 시작 신호(STV), 게이트 펄스 신호(Vg)의 출력 시기를 제어하는 게이트 클럭 신호(CPV), 및 게이트 펄스 신호(Vg)의 폭을 한정하는 출력 인에이블 신호(OE)등을 포함한다.
또한, 데이터 제어 신호(CONT2)는 영상 데이터(R',G',B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터 라인(D1~Dm)에 해당 데이터 신호(Vdata)의 인가를 지시하는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 신호(Vdata)의 극성을 반전시키는 반전 신호(RVS) 및 데이터 클럭 신호(HCLK) 등을 포함한다.
데이터 구동부(130)는 신호 제어부(140)에서 인가된 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R',G',B')를 차례로 입력받아 시프트시킨다. 그리고, 데이터 구동부(130)는 계조 전압 생성부에서 인가된 계조 전압 중 각 영상 데이터(R',G',B')에 대응하는 계조 전압을 선택한 후, 영상 데이터(R',G',B')를 해당 데이터 신호(Vdata)로 변환하고, 이를 해당 데이터 라인(D1~Dm)에 인가한다.
게이트 구동부(120)는 신호 제어부(140)에서 인가된 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트 라인(G1~Gn)에 인가하여 이 게이트 라인(G1~Gn)에 연결된 박막 트랜지스터(Q)를 턴온시키면, 데이터 라인(D1~Dm)에 인가된 데이터 신호(Vdata)가 턴온된 박막 트랜지스터(Q)를 통하여 해당 화소에 인가된다.
이후, 화소에 인가된 데이터 신호(Vg)와 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉, 화소 전압으로서 나타난다. 여기서, 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하고, 이에 따라, 액정층을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 패널(210,220)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
그리고 나서, 1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클럭(CPV)의 한 주기]가 지나면 데이터 구동부(130)와 게이트 구동부(120)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트 라인(G1~Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 신호(Vdata)를 인가한다.
그런 다음, 본 발명에 따른 액정 표시 장치는 한 프레임이 끝나면 다음 프레임이 시작되고, 각 화소에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(130)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 본 발명에 따른 액정 표시 장치는 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터 라인을 통하여 흐르는 데이터 신호(Vdata)의 극성이 바뀌거나("컬럼 반전"), 한 화소 행에 인가되는 데이터 신호(Vdata)의 극성도 서로 다를 수 있다("도트 반전").
이하, 도 4 내지 도 7을 참조하여 게이트 구동부 및 이에 구비된 출력 버퍼 의 동작에 대하여 상세히 살펴보기로 한다. 여기서, 도 4 내지 도 7에 도시한 게이트 구동부는 도 1의 게이트 구동부(120)와 동일하다.
도 4는 본 발명에 따른 게이트 구동부의 블록도이다.
도시한 바와 같이, 본 발명에 따른 게이트 구동부는 시프트 레지스터(310)와 출력 버퍼(320)를 구비한다.
시프트 레지스터(310)는 전원 발생기(도시하지 않음)에서 입력되는 전압의 레벨을 변환시켜 게이트 펄스 신호(Vg)로서 출력한다.
출력 버퍼(320)는 상기 게이트 펄스 신호(Vg)의 일정 구간을 승압한 뒤, 게이트 라인(G1~Gn)으로 전달한다.
도 5는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 회로도이다.
도시한 바와 같이, 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼는 세 개의 스위칭 소자(Ctrl1,Ctrl2,Ctrl3), 두 개의 캐패시터(C1,C2), 및 앰프(410)를 구비한다.
스위칭 소자(Ctrl1)는 'A'노드와 'C'노드 사이에 연결되고, 스위칭 소자(Ctrl2)는 'A'노드와 'B'노드 사이에 연결되며, 스위칭 소자(Ctrl3)는 'B'노드와 캐패시터(C2) 사이에 연결된다. 여기서, 'A'노드는 게이트 펄스 신호(Vg)가 인가되는 입력 노드이다.
캐패시터(C1)는 'B'노드와 'C'노드 사이에 연결되고, 캐패시터(C2)는 스위치(Ctrl3)와 접지전압 사이에 연결된다.
앰프(410)의 정 입력단(+)은 노드 'C'와 연결되고, 앰프(410)의 부 입력단(-)은 출력 노드와 연결된다.
이하, 도 6a 내지 도 6c을 참조하여, 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 동작을 상세히 살펴보기로 한다.
도 6a는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 동작 파형도이고, 도 6b 및 6c는 본 발명에 따른 게이트 구동부에 구비된 출력 버퍼의 스위칭 소자의 동작을 설명하기 위한 회로도이다.
도시한 바와 같이, 우선, 도 6a에 표시된 단계 'i'에서는 스위칭 소자(Ctrl1,Ctrl3)가 턴온되어, 도 6b와 같이 노드 'C'와 접지전압 사이에 두 개의 캐패시터(C1,C2)가 직렬로 연결된다. 이때, 게이트 펄스 신호(Vg)는 게이트 오프 전압(Voff)을 유지하다가 게이트 온 전압(Von)으로 레벨이 상승된다. 이에 따라, 직렬로 연결된 두 개의 캐패시터(C1,C2)는 게이트 온 전압(Von)을 수신하여 충전한다.
다음, 도 6a에 표시된 단계 'ii'에서는 스위칭 소자(Ctrl1,Ctrl3)가 턴오프되고, 스위칭 소자(Ctrl2)가 턴온되어, 도 6c와 같이 입력 노드와 앰프(410)의 정 입력단(+) 사이에 하나의 캐패시터(C1)가 연결된다. 이때, 게이트 펄스 신호(Vg)는 게이트 온 전압(Von)을 유지한 상태로 본 발명에 따른 출력 버퍼의 입력 노드로 전달된다. 이에 따라, 게이트 펄스 신호(Vg)는 캐패시터(C1)와 앰프(410)를 통하여 게이트 온 전압(Von)에서 캐패시터(C1)에 충전된 전압이 더해져서, 앰프(410)의 정 입력단(+)으로 전달된다. 다시 말해, 본 발명에 따른 출력 버퍼는 스위칭 소자(Ctrl2)가 턴온될 때, 게이트 온 전압(Von)에서 캐패시터(C1)에 충전된 전압 레벨만큼 승압된 전압(Vemp1)을 출력한다.
다음, 도 6a에 표시된 단계 'iii'에서는 스위칭 소자(Ctrl2)가 턴오프되고, 스위칭 소자(Ctrl1,Ctrl3)가 턴온되어, 다시 도 6b와 같이 노드 'C'와 접지전압 사이에 두 개의 캐패시터(C1,C2)가 직렬로 연결된다. 따라서, 게이트 펄스 신호는 승압된 전압(Vemp1)에서 게이트 온 전압(Von)으로 전압 레벨이 낮아진다.
다음, 도 6a에 표시된 단계 'iv'에서는 스위칭 소자(Ctrl1,Ctrl3)가 턴오프되고, 스위칭 소자(Ctrl2)가 턴온되어, 도 6c와 같이 입력 노드와 앰프(410)의 정 입력단(+) 사이에 하나의 캐패시터(C1)가 연결된다. 이때, 게이트 펄스 신호는 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 천이된 뒤, 본 발명에 따른 출력 버퍼의 입력 노드로 전달된다. 이에 따라, 게이트 펄스 신호는 캐패시터(C1)와 앰프(410)를 통하여, 게이트 오프 전압(Voff)에서 캐패시터(C1)에 충전된 전압이 더해져서, 앰프(410)의 정 입력단(+)으로 전달된다. 다시 말해, 본 발명에 따른 출력 버퍼는 스위칭 소자(Ctrl2)가 턴온될 때, 게이트 오프 전압(Voff)에서 캐패시터(C1)에 충전된 전압 레벨만큼 하강된 전압(Vemp2)을 출력한다.
도 7은 본 발명에 따른 액정 표시 장치의 게이트 신호에 의한 데이터 신호의 변화를 설명하기 위한 파형도이다. 여기서, 실선으로 표시한 파형은 첫번째 데이 터 라인(D1)과 연결된 화소 전극에 인가되는 게이트 펄스 신호(Vg) 및 데이터 신호(Vdata)를 나타내고, 점선으로 표시한 파형은 m번째 데이터 라인(Dm)과 연결된 화소 전극에 인가되는 게이트 펄스 신호(Vg) 및 데이터 신호(Vdata)를 나타낸다.
도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 게이트 펄스 신호(Vg)가 게이트 온 전압(Von)으로 상승한 후, 데이터 신호(Vdata)가 박막 트랜지스터(Q)로 인가되기 전까지의 시간 동안 게이트 온 전압(Von)보다 승압된 전압(Vemp1)으로 게이트 라인(G1~Gn)에 인가된다. 마찬가지로, 본 발명에 따른 액정 표시 장치는 게이트 펄스 신호(Vg)가 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 하강한 후, 데이터 신호(Vdata)가 박막 트랜지스터(Q)로 인가되기 전까지의 시간 동안 게이트 오프 전압(Voff)보다 하강된 전압(Vemp2)으로 게이트 라인(G1~Gn)에 인가된다.
이에 따라, 본 발명에 따른 액정 표시 장치는 m번째 데이터 라인(Dm)과 연결된 박막 트랜지스터(Q)에 인가되는 게이트 신호(Vg)의 온 전압(Von)과 오프 전압(Voff)이, 첫번째 데이터 라인(D1)과 연결된 박막 트랜지스터(Q)에 인가되는 게이트 신호(Vg)의 온 전압(Von)과 오프 전압(Voff)과 레벨 차이가 크게 나지 않는다.
다시 말해, 본 발명에 따른 액정 표시 장치는 승압된 전압(Vemp1) 및 하강된 전압(Vemp2)을 통하여 m번째 데이터 라인(Dm) 쪽으로 갈수록 커지는 게이트 라인(G1~Gn)의 저항 성분과 박막 트랜지스터(Q)의 기생 캐패시턴스 성분을 보상한다.
따라서, 본 발명에 따른 액정 표시 장치는 첫번째 데이터 라인(D1)과 연결된 박막 트랜지스터(Q)에 저장되는 데이터 량과 m번째 데이터 라인(Dm)과 연결된 박막 트랜지스터(Q)에 저장되는 데이터 량의 차이를 줄임으로써, 깜빡임과 같은 플리커 현상 및 액정 표시 장치의 좌우 휘도 차를 줄이는 효과가 있다.
본 발명의 상기한 바와 같은 구성에 따라, 액정 표시 장치에서, 게이트 라인의 저항 및 캐패시턴스 성분에 의한 게이트 펄스 신호의 지연 현상을 보상하여 깜빡임과 같은 플리커 현상 및 액정 표시 장치의 좌우 휘도 차를 줄이는 효과가 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.

Claims (4)

  1. 게이트 라인 및 데이터 라인과 연결되는 박막 트랜지스터와, 상기 박막 트랜지스터를 통하여 데이터 신호를 수신하는 화소를 포함한 액정 표시 장치에 있어서,
    상기 데이터 라인을 통하여 상기 데이터 신호를 출력하는 데이터 구동부와,
    상기 게이트 라인을 통하여 게이트 펄스 신호를 출력하는 게이트 구동부를 포함하며,
    상기 게이트 구동부는 상기 게이트 라인에 순차적으로 인가되는 펄스 신호를 출력하는 시프트 레지스터와, 상기 시프트 레지스터에서 출력된 펄스 신호를 수신하여 상기 펄스 신호가 하이 레벨의 전압으로 상승한 후부터 상기 데이터 신호가 상기 박막 트랜지스터로 인가되기 전까지의 시간 동안에 상기 하이 레벨의 전압을 더 승압시킨 게이트 펄스 신호를 출력하는 출력 버퍼를 구비하는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 출력 버퍼는,
    입력 노드와 제 1 노드 사이에 연결된 제 1 스위칭 소자;
    입력 노드와 제 2 노드 사이에 연결된 제 2 스위칭 소자;
    상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 1 캐패시터;
    상기 제 2 노드와 접지 전압 사이에 직렬 연결된 제 3 스위칭 소자 및 제 2 캐패시터; 및
    상기 제 1 노드에 연결된 정 입력단과, 출력 노드에 연결된 부 입력단을 포함하는 앰프;를 구비하며,
    상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 동일한 동작을 하는 것을 특징으로 하는 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 게이트 펄스 신호가 로우 레벨의 전압에서 하이 레벨의 전압으로 상승되기 전까지의 시간 동안에 상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 턴온되고, 상기 제 2 스위칭 소자는 턴오프되는 것을 특징으로 하는 액정 표시 장치.
  4. 제 2 항에 있어서,
    상기 게이트 펄스 신호가 하이 레벨의 전압으로 상승한 후부터 데이터 신호가 스위칭 소자로 인가되기 전까지의 시간 동안에 상기 제 1 스위칭 소자와 상기 제 3 스위칭 소자는 턴오프되고, 상기 제 2 스위칭 소자는 턴온되어 상기 하이 레벨의 전압을 더 승압시키는 것을 특징으로 하는 액정 표시 장치.
KR1020050083234A 2005-09-07 2005-09-07 액정 표시 장치 KR100717193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050083234A KR100717193B1 (ko) 2005-09-07 2005-09-07 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050083234A KR100717193B1 (ko) 2005-09-07 2005-09-07 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20070028063A KR20070028063A (ko) 2007-03-12
KR100717193B1 true KR100717193B1 (ko) 2007-05-11

Family

ID=38100982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083234A KR100717193B1 (ko) 2005-09-07 2005-09-07 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100717193B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147424B1 (ko) 2010-03-18 2012-05-23 삼성모바일디스플레이주식회사 표시 장치 및 그 구동 방법
KR102049738B1 (ko) * 2013-09-11 2019-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102221788B1 (ko) * 2014-07-14 2021-03-02 삼성전자주식회사 고속으로 동작하는 디스플레이 구동 장치 및 그의 제어 방법
KR102306579B1 (ko) * 2017-03-16 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068181A (ko) * 1997-02-17 1998-10-15 김광호 데이타 신호 지연을 보상하기 위한 게이트 온 전압 발생회로
KR20020056093A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치의 게이트 구동회로
JP2002236280A (ja) * 2001-01-04 2002-08-23 Samsung Electronics Co Ltd ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法
KR20030064999A (ko) * 2002-01-29 2003-08-06 삼성전자주식회사 게이트 라인 신호 지연을 보상하기 위한 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980068181A (ko) * 1997-02-17 1998-10-15 김광호 데이타 신호 지연을 보상하기 위한 게이트 온 전압 발생회로
KR20020056093A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 액정표시장치의 게이트 구동회로
JP2002236280A (ja) * 2001-01-04 2002-08-23 Samsung Electronics Co Ltd ゲート信号遅延補償機能を有する液晶ディスプレイ装置、液晶ディスプレイパネル、ゲート信号遅延補償回路及びその方法
KR20030064999A (ko) * 2002-01-29 2003-08-06 삼성전자주식회사 게이트 라인 신호 지연을 보상하기 위한 액정 표시 장치

Also Published As

Publication number Publication date
KR20070028063A (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
KR101285054B1 (ko) 액정표시장치
KR20060021055A (ko) 액정 표시 장치, 액정 표시 장치용 구동 장치 및 방법
JP2006079092A (ja) 表示装置及びその駆動方法
KR20050062855A (ko) 임펄시브 구동 액정 표시 장치 및 그 구동 방법
KR20070079489A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치
KR100717193B1 (ko) 액정 표시 장치
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR20120050113A (ko) 액정 표시 장치 및 그 구동 방법
KR20080060681A (ko) 액정 표시 장치의 게이트 구동 장치 및 방법
KR20060067291A (ko) 표시 장치
KR20080022932A (ko) 액정 표시 장치의 전원 모듈, 이를 구비하는 액정 표시장치 및 액정 표시 장치의 구동 방법
US20130321367A1 (en) Display device
KR100920350B1 (ko) 액정 표시 장치의 구동 장치 및 그 방법
KR20110075414A (ko) 액정표시장치 및 그 구동방법
JP2011085801A (ja) Ｔｆｔ液晶駆動回路、及びそれを用いたｔｆｔ液晶駆動方法
KR100992129B1 (ko) 액정 표시 장치
KR20060116587A (ko) 액정 표시 장치
KR20020059476A (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
KR100951356B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070001476A (ko) 액정표시장치의 박막트랜지스터 게이트 구동 회로와액정표시장치
KR20070027038A (ko) 표시 장치 및 이의 구동 장치
KR20070068096A (ko) 액정 표시 장치
KR20080054545A (ko) 액정 표시 장치
KR20080022685A (ko) 구동 전압 발생부 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 13