KR20080054545A

KR20080054545A - 액정 표시 장치

Info

Publication number: KR20080054545A
Application number: KR1020060126921A
Authority: KR
Inventors: 박상진; 이주형; 이명우
Original assignee: 삼성전자주식회사
Priority date: 2006-12-13
Filing date: 2006-12-13
Publication date: 2008-06-18

Abstract

본 발명은 액정 표시 장치에 관한 것으로서, 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소, 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호선을 생성하여 복수의 제1 번째 유지 전극선에 인가하는 복수의 제1 신호 생성 회로, 그리고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호선을 생성하여 복수의 제2 번째 유지 전극선에 상기 유지 신호를 인가하는 복수의 제2 신호 생성 회로를 포함한다. 상기 제1 번째 또는 제2 번째 화소행에 형성된 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변하고, 상기 제1 번째 화소행과 상기 제2 번째 화소행에 인가되는 데이터 전압의 극성은 서로 반대이다.

표시장치, LCD, 행반전, 유지축전기, 액정축전기, 유지전압, 유지전극선, 프레임반 전

Description

액정 표시 장치 {LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치에서 한 화소의 등가 회로도이다.

도 3은 본 발명의 한 실시예에 따른 신호 생성 회로의 회로도이다.

도 4는 본 발명의 한 실시예에 따른 신호 생성 회로와 게이트 신호 및 유지 신호의 입출력 관계를 도시한 배치도이다.

도 5a는 홀수 번째 프레임일 경우, 도 3에 도시한 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.

도 5b는 짝수 번째 프레임일 경우, 도 3에 도시한 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.

*도면 부호에 대한 설명*

3: 액정층 100, 200: 기판

230: 색필터 270: 공통전극

300: 액정 표시판 조립체 400: 게이트 구동부

400a, 400b: 게이트 구동 회로 500: 데이터 구동부

600: 신호 제어부 700: 유지 신호 생성부

700a, 700b: 유지 신호 생성 회로 710: 신호 생성 회로

800: 계조 전압 생성부 PX: 화소

G₁-G_2n: 게이트선 D₁-D_m: 데이터선

S₁-S_2n: 유지 전극선 C1, C2: 축전기

Clc :액정 축전기 Cst: 유지 축전기

Q: 스위칭 소자 Tr1-Tr7: 트랜지스터

CONT1: 게이트 제어 신호 CONT2: .데이터 제어 신호

CONT3: 유지 제어 신호 STV1, STV2: 수직동기시작 신호

Von: 게이트 온 전압 Voff; 게이트 오프 전압

OE: .출력 인에이블 신호 LOAD: 로드 신호

HCLK: 데이터 클록 신호 RVS: 반전신호

DAT: 영상 데이터 CK1, CK1B, CK2: 클록 신호

VBE_L, VBE_R: 인에이블 신호 VBD_L, VBD_R: 디스에이블 신호

Vcom: 공통 전압

본 발명은 액정 표시 장치에 관한 것이다.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극 및 공 통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되어 있고 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 표시판의 전면에 걸쳐 형성되어 있으며 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 축전기를 이루며, 액정 축전기는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다.

이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.

하지만, 액정 표시 장치는 액정층에 한 방향의 전계가 오랫동안 인가되면 액정이 열화되어 화질이 떨어진다.

또한 액정 분자의 응답 속도가 느리기 때문에 액정 축전기에 충전되는 전압(이하 "화소 전압"이라 함)이 목표 전압, 즉 원하는 휘도를 얻을 수 있는 전압까지 도달하는 데는 어느 정도의 시간이 소요되며, 이 시간은 액정 축전기에 이전에 충전되어 있던 전압과의 차에 따라 달라진다. 따라서 예를 들어 목표 전압과 이전 전압의 차가 큰 경우 처음부터 목표 전압만을 인가하면 스위칭 소자가 턴온되어 있는 시간 동안 목표 전압에 도달하지 못할 수 있다. 따라서 필요한 시점에 원하는 화소 전압을 얻지 못한다.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 화질을향상시키는 것이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선, 데이터 전압을 전달하는 복수의 데이터선, 유지 신호를 전달하는 복수의 유지 전극선, 상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소, 액정 표시판 조립체의 제1 방향에 배치되어 있고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하여 복수의 제1 번째 유지 전극선에 인가하는 복수의 제1 신호 생성 회로, 그리고 상기 제1 방향에 대향하는 제2 방향에 배치되어 있고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하여 복수의 제2 번째 유지 전극선에 상기 유지 신호를 인가하는 복수의 제2 신호 생성 회로를 포함하고, 상기 제1 번째 또는 제2 번째 화소행에 형성된 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변하고, 상기 제1 번째 화소행과 상기 제2 번째 화소행에 인가되는 데이터 전압의 극성은 서로 반대이다.

상기 충전된 데이터 전압이 부극성인 경우 상기 유지 신호는 고레벨에서 저 레벨로 변화하거나, 상기 충전된 데이터 전압이 정극성인 경우 상기 유지 신호는 저레벨에서 고레벨로 변화하는 것이 좋다.

동일한 화소행에 인가되는 데이터 전압의 극성은 프레임마다 반전될수 있다.

인접한 두 프레임에서, 상기 유지 신호의 전압 레벨이 변하는 화소행는 서로 상이한 것이 바람직하다.

상기 공통 전압은 일정한 값을 가지는 것이 좋다.

상기 액정 표시 장치는 상기 제1 방향에 배치되어 있고 복수의 제1 번째 게이트선에 상기 게이트 신호를 인가하는 제1 게이트 구동부 및 상기 제2 방향에 배치되어 있고, 복수의 제2 번째 게이트선에 상기 게이트 신호를 인가하는 제2 게이트 구동부를 더 포함할 수 있고, 상기 제1 신호 생성 회로는 상기 제1 게이트 구동부로부터 게이트 신호를 인가받고, 상기 제2 신호 생성 회로는 상기 제2 게이트 구동부로부터 게이트 신호를 인가 받을 수 있다.

상기 제1 및 제2 신호 생성 회로 각각은, 제1 및 제2 제어 신호와 제1 및 제2 게이트 신호가 입력되는 신호 입력부, 제1 클록 신호가 인가되고, 상기 신호 입력부로부터의 구동 제어 신호에 따라 동작하여 상기 제1 제어 신호를 유지 신호로서 출력하는 유지 신호 인가부, 제2 및 제3 클록 신호가 인가되고, 상기 구동 제어 신호에 따라 동작하는 제어부, 그리고 상기 제어부의 동작에 따라 상기 유지 신호 인가부에서 출력되는 상기 유지 신호를 소정 시간 유지하는 신호 유지부를 포함할 수 있다.

상기 제1 신호 생성 회로에 인가되는 제1 및 제2 제어 신호와 상기 제2 신호 생성 회로에 인가되는 제1 및 제2 제어 신호의 파형은 서로 반대인 것이 바람직하다.

상기 제1 및 제2 제어 신호의 파형은 서로 반대인 것이 좋다.

상기 제1 및 제2 제어 신호의 파형은 프레임마다 반전될 수 있다.

상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 약 2H일 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 발명의 한 실시예에 따른 액정 표시 장치에서 한 화소의 등가 회로도이다.

도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시 판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(gate driver)(400), 데이터 구동부(data driver)(500), 계조 전압 생성부(gray voltage generator)(800), 유지 신호 생성부(storage signal generator)(700) 및 신호 제어부(signal controller)(600)를 포함한다.

도 1을 참고하면, 액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(signal line)(G₁-G_2n, D₁-D_m, S₁-S_2n)과 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G₁-G_2n, D₁-D_m, S₁-S_2n)은 하부 표시판(100)에 구비되어 있으며, 복수의 게이트선(G₁-G_2n,), 복수의 데이터선(D₁-D_m) 및 복수의 유지 전극선(storage electrode line)(S₁-S_2n)을 포함한다.

게이트선(G₁-G_2n)은 게이트 신호("주사 신호"라고도 함)를 전달하고, 유지 전극선(S₁-S_2n)은 게이트선(G₁-G_2n)과 교대로 배치되어 있으며 유지 신호(storage signal)를 전달하며, 데이터선(D₁-D_m)은 데이터 전압을 전달한다.

게이트선(G₁-G_2n)과 유지 전극선(S₁-S_2n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

도 1에 도시한 것처럼, 화소(PX)는 게이트선(G₁-G_2n), 데이터선(D₁-D_m) 및 유 지 전극선(S₁-S_2n)과 연결되어 있으며, 행렬의 형태로 배열되어 있다.

각 화소(PX), 예를 들면 i 번째(i=1, 2, ..., 2n) 일반 게이트선(G_j)과 j 번째(j=1, 2, ..., m) 데이터선(D_j)에 연결된 화소(PX)는, 도 2에 도시한 바와 같이, 신호선(G_i, D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc), 그리고 스위칭 소자(Q)와 i 번째 유지 전극선(S_i)에 연결된 유지 축전기(storage capacitor)(Cst)를 포함한다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며, 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 공통 전압(Vcom)은 일정 크기를 갖는 직류(DC) 전압이다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 화소 전 극(191)과 유지 전극선(S_i)이 절연체를 사이에 두고 중첩하여 이루어진다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.

액정 표시판 조립체(300)에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 전체 계조 전압 또는 한정된 수효의 계조 전압(앞으로 "기준 계조 전압"이라 한다)을 생성한다. (기준) 계조 전압은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함할 수 있다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 양 측면, 예를 들면, 오른쪽과 왼쪽 끝에 배치되어 있는 제1 및 제2 게이트 구동 회로(400a, 400b)를 포함한다.

제1 게이트 구동 회로(400a)는 홀수 번째 일반 게이트선(G₁, G₃,, G_2n-1)과 한 쪽 끝에서 연결되어 있으며, 제2 게이트 구동 회로(400b)는 짝수 번째 게이트선(G₂, G₄,,G_2n)과 한쪽 끝에서 연결되어 있다. 그러나 이에 한정되는 것은 아니며 반대로 홀수 번째 게이트선(G₁, G₃,,G_2n-1) 이 제2 게이트 구동 회로(400b)에 연결되어 있고 짝수 번째 게이트선(G₂, G₄,, G_2n)은 제1 게이트 구동 회로(400a)에 연결되어 있을 수 있다.

제1 및 제2 게이트 구동 회로(400a, 400b)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 연결된 게이트선(G₁-G_2n)에 인가한다

게이트 구동부(400)는 신호선(G₁-G_2n, D₁-D_m, S₁-S_2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적된다. 그러나 게이트 구동부(400)는 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.

유지 신호 생성부(700)는 액정 표시판 조립체(300)의 양 측면, 예를 들면, 제1 및 제2 게이트 구동 회로(400a, 400b)와 각각 인접하게 배치되어 인접한 제1 및 제2 게이트 구동 회로(400a, 400b)로부터의 게이트 신호를 인가받는 제1 및 제2 유지 신호 생성 회로(700a, 700b)를 구비한다.

즉, 제1 유지 신호 생성 회로(700a)는 액정 표시판 조립체(300)의 왼쪽에 배치되어 짝수 번째 유지 전극선(S₂, S₄,, S_2n) 및 홀수 번째 게이트선(G₁, G₃,, G_2n-1)에 연결되어 있으며, 짝수 번째 유지 전극선(S₂, S₄,, S_2n)에 고레벨 전압과 저레벨 전압으로 이루어진 해당 상태의 유지 신호를 인가한다. 반면에, 제2 유지 신호 생성 회로(700b)는 액정 표시판 조립체(300)의 오른쪽에 배치되어 홀수 번째 유지 전극선(S₁, S₃,,S_2n-1) 및 짝수 번째 게이트선(G₂, G₄,, G_2n) 에 연결되어 있으며, 홀수 번째 유지 전극선(S₁, S₃ , S_2n-1)에 해당 상태의 유지 신호를 인가한다. 하지만, 제1 및 제2 유지 신호 생성 회로(700a, 700b)의 배치 위치와 게이트선(G₁-G_2n) 및 유지 신호선(S₁-S_2n)과의 연결 관계는 이에 한정되지 않는다.

유지 신호 생성부(700)는 신호선(G₁-G_2n, D₁-D_m, S₁-S_2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적된다. 그러나 유지 신호 생성부(700)는 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)과 연결되 어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 계조 전압을 모두 제공하는 것이 아니라 한정된 수효의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 원하는 데이터 전압을 생성한다

신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 유지 신호 생성부(700) 등을 제어한다.

이러한 구동 장치(500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(500, 600, 800)가 신호선(G₁-G_2n, D₁-D_m, S₁-S_2n) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 유지 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보내며, 유지 제어 신호(CONT3)를 유지 신호 생성부(700)에 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV1, STV2)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 이때, 주사 시작 신호(STV1)는 제1 게이트 구동 회로(400a)에 인가되고, 주사 시작 신호(STV2)는 제2 게이트 구동 회로(400b)에 인가될 수 있다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 아날로그 데 이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행, 예를 들면 i 번째 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 일반 게이트선(G₁-G_2n) 중 하나, 예를 들면 i 번째 게이트선(G_i)에 인가되는 게이트 신호를 게이트 온 전압(Von)으로 바꾸어, 이 게이트선(G_i)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 i 번째 행의 화소(PX)에 인가되고 이에 따라 화소(PX) 내의 액정 축전기(Clc)와 유지 축전기(Cst)가 충전된다.

액정 축전기(Clc)의 충전 전압, 즉 화소 전압은 화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이와 거의 같다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]가 지나서, 데이터 구동부(500)가 (i+1) 번째 행의 화소(PX)에 대한 데이터 전압을 데이터선(D₁-D_m)에 인가하면, 게이트 구동부(400)는 i 번째 게이트선(G_i)에 인가되는 게이트 신호를 게이트 오프 전압(Voff)으로 바꾸고 그 다음 게이트선(G_i+1)에 인가되는 게이트 신호를 게이트 온 전압(Von)으로 바꾼다.

그러면 i 번째 화소 행의 스위칭 소자(Q)가 턴 오프되고 이에 따라 화소 전극(191)이 고립 상태(floating)가 된다.

유지 신호 생성부(700)는 신호 제어부(600)로부터의 유지 제어 신호(CONT3)와 게이트선(G₁-G_2n)에 인가되는 게이트 신호의 전압 상승에 따라 일부 유지 전극선(S₁-S_2n)에 인가되는 유지 신호의 전압 레벨을 바꾼다. 그러면, 유지 신호의 전압 레벨이 바뀐 화소 행의 유지 축전기(Cst)의 한 쪽 단자인 화소 전극(191)이 다른 쪽 단자인 해당 유지 전극선(S₁-S_2n)의 전압 변화에 따라 그 전압을 바꾼다.

이러한 과정을 모든 화소행에 대하여 되풀이함으로써 액정 표시 장치는 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인 가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 또한, 한 행의 화소(PX)에 인가되는 데이터 전압의 극성은 모두 동일하며, 인접한 두 행의 화소(PX)에 인가되는 데이터 전압의 극성은 반대이다("행 반전").

이와 같이 본 실시예에 따른 액정 표시 장치가 프레임 반전 및 행 반전을 수행하므로, 어느 한 행의 화소(PX)에 인가되는 데이터 전압은 모두 정극성이거나 부극성이며, 프레임 단위로 극성이 바뀐다. 이때 유지 신호 생성부(700)는 화소 전극(191)에 부극성의 데이터 전압이 충전된 홀수 번 째 또는 짝수 번째 화소행에 인가되는 유지 신호를 고레벨 전압에서 저레벨 전압으로 변화시킨다. 그러므로 화소 전극(191)의 전압은 더 내려가, 화소 전극(191)의 전압 범위는 데이터 전압의 기초인 계조 전압의 범위보다 넓으며, 이에 따라 낮은 기본 전압으로도 넓은 범위의 휘도를 구현할 수 있다. 이와는 달리, 유지 신호 생성부(700)는 화소 전극(191)에 정극성의 데이터 전압이 충전된 홀수 번 째 또는 짝수 번째 화소행에 인가되는 유지 신호를 저레벨 전압에서 고레벨 전압으로 변화시킬 수 있다. 이 경우, 화소 전극(191)의 전압은 더 올려간다.

한편, 제1 및 제2 유지 신호 생성 회로(700a, 700b)는 각각 유지 전극선(S₁-S_2n)에 각각 연결된 복수의 신호 생성 회로(signal generating circuit)(710)를 포함할 수 있으며, 이러한 신호 생성 회로(710)의 한 예에 대하여 도 3 내지 도 5b를 참고로 하여 상세하게 설명한다.

도 3은 본 발명의 한 실시예에 따른 신호 생성 회로의 회로도이고, 도 4는 본 발명의 한 실시예에 따른 신호 생성 회로와 게이트 신호 및 유지 신호의 입출력 관계를 도시한 배치도이다. 또한 도 5a는 홀수 번째 프레임일 경우, 도 3에 도시한 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이고, 도 5b는 짝수 번째 프레임일 경우, 도 3에 도시한 신호 생성 회로를 포함하는 액정 표시 장치에 사용되는 신호의 타이밍도이다.

도 3에 도시한 바와 같이, 신호 생성 회로(710)는 두 개의 입력단(IP11, IP12), 인에이블 단자(IP13), 디스에이블 단자(IP14), 및 하나의 출력단(OP)을 가진다.

액정 표시판 조립체(300)의 일측, 예를 들어 왼쪽에 배치되어 있고 i 번째 유지 신호선(S_i)에 연결된 제1 유지 신호 생성 회로(700a)의 i 번째 신호 생성 회로인 경우, 제1 입력단(IP11)은 (i+1) 번째 게이트선(G_i+1)과 연결되어 (i+1)번째 게이트 신호(g_i+1)를 입력 신호로서 받으며, 제2 입력단(IP12)는 (i-1) 번째 게이트선(G_i-1)과 연결되어 (i-1) 번째 게이트 신호(g_i-1)를 입력 신호로서 받으며, 출력단(OP)은 i 번째 유지 전극선(S_i)과 연결되어 i 번째 유지 신호(Vs_i)를 출력한다. 이미 설명한 것처럼, 이들 게이트 신호(g_i-1, g_i+1)는 모두 제1 유지 신호 생성 회로(700a)와 동일한 방향에 배치된 게이트 구동 회로, 예를 들면 제1 게이트 구동 회로(400a)로부터 출력된다. 이와 마찬가지로, 액정 표시판 조립체(300)의 다른 쪽, 예를 들어 오른쪽에 배치되어 있고 (i+1)번째 유지 신호선(S_i+1)에 연결된 제2 유지 신호 생성 회로(700b)의 (i+1) 번째 신호 생성 회로인 경우, 제1 입력단(IP11)은 (i+2) 번째 게이트선(G_i+2)과 연결되어 (i+2)번째 게이트 신호(g_i+2)를 입력 신호로서 받으며, 제2 입력단(IP12)는 i 번째 게이트선(G_i)과 연결되어 i 번째 게이트 신호(g_i)를 입력 신호로서 받으며, 출력단(OP)은 (i+1) 번째 유지 전극선(S_i+1)과 연결되어 (i+1) 번째 유지 신호(Vs_i+1)를 출력한다. 이들 게이트 신호(g_i, g_i+2) 역시 모두 제2 유지 신호 생성 회로(700b)와 동일한 방향에 배치된 게이트 구동 회로, 예를 들어 제2 게이트 구동 회로(400b)로부터 출력된다.

신호 생성 회로(710)는 신호 제어부(600)로부터 유지 제어 신호(CONT3)의 일종이고 고레벨 전압(Vh1, Vh2, Vh3)과 저레벨 전압(Vl1, Vll2, Vl3)을 갖는 제1 내지 제3 클록 신호(CK1, CK1B, CK2), 인에이블 신호 (VBE_L 또는 VBE_R), 및 디스에이블 신호(VBD_L 또는 VBD_R)를 입력 받고, 신호 제어부(600) 또는 외부에서 고전압(AVDD)과 저전압(AVSS)을 받는다. 이때, 인에이블 및 디스에이블 신호(VBE_L 또는 VBE_R,, 및 VBD_L 또는 VBD_R) 중 신호(VBE_L 및 VBD_L)는 액정 표시판 조립체(300)의 왼쪽에 배치된 제1 유지 신호 생성 회로(700a)의 신호 생성 회로의 인이에블 및 디스에이블 단자(IP13, IP14)를 통해 각각 입력 받고, 나머지 신호(VBE_R 및 VBD_R)는 액정 표시판 조립체(300)의 오른쪽에 배치된 제2 유지 신호 생성 회로(700b)의 신호 생성 회로의 인에이블 및 디스에이블 단자 (IP13, IP14)를 통해 각각 입력 받는다.

도 5a 및 도 5b에 도시한 것처럼, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 펄스폭은 약 1H이고 듀티비는 약 50%일 수 있다. 제1 클록 신호(CK1)와 제2 클록 신호(CK1B)는 약 180˚의 위상차를 가지는 서로 반전된 신호이며, 제2 클록 신호(CK1B)와 제3 클록 신호(CK2)의 위상은 서로 동일하다. 또한 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 파형은 프레임 단위로 반전된다.

제1 및 제2 클록 신호(CK1, CK1B)의 고레벨 전압(Vh1)은 약 15V이고 저레벨 전압(Vl1)은 약 0V일 수 있으며, 제3 클록 신호(CK2)의 고레벨 전압(Vh2)은 약 5V이고 저레벨 전압(Vl2)은 약 0V일 수 있다. 고전압(AVDD)은 제3 클록 신호(CK2)의 고레벨 전압(Vh2)과 동일하게 약 5V이고 저전압(AVSS)은 제3 클록 신호(CK2)의 저레벨 전압(Vl2)과 동일하게 약 0V일 수 있다.

인에이블 및 디스에이블 신호(VBE_L 또는 VBE_R, 및 VBD_L 또는 VBD_R)는 서로 반전 관계를 갖고, 이들 신호 상태는 각각 프레임 단위로 반전된다. 본 실시예에서, 홀수 프레임일 경우, 인에이블 신호((VBE_L)는 저레벨 전압(Vl3)을 유지하고 디스에이블 신호((VBD_L)는 고레벨 전압(Vh3)을 유지하고, 인에이블 신호(VBE_R)는 고레벨 전압(Vh3)을 유지하고 디스에이블 신호(VBD_R)는 저레벨 전압(Vl3)을 유지하며, 짝수 프레임일 경우에는 이와 반대이다. 하지만, 이러한 인에이블 및 디스에이블 신호(VBE_L 또는 VBE_R, 및 VBD_L 또는 VBD_R)의 전압 레벨과 프레임간의 관계는 이에 한정되지 않고 화소행의 극성 상태 등에 따라 변경 가능하다.

신호 생성 회로(710)는 제어 단자, 입력 단자 및 출력 단자를 각각 가지는 일곱 개의 트랜지스터(Tr1-Tr7)와 두 개의 축전기(C1, C2)를 포함한다.

트랜지스터(Tr1)의 제어 단자는 서로 연결되어 있는 트랜지스터(Tr7, Tr8)의 출력 단자와 연결되어 있고, 입력 단자는 제3 클록 신호(CK2)와 연결되어 있으며, 출력 단자는 출력단(OP)과 연결되어 있다.

트랜지스터(Tr2/Tr3)의 제어 단자는 서로 연결되어 있는 트랜지스터(Tr7, Tr8)의 출력 단자와 연결되어 있고, 입력 단자는 제1/제2 클록 신호(CK1/CK1B)와 연결되어 있다.

트랜지스터(Tr4/Tr5)의 제어 단자는 트랜지스터(Tr2/Tr3)의 출력 단자와 연결되어 있고, 입력 단자는 저전압(AVSS)/고전압(AVDD)에 연결되어 있으며, 출력 단자는 출력단(OP)과 연결되어 있다.

트랜지스터(Tr6/'Tr7)의 제어 단자는 인에이블/디스에이블 단자 (IP13/IP14)과 연결되어 있고, 입력 단자는 입력단(IP11IP12)에 연결되어 있다.

축전기(C1/C2)는 트랜지스터(Tr4/Tr5)의 제어 단자와 저전압(AVSS)/고전압(AVDD) 사이에 연결되어 있다.

트랜지스터(Tr1-Tr7)는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon) 박막 트랜지스터로 이루어질 수 있다.

인에이블 및 디스에이블 신호(VBE_L 또는 VBE_R, 및 VBD_L 또는 VBD_R)의 고레벨 전압(Vh3)은 트랜지스터(Tr6, Tr7)를 턴온시킬 수 있는 정도의 전압이고, 저레벨 전압(Vl3)은 트랜지스터(Tr6, Tr7)를 턴오프 시킬 수 있는 전압이면 좋다.

이미 설명한 것처럼, 제1 및 제2 유지 신호 생성 회로(700a, 700b)의 각 신호 생성 회로(710)는 각각 동일한 방향에 배치된 제1 또는 제2 게이트 구동 회 로(400a, 400b)로부터 해당 신호 생성 회로(710)를 중심으로 아래 위에 인접하게 배치된 게이트선의 게이트 신호를 인가 받는다. 이러한 제1 및 제2 유지 신호 생성 회로(700a, 700b)의 각 신호 생성 회로(710)와 게이트 신호의 연결 관계의 한 예를 도 4에 도시하였다.

도 4에 도시한 바와 같이, 제1 유지 신호 생성 회로(700a)의 신호 생성 회로(710)중 마지막 유지 전극선(S_2n)에 연결된 마지막 신호 생성 회로와 제2 유지 신호 생성 회로(700b)의 신호 생성 회로(710)중 첫 번째 유지 전극선(S₁)에 연결된 첫 번째 신호 생성 회로의 제1 입력단(IP11)는 각각 게이트 신호 이외의 다른 신호, 예를 들어 제1 및 제2 게이트 구동 회로(400a, 400b)에 인가되는 수직 동기 시작 신호(STV1, STV2)에 기초한 제어 신호(STVL, STVR)를 인가 받을 수 있지만, 이에 한정되지 않는다.

이러한 신호 생성 회로의 동작에 대하여 상세하게 설명한다.

도 5a 및 도 5b에 도시한 것처럼, 인접한 두 게이트선에 인가되는 게이트 온 전압(Von)의 인가 시간이 일부 중첩되어 있고, 이때, 게이트 온 전압(Von)의 중첩 시간은 약 1H일 수 있다. 이로 인해, 모든 행의 화소(PX)는 바로 이전 행의 화소(PX)에 인가되는 데이터 전압으로 약 1H동안 충전되지만, 나머지 약 1H 동안에는 자신의 데이터 전압으로 충전이 이루어져 정상적으로 영상의 표시 동작이 이루어진다.

먼저, 홀수 번째 프레임일 경우, 도 5a를 참고로 하여 신호 생성 회로의 동 작을 설명한다. 본 실시예에서, 홀수 번째 프레임일 때, 홀수 번째 화소행에는 부극성의 데이터 전압이 인가되고, 짝수 번째 화소행에는 정극성의 데이터 전압이 인가된다.

도 5a에 도시한 것처럼, 홀수 프레임일 경우, 인에이블 신호(VBE_L)와 디스에이블 신호(VBD_R)는 저레벨 전압(Vl3)을 갖고, 인에이블 신호(VBE_R)와 디스에이블 신호(VBD_L)는 고레벨 전압(Vh3)을 갖는다.

이로 인해, 액정 표시판 조립체(300)의 왼쪽에 배치된 제1 유지 신호 생성 회로(700a)의 신호 생성 회로(710)의 트랜지스터(Tr6)는 턴오프되고, 트랜지스터(Tr7)는 턴온되며, 액정 표시판 조립체(300)의 오른쪽에 배치된 제2 유지 신호 생성 회로(700b)의 신호 생성 회로(710)의 트랜지스터(Tr6)는 턴온되고, 트랜지스터(Tr7)는 턴오프된다.

따라서, 홀수 번째 프레임일 경우, 현재 화소행, 예를 들어 i 번째 화소행에 게이트 신호(g_i)가 인가된 후, 다음 번인 (i+1) 번째 화소행에 게이트 신호(g_i+1)가 입력단(IP11)으로 인가될 때, 신호 생성 회로가 동작하므로, 액정 표시판 조립체(300)의 왼쪽에 배치된 제1 유지 신호 생성 회로(700a)는 디스에이블(disable) 상태이고, 액정 표시판 조립체(300)의 오른쪽에 배치된 제2 유지 신호 생성 회로(700b)는 인에이블(enable) 상태가 되어, 제2 유지 신호 생성 회로(700b)에 연결된 홀수 번째 유지 신호선(S₁, S₃, S₅,), 즉 부극성의 데이터 전압이 인가된 화소행에 유지 신호는 고레벨 전압에서 저레벨 전압으로 바뀐다.

이러한 신호 생성 회로의 동작에 대하여 좀더 상세하게 설명한다.

홀 수번째 화소행, 예를 들어 i 번째 화소행에 연결된 신호 생성 회로일 경우, 입력 신호, 즉 (i+1) 번째 게이트선(G_i+1)에 인가되는 게이트 신호(g_i+1)가 게이트 온 전압(Von)이 되면, 제1 내지 제3 트랜지스터(Tr1-Tr3)가 턴온된다. 턴온된 트랜지스터(Tr1)는 제3 클록 신호(CK2)를 출력단(OP)에 전달하여, 제3 클록 신호(CK2)의 고레벨 전압(Vh2)에 의해 유지 신호(Vs_i)의 전압 레벨은 고레벨 전압(V+)이 된다. 한편 턴온된 트랜지스터(Tr2)는 제1 클록 신호(CK1)를 트랜지스터(Tr4)의 제어 단자에 전달하고, 턴온된 트랜지스터(Tr3)는 제2 클록 신호(CK1B)를 트랜지스터(Tr5)의 제어 단자에 전달한다.

제1 클록 신호(CK1)와 제2 클록 신호(CK1B)는 서로 반전된 신호이므로 트랜지스터(Tr4)와 트랜지스터(Tr5)는 서로 반대로 동작한다. 즉, 트랜지스터(Tr4)가 턴 온되면 트랜지스터(Tr5)가 턴 오프되고, 반대로 트랜지스터(Tr4)가 턴 오프되면 트랜지스터(Tr5)가 턴 온된다. 트랜지스터(Tr4)가 턴 온되고 트랜지스터(Tr5)가 턴 오프되면 저전압(AVSS)이 출력단(OP)에 전달되고, 트랜지스터(Tr4)가 턴 오프되고 트랜지스터(Tr5)가 턴 온되면 고전압(AVDD)이 출력단(OP)에 전달된다.

게이트 신호(g_i+1)의 게이트 온 전압(Von) 상태는 예를 들면 2H 동안 유지되며, 전반 1H 동안을 전반 구간(T1), 후반 1H 동안을 후반 구간(T2)라 하자.

전반 구간(T1) 동안 제1 클록 신호(CK1)는 저레벨 전압(Vl1)이고, 제2 및 제3 클록 신호(CK1B, CK2)는 고레벨 전압(Vh1, Vh2)이므로, 트랜지스터(Tr1)가 전달 하는 제3 클록 신호(CK2)의 고레벨 전압(Vh2)이 걸려 있는 출력단(OP)에는 트랜지스터(Tr5)가 전달하는 고전압(AVDD)이 걸린다. 따라서 유지 신호(Vs_i)는 고레벨 전압(Vh2) 및 고전압(AVDD)과 같은 크기의 고레벨 전압(V+)이 된다. 한편, 전반 구간(T1) 동안, 축전기(C2)에는 제2 클록 신호(CK1B)의 고레벨 전압(Vh1)과 고전압(AVDD)의 차이만큼의 전압이 충전되고, 축전기(C1)에는 제1 클록 신호(CK1)의 저레벨 전압(Vl1)과 저전압(AVSS)의 차이만큼의 전압이 충전된다.

후반 구간(T2) 동안 제1 클록 신호(CK1)는 고레벨 전압(Vh1)이고 제2 및 제3 클록 신호(CK1B, CK2)는 저레벨 전압(Vl1, Vl2)이므로, 전반 구간(T1)과는 반대로 트랜지스터(Tr4)는 턴온되고 트랜지스터(Tr5)는 턴오프된다.

이로 인해, 출력단(OP)에는 턴온된 트랜지스터(Tr1)를 통해 전달되는 제3 클록 신호(CK2)의 저레벨 전압(Vl2)이 걸리게 되어, 유지 신호(Vs_i)는 고레벨 전압(V+)에서 저레벨 전압(Vl2)과 동일한 레벨의 저레벨 전압(V-)으로 바뀌게 된다. 또한, 출력단(OP)에는 턴온된 트랜지스터(Tr4)를 통해 저레벨 전압(V-)과 동일한 레벨의 저전압(AVSS)이 인가된다.

한편, 축전기(C2)의 충전 전압은 제2 클록 신호(CK1B)의 저레벨 전압(Vl1)과 고전압(AVDD)이 같아질 때까지 방전한다. 전반 1H 동안 제1 클록 신호(CK1)의 전압 레벨과 저전압(AVSS)의 전압 레벨이 동일하므로, 축전기(C1)는 충전 전압은 0이다. 하지만, 후반 1H 동안 제1 클록 신호(CK1)는 고레벨 전압(Vh1)을 가지므로 고레벨 전압(Vh1)과 저전압(AVSS)의 차이만큼의 전압이 충전된다.

후반 구간(T2)이 끝나서 게이트 신호(g_i+1)가 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바뀌면, 트랜지스터(Tr1-Tr3)는 턴 오프 상태로 바뀐다. 그러므로 트랜지스터(Tr1)의 출력 단자가 고립 상태가 되어 트랜지스터(Tr1)와 출력단(OP)의 전기적인 연결이 고립 상태가 되고, 또한 트랜지스터(Tr2, Tr3)의 출력 단자가 고립 상태가 되고, 이에 따라 트랜지스터(Tr4, Tr5)의 제어 단자 또한 고립 상태가 된다.

축전기(C2)에는 전압이 충전되어 있지 않으므로 트랜지스터(Tr5)는 턴 오프 상태를 유지한다. 하지만, 축전기(C1)에는 제1 클록 신호(CK1)의 고레벨 전압(Vh1)과 저전압(AVSS)의 차이에 의해 전압이 충전되어 있으므로 그 전압이 트랜지스터(Tr4)의 문턱 전압 이상인 경우 트랜지스터(Tr4)는 턴온 상태를 유지한다. 따라서 출력단(OP)에는 저전압(AVSS)이 전달되고 유지 신호(Vs_i)로서 출력된다. 그러므로 유지 신호(Vs_i)는 저레벨 전압(V-) 을 유지한다.

다음, 짝수 번째 화소행에 연결된 (i+1) 번째 신호 생성 회로의 동작에 대하여 설명한다.

이미 설명한 것처럼, 짝수 번째 화소행에 연결된 신호 생성 회로는 트랜지스터(Tr6)가 턴오프 상태이고, 트랜지스터(Tr7)가 턴온 상태이므로, 입력단(IP12)을 통해 인가되는 게이트 신호에 따라 동작한다.

따라서, (i+1) 번째 신호 생성 회로(도시하지 않음)에 i 번째 게이트 신호(g_i)의 게이트 온 전압(Von)이 인가되면, 트랜지스터(Tr1-Tr3)가 턴온되어, 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 전압 레벨에 따라 출력단(OP)으로 출력되는 유지 신호선(VS_i+1)의 상태가 달라진다. 게이트 신호(g_i)가 게이트 온 전압(Von)이 되면, 이때의 제1 내지 제3 클록 신호(CK1, CK1B, CK2)의 상태는 (i+1) 번째 게이트 신호(g_i+1)가 게이트 온 전압(Von)이 될 때의 상태와 반대가 된다.

이로 인해, i 번째 게이트 신호(g_i)의 전반 게이트 온 전압(Von) 구간(T1)일 때의 동작은 (i+1) 번째 게이트 신호(g_i+1)의 후반 게이트 온 전압(Von) 구간(T2)일 때의 동작과 동일하여, 트랜지스터(Tr1, Tr2, Tr4)의 턴 온 동작에 의해 제3 클록 신호(CK2)의 저레벨 전압(Vl2)과 저전압(AVSS)이 출력단(OP)에 걸리게 되어, 유지 신호(Vs_i+1)는 저레벨 전압(V+)이 된다.

하지만 i 번째 게이트 신호(g_i)의 후반 게이트 온 전압(Von) 구간(T2)일 때의 동작은 (i+1) 번째 게이트 신호(g_i+1)의 전반 게이트 온 전압(Von) 구간(T1)일 때의 동작과 동일하여, 트랜지스터(Tr1, Tr3, Tr5)의 턴 온 동작에 의해 제3 클록 신호(CK2)의 고레벨 전압(Vl3)과 고전압(AVDD)이 출력단(OP)에 걸리게 되어, 유지 신호(Vs_i+1)는 저레벨 전압(V-)에서 고레벨 전압(V+)으로 바뀐 후 그 상태를 다음 프레임까지 유지한다. 따라서 (i+1) 번째 게이트 신호(g_i+1)에 게이트 온 전압(Von)이 인가되어 (i+1)번째 화소행에 데이터 전압의 충전 동작이 완료된 후, (i+1)번째 유지 신호선(S_i+1)의 전압 레벨이 변하지 않는다. 이로 인해, 유지 신 호(VS_i+1)에 의해 (i+1)번째 화소행의 화소 전극(191)의 전압 변화가 이루어지지 않으므로, 화소 전극 전압의 변화 또한 이루어지지 않는다.

이러한 유지 신호(Vs)의 전압 변화로 인해, 화소 전극 전압(Vp)이 감소한다. 이하에서, 축전기와 이들 축전기의 정정 용량은 동일한 도면 부호로 표시한다.

즉 화소 전극 전압(Vp)은 아래의 [수학식 1]처럼 구해진다. [수학식 1]에서 V_D는 데이터 전압이고, Clc와 Cst는 각각 액정 축전기와 유지 축전기의 정전 용량을 나타내고, V+는 유지 신호(Vs)의 고레벨 전압이고 V-는 유지 신호(Vs)의 저레벨 전압이다.

[수학식 1]에서 알 수 있듯이, 화소 전극 전압(Vp)은 축전기의 정전 용량(Clc, Cst) 및 유지 신호 (Vs)의 전압 변화에 의해 정해지는 변화량(△)이 데이터 전압(VD)에 가감된 값이다.

따라서 화소 전극 전압(Vp)은 충전되어 있는 데이터 전압(VD)에 유지 신호(Vs)의 변화량(△)이 가감되어, 정극성 데이터 전압으로 충전되어 있을 경우에는 유지 신호의 전압 레벨이 변하지 않으므로 변화량(△)은 "0"이 되므로, 화소 전극 전압(Vp)은 변화지 않는 반면에, 부극성 데이터 전압으로 충전되어 있을 경우에는 유지 신호는 고레벨 전압(V+)에서 저레벨 전압(V-)로 변하고, 이러한 유지 신호의 변화인 변화량(△)만큼 화소 전극 전압(Vp)은 감소된다. 이로 이해, 화소 전압의 변화는 감소된 화소 전극 전압(Vp)에 의해 계조 전압의 범위 보다 넓어져, 표현되는 휘도 범위 역시 넓어진다.

다음, 짝수 번째 프레임일 경우, 도 5b를 참고로 하여 신호 생성 회로의 동작을 설명한다. 본 실시예에서, 짝수 번째 프레임일 경우, 홀수 번째 화소행에는 정극성의 데이터 전압이 인가되고, 짝수 번째 화소행에는 부극성의 데이터 전압이 인가된다.

또한, 도 5b에 도시한 것처럼, 인에이블 단자(IP13)와 디스에이블 단자(IP14)에 각각 인가되는 인에이블 신호(VBE_L, VBE_R)와 디스에이블 신호(VBD_L, VBD_R)의 파형이 홀수 번째 프레임과는 반대로 된다. 이로 인해, 홀수 번째 프레임에서와는 반대로, 액정 표시판 조립체(300)와 좌측에 배치된 제1 유지 신호 생성부(700a)의 각 신호 생성부의 트랜지스터(Tr6)는 턴온되고 트랜지스터(Tr7)는 턴오프되며, 액정 표시판 조립체(300)와 우측에 배치된 제2 유지 신호 생성부(700b)의 각 신호 생성부의 트랜지스터(Tr6)는 턴오프되고 트랜지스터(Tr7)는 턴온된다. 따라서, 짝수 번째 프레임에서, 제1 유지 신호 생성부(700a)의 동작은 홀수 번째 프레임의 제2 유지 신호 생성부(700b)의 동작과 동일하고, 제2 유지 신호 생성부(700b)의 동작은 홀수 번째 프레임의 제1 유지 신호 생성부(700a)의 동작과 동일하므로, 이들 유지 신호 생성부(700a, 700b)의 동작은 생략한다.

이러한, 제1 및 제2 유지 신호 생성부(700a, 700b)의 동작에 의해, 홀수 번째 프레임의 경우와는 반대로, 짝수 번째 화소행에 해당 데이터 전압이 충전된 후, 제1 유지 신호 생성부(700a)에서 출력되는 해당 유지 신호의 전압 레벨이 변경되어 화소 전극 전압의 전압 레벨을 더욱더 감소시킨다. 하지만, 제2 유지 신호 생성부(700b)에서 출력되는 해당 유지 신호의 전압 레벨은 변경하지 않으므로, 홀수 번째 화소행에 데이터 전압이 충전된 후의 화소 전극 전압의 변화는 이루어지지 않는다.

본 실시예에서는 부극성의 데이터 전압이 인가되는 화소행의 유지 신호의 전압 레벨만은 변경하였지만, 이와는 달리, 정극성의 데이터 전압이 인가되는 화소행의 유지 신호의 전압 레벨을 변경할 수도 있다. 이 경우, 유지 신호는 해당 화소행에 대한 게이트 온 전압이 인가되어 해당 데이터 전압으로의 충전 동작이 완료된 후 해당 유지 신호의 전압 레벨은 저레벨 전압에서 고레벨 전압으로 바뀐다. 이로 인해, 화소 전극 전압은 이러한 유지 신호의 전압 변화량만큼 증가하게 된다.

이러한 실시예에 따르면, 데이터 전압의 극성은 프레임뿐만 아니라 화소행 단위로 반전되므로, 액정의 열화 등으로 인한 화질 악화가 줄어든다.

또한, 공통 전압이 일정한 전압으로 고정되어 있으므로, 낮은 전압과 높은 전압을 번갈아 인가할 때보다 소비 전력이 줄어든다.

더욱이, 공통 전압(Vcom)을 소정 크기의 전압으로 고정시킨 후, 유지 전극선에 인가되는 유지 신호의 전압 레벨은 변경하여 화소 전극 전압의 범위를 증가시키고 이로 인해 화소 전압의 범위 또한 넓어지므로 계조를 표현하기 위한 전압의 범위가 넓어지므로 화질이 향상된다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

게이트 온 전압과 게이트 오프 전압을 포함하는 게이트 신호를 전달하는 복수의 게이트선,

데이터 전압을 전달하는 복수의 데이터선,

유지 신호를 전달하는 복수의 유지 전극선,

상기 게이트선 및 상기 데이터선에 연결되어 있는 스위칭 소자, 상기 스위칭 소자와 공통 전압 사이에 연결되어 있는 액정 축전기, 그리고 상기 스위칭 소자와 상기 유지 전극선 사이에 연결되어 있는 유지 축전기를 각각 포함하며 행렬의 형태로 배열되어 있는 복수의 화소,

액정 표시판 조립체의 제1 방향에 배치되어 있고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하여 복수의 제1 번째 유지 전극선에 인가하는 복수의 제1 신호 생성 회로, 그리고

상기 제1 방향에 대향하는 제2 방향에 배치되어 있고 적어도 하나의 제어 신호와 적어도 하나의 게이트 신호에 기초하여 상기 유지 신호를 생성하여 복수의 제2 번째 유지 전극선에 상기 유지 신호를 인가하는 복수의 제2 신호 생성 회로

를 포함하고

상기 제1 번째 또는 제2 번째 화소행에 형성된 각 화소에 인가되는 유지 신호는 상기 액정 축전기 및 상기 유지 축전기에 데이터 전압의 충전이 끝난 직후 전압 레벨이 변하고,

상기 제1 번째 화소행과 상기 제2 번째 화소행에 인가되는 데이터 전압의 극성은 서로 반대인

액정 표시 장치.
제1항에서,

상기 충전된 데이터 전압이 부극성인 경우 상기 유지 신호는 고레벨에서 저레벨로 변화하는 액정 표시 장치.
제1항에서,

상기 충전된 데이터 전압이 정극성인 경우 상기 유지 신호는 저레벨에서 고레벨로 변화하는 액정 표시 장치.
제1항에서,

동일한 화소행에 인가되는 데이터 전압의 극성은 프레임마다 반전되는 액정 표시 장치.
제4항에서,

인접한 두 프레임에서, 상기 유지 신호의 전압 레벨이 변하는 화소행는 서로 상이한 액정 표시 장치.
제1항에서,

상기 공통 전압은 일정한 값을 가지는 액정 표시 장치.
제1항에서,

상기 제1 방향에 배치되어 있고 복수의 제1 번째 게이트선에 상기 게이트 신호를 인가하는 제1 게이트 구동부 및 상기 제2 방향에 배치되어 있고, 복수의 제2 번째 게이트선에 상기 게이트 신호를 인가하는 제2 게이트 구동부를 더 포함하고,

상기 제1 신호 생성 회로는 상기 제1 게이트 구동부로부터 게이트 신호를 인가받고, 상기 제2 신호 생성 회로는 상기 제2 게이트 구동부로부터 게이트 신호를 인가 받는 액정 표시 장치.
제1항에서,

상기 제1 및 제2 신호 생성 회로 각각은,

제1 및 제2 제어 신호와 제1 및 제2 게이트 신호가 입력되는 신호 입력부,

제1 클록 신호가 인가되고, 상기 신호 입력부로부터의 구동 제어 신호에 따라 동작하여 상기 제1 제어 신호를 유지 신호로서 출력하는 유지 신호 인가부,

제2 및 제3 클록 신호가 인가되고, 상기 구동 제어 신호에 따라 동작하는 제어부, 그리고

상기 제어부의 동작에 따라 상기 유지 신호 인가부에서 출력되는 상기 유지 신호를 소정 시간 유지하는 신호 유지부

를 포함하는 액정 표시 장치.
제8항에서,

상기 제1 신호 생성 회로에 인가되는 제1 및 제2 제어 신호와 상기 제2 신호 생성 회로에 인가되는 제1 및 제2 제어 신호의 파형은 서로 반대인 액정 표시 장치.
제9항에서,

상기 제1 및 제2 제어 신호의 파형은 서로 반대인 액정 표시 장치.
제10항에서,

상기 제1 및 제2 제어 신호의 파형은 프레임마다 반전되는 액정 표시 장치.
제8항에서,

상기 제1 게이트 신호의 게이트 온 전압 인가 시기와 상기 제2 게이트 신호의 게이트 온 전압 인가 시기의 차이는 약 2H인 액정 표시 장치.