[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100692867B1 - 플라즈마 디스플레이 장치 및 그의 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR100692867B1
KR100692867B1 KR1020050038984A KR20050038984A KR100692867B1 KR 100692867 B1 KR100692867 B1 KR 100692867B1 KR 1020050038984 A KR1020050038984 A KR 1020050038984A KR 20050038984 A KR20050038984 A KR 20050038984A KR 100692867 B1 KR100692867 B1 KR 100692867B1
Authority
KR
South Korea
Prior art keywords
address
address electrode
data
time
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050038984A
Other languages
English (en)
Inventor
카츠오 이소노
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050038984A priority Critical patent/KR100692867B1/ko
Priority to CNB2006100092314A priority patent/CN100492467C/zh
Priority to EP06003068A priority patent/EP1722347A3/en
Priority to US11/354,152 priority patent/US7733301B2/en
Application granted granted Critical
Publication of KR100692867B1 publication Critical patent/KR100692867B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 어드레스 구간에서 어드레스 전극으로 인가되는 데이터 신호의 상승시간을 조절함으로써 노이즈의 발생을 저감시키는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것으로, 어드레스 방전을 안정시켜 플라즈마 디스플레이 패널의 방전 효율을 저감을 억제하고, 또한 데이터 드라이브 IC의 전기적 손상을 방지하는 효과가 있다.
이러한 본 발명의 플라즈마 디스플레이 장치는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 복수의 어드레스을 구동하기 위한 데이터 구동부 및 데이터 구동부를 제어하여, 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상을 100ns(나노초) 이상으로 하는 데이터 펄스 제어부를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 장치 및 그의 구동 방법{Plasma Display Apparatus and Driving Method thereof}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도.
도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도.
도 4는 종래의 구동파형에서 어드레스 기간에 공급되는 데이터 펄스를 좀 더 상세히 설명하기 위한 도.
도 5는 종래의 구동파형에서 어드레스 기간에 각각의 어드레스 전극에 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도.
도 6은 종래의 구동파형에서 어드레스 기간에 어드레스 전극에 공급되는 데이터 펄스에 발생하는 노이즈를 설명하기 위한 도.
도 7은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도.
도 8은 도 7의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동방법을 설명하기 위한 도.
도 9는 도 8의 본 발명의 구동파형에 따른 데이터 펄스에서 발생하는 노이즈 를 설명하기 위한 도.
도 10은 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 상승 시간간의 차이를 설명하기 위한 도.
도 11은 두 개의 어드레스 전극에서 데이터 펄스의 전압 상승 시간이 서로 상이해짐으로써 저감되는 노이즈를 설명하기 위한 도.
도 12는 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 하강 시간간의 차이를 설명하기 위한 도.
도 13은 두 개의 어드레스 전극에서 데이터 펄스의 전압 하강 시간이 서로 상이해짐으로써 저감되는 노이즈를 설명하기 위한 도.
도 14는 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 하강 시간 및 전압 상승 시간을 각각 상이하게 하는 방법을 설명하기 위한 도.
도 15는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위해 플라즈마 디스플레이 패널에 형성된 어드레스 전극(X1~Xm)들을 4개의 어드레스 전극군으로 나눈 도.
도 16은 도 15의 경우에서의 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도.
도 17은 플라즈마 디스플레이 패널 상에서 어드레스 전극의 배열순서와 데이터 펄스의 전압 상승 시간 및 전압 하강 시간의 관계를 설명하기 위한 도.
도 18은 플라즈마 디스플레이 패널에 형성된 복수의 어드레스 전극들을 하나 이상에서 상이한 개수의 어드레스 전극을 포함하는 어드레스 전극군으로 나누는 일례를 설명하기 위한 도.
도 19는 데이터 펄스의 펄스폭을 고려한 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도.
도 20은 하나의 데이터 드라이브 집적회로에 포함된 복수의 채널로 공급되는 데이터 펄스의 전압 하강 시간 또는 전압 상승 시간 중 하나 이상을 조절하는 방법의 일례를 설명하기 위한 도.
<도면의 주요 부분에 대한 부호의 설명>
700 : 플라즈마 디스플레이 패널 701 : 데이터 펄스 제어부
702 : 데이터 구동부 703 : 스캔 구동부
704 : 서스테인 구동부 705 : 구동전압 발생부
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 보다 상세하게는 어드레스 구간에서 어드레스 전극으로 인가되는 데이터 신호의 상승시간을 조절함으로써 노이즈의 발생을 저감시켜 어드레스 방전을 안정시키고 또한 구동회로의 전기적 손상을 방지하도록 하는 플라즈마 디스플레이 장치 및 그의 구동 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성 된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.
도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.
전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.
후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라 이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.
이와 같은 플라즈마 디스플레이 패널에서 화상 계조를 구현하는 방법은 다음 도 2와 같다.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다.
도 2에 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고, 각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋 기간(RPD), 방전될 셀을 선택하기 위한 어드레스 기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다.
각 서브필드의 리셋 기간 및 어드레스 기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인 기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.
도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다.
도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.
리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.
셋다운 기간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일 으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 데이터 펄스가 인가된다. 이 스캔 펄스와 데이터 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vz)이 공급된다.
서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프파형(Ramp-ers)의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.
이러한 구동파형에서 어드레스 기간에 어드레스 전극으로 인가되는 데이터 펄스를 좀 더 상세히 살펴보면 다음 도 4와 같다.
도 4는 종래의 구동파형에서 어드레스 기간에 공급되는 데이터 펄스를 좀 더 상세히 설명하기 위한 도면이다.
도 4에 도시된 바와 같이, 종래의 어드레스 기간에 공급되는 데이터 펄스는 소정의 기울기를 갖는 상태에서 상승하였다가, 하강할 때에도 소정의 기울기를 갖는 상태에서 하강한다. 이러한 종래의 데이터 펄스는 전압 상승 시간(tUP) 및 전압 하강 시간(tDOWN)이 상대적으로 짧다. 예를 들면 종래의 데이터 펄스의 전압 상승 시간 및 전압 상승 시간이 대략 20ns(나노초)정도로 짧다.
또한, 이러한 종래의 데이터 펄스는 모든 어드레스 전극에서 전압 상승 시간 및 전압 하강 시간이 모두 동일한데, 이러한 데이터 펄스를 살펴보면 다음 도 5와 같다.
도 5는 종래의 구동파형에서 어드레스 기간에 각각의 어드레스 전극에 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 종래의 구동파형에 데이터 펄스는 모든 어드레스 전극에서 전압 상승 시간 및 전압 하강 시간이 각각 모두 동일하다. 예를 들면, 도 5와 같이, X1어드레스 전극, X2어드레스 전극, X3어드레스 전극 및 Xm어드레스 전극에 공급되는 데이터 펄스의 전압 상승 시간은 모두 t1시점에서 상승하기 시작하여 t2시점에서 최고점에 도달한다. 즉 전압 상승 시간은 t2-t1이다. 또한, X1어드레스 전극, X2어드레스 전극, X3어드레스 전극 및 Xm어드레스 전극에 공급되는 데이터 펄 스의 전압 하강 시간은 모두 t3시점에서 하강하기 시작하여 t4시점에서 최저점에 도달한다. 즉 전압 하강 시간은 t4-t3이다.
이와 같이, 종래의 데이터 펄스에서 전압 상승 시간 및 전압 하강 시간이 상대적으로 짧고 또한, 모든 어드레스 전극에 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간이 각각 모두 동일함으로써, 데이터 펄스에 상대적으로 큰 크기의 노이즈(Noise)가 발생하는데, 이러한 데이터 펄스에 발생하는 노이즈를 살펴보면 다음 도 6과 같다.
도 6은 종래의 구동파형에서 어드레스 기간에 어드레스 전극에 공급되는 데이터 펄스에 발생하는 노이즈를 설명하기 위한 도면이다.
도 6을 살펴보면, 각각의 어드레스 전극에 공급되는 데이터 펄스에 상대적으로 큰 노이즈가 발생하는 것을 확인할 수 있다. 즉, 데이터 펄스가 상승하는 지점에서는 전압이 상승하는 방향으로 소정 크기의 노이즈가 발생하고, 또한 데이터 펄스가 하강하는 지점에서는 전압이 하강하는 방향으로 소정 크기의 노이즈가 발생한다. 이러한 노이즈는 데이터 펄스의 전압이 급격히 변화하고, 또한 전압이 하강하는 지점 및 전압이 상승하는 지점에서의 각각의 어드레스 전극에 공급되는 데이터 펄스의 커플링(Coupling)에 의해 발생한다.
이러한 상승 노이즈의 최대값과 하강 노이즈의 최저값의 차이, 즉 노이즈의 크기(Vr)가 과도하게 증가하면, 어드레스 기간에서 발생하는 어드레스 방전을 불안정하게 하여 플라즈마 디스플레이 패널의 구동효율을 저감시킬 뿐만 아니라, 심지 어는 각각의 어드레스 전극에 데이터 펄스를 공급하기 위한 데이터 드라이브 IC에 전기적인 손상을 입히게 되는 문제점이 있다. 이와 같은 데이터 드라이브 IC의 전기적 손상을 방지하기 위해 정격 전압이 높은 부품을 사용한다면 데이터 드라이브 IC의 전기적 손상을 방지할 수는 있지만, 제조 단가가 상승하여 불리하다.
이러한 문제점을 해결하기 위해 본 발명은, 어드레스 기간에서 어드레스 전극으로 인가되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간을 조절함으로써 노이즈의 발생을 저감시키기 위한 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
이러한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 복수의 어드레스을 구동하기 위한 데이터 구동부 및 데이터 구동부를 제어하여, 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상을 100ns(나노초) 이상으로 하는 데이터 펄스 제어부를 포함하는 것을 특징으로 한다.
여기서, 전술한 데이터 펄스 제어부는 어드레스 기간에서 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 동일하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간을 다른 어드레스 전극군과 다르도록 하거나, 또는 데이터 펄스의 전압 하강 시간을 다른 어드레스 전극군과 다르도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간을 다른 어드레스 전극군과 다르도록 하고, 데이터 펄스의 전압 하강 시간을 다른 어드레스 전극군과 다르도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 어드레스 전극군의 개수를 2개 이상, 어드레스 전극의 총 개수보다 적은 것을 특징으로 하고, 더욱 바람직하게는 어드레스 전극군의 개수는 2개 이상 8개 이하인 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 어드레스 전극군은 100개 이상 1000개 이하의 어드레스 전극을 포함하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 어드레스 전극군은 모두 동일한 개수의 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 어드레스 전극을 포함하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 동일한 어드레스 전극군에 포함된 모든 어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 각각 모두 동일하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 상승 시간이 상이한 두 개의 데이터 펄스의 전압 상승 시간의 차이는 서로 동일하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 하강 시간이 상이한 두 개의 데이터 펄스의 전압 하강 시간의 차이는 서로 동일하도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 데이터 펄스의 전압 상승 시간이 길어질수록 데이터 펄스의 전압 하강 시간은 짧아지도록 하는 것을 특징으로 한다.
또한, 데이터 펄스 제어부는 복수의 어드레스 전극군에 인가되는 데이터 펄스의 펄스폭은 모두 동일하도록 하는 것을 특징으로 한다.
또한, 상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널의 구동방법은 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상은 100ns(나노초) 이상인 것을 특징으로 한다.
또한, 어드레스 기간에서 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 동일한 것을 특징으로 한다.
또한, 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간은 다른 어드레스 전극군과 다르거나, 또는 데이터 펄스의 전압 하강 시간은 다른 어드레스 전극군과 다른 것을 특징으로 한다.
또한, 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하 나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간은 다른 어드레스 전극군과 다르고, 데이터 펄스의 전압 하강 시간은 다른 어드레스 전극군과 다른 것을 특징으로 한다.
또한, 어드레스 전극군의 개수는 2개 이상, 어드레스 전극의 총 개수보다 적은 것을 특징으로 하고, 또한 더욱 바람직하게는 어드레스 전극군의 개수는 2개 이상 8개 이하인 것을 특징으로 한다.
또한, 어드레스 전극군은 100개 이상 1000개 이하의 어드레스 전극을 포함하는 것을 특징으로 한다.
또한, 어드레스 전극군은 모두 동일한 개수의 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 어드레스 전극을 포함하는 것을 특징으로 한다.
또한, 동일한 어드레스 전극군에 포함된 모든 어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 각각 모두 동일한 것을 특징으로 한다.
또한, 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 상승 시간이 상이한 두 개의 데이터 펄스의 전압 상승 시간의 차이는 서로 동일한 것을 특징으로 한다.
또한, 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 하강 시간이 상이한 두 개의 데이터 펄스의 전압 하강 시간의 차이는 서로 동일한 것을 특징으로 한다.
또한, 데이터 펄스의 전압 상승 시간이 길어질수록 데이터 펄스의 전압 하강 시간은 짧아지는 것을 특징으로 한다.
또한, 복수의 어드레스 전극군에 인가되는 데이터 펄스의 펄스폭은 모두 동일한 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치 및 그의 구동 방법을 상세히 설명한다.
도 7은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 상기 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(700)과, 플라즈마 디스플레이 패널(700)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(702)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(703)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(704)와, 플라즈마 디스플레이 패널(700) 구동 시 데이터 구동부(702)를 제어하기 위한 데이터 펄스 제어부(701)와, 각각의 구동부(702, 703, 704)에 필요한 구동전압을 공급하기 위한 구동전압 발생부(705)를 포함한다.
이와 같은, 본 발명의 플라즈마 디스플레이 장치는 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극, 스캔 전극 및 서스테인 전극에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하되, 프레임을 복수의 서브필드 그룹으로 나누고, 복수의 서브필드 그룹에서 각각의 구동부(702, 703, 704)를 제어하여, 어드레스 기간에 복수의 어드레스 전극(X1 내지 Xm)으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간을 모두 100ns(나노초) 이상으로 한다. 이와 같이 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 조절하는 이유는 이후의 설명에서 더욱 명확히 한다.
여기서, 전술한 플라즈마 디스플레이 패널(700)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)이 쌍을 이뤄 형성되고, 또한 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차되게 어드레스 전극들(X1 내지 Xm)이 형성된다.
데이터 구동부(702)에는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다. 이러한 데이터 구동부(702)는 타이밍 컨트롤부(미도시)로부터의 데이터 타이밍 제어신호(CTRX)에 응답하여 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급하게 된다.
스캔 구동부(703)는 리셋기간 동안 상승 램프파형(Ramp-up)과 하강 램프파형(Ramp-down)을 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(703)는 어드레스 기간 동안 스캔전압(-Vy)의 스캔 펄스(Sp)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급하고, 서스테인구간 동안에는 서스테인펄스(SUS)를 스캔전극들(Y1 내지 Yn)에 공급한다.
서스테인 구동부(704)는 타이밍 컨트롤부(미도시)의 제어 하에 하강 램프파형(Ramp-down)이 발생되는 기간과 어드레스 기간 동안 서스테인 전압(Vs)의 바이어스전압을 서스테인 전극들(Z)에 공급하고 서스테인 기간 동안 스캔 구동부(703)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극들(Z)에 공급하게 된다.
데이터 펄스 제어부(701)는 리셋 기간, 어드레스 기간, 서스테인 기간에서 데이터 구동부(702)의 동작 타이밍과 동기화를 제어하기 위한 타이밍 제어신호(CTRX)를 발생하고 그 타이밍 제어신호(CTRX)를 데이터 구동부(702)에 공급함으로써 데이터 구동부(702)를 제어한다. 특히, 데이터 펄스 제어부(701)는 전술한 데이터 구동부(702)를 제어하여, 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간을 모두 100ns(나노초) 이상으로 한다.
한편, 전술한 데이터 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔 제어신호(CTRY)에는 스캔 구동부(703) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함되고, 서스테인 제어신호(CTRZ)에는 서스테인 구동부(704) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.
구동전압 발생부(705)는 셋업전압(Vsetup), 스캔 공통전압(Vscan-com), 스캔전압(-Vy), 서스테인전압(Vs), 데이터전압(Vd) 등을 발생한다. 이러한 구동전압들은 방전가스의 조성이나 방전셀 구조에 따라 변할 수 있다.
또한, 이러한 본 발명의 플라즈마 디스플레이 장치의 데이터 펄스 제어부(701)는 어드레스 기간에서 데이터 구동부(702)의 동작 타이밍과 동기화를 제어하기 위한 소정의 제어신호를 발생하고 그 타이밍 제어신호를 데이터 구동부(702)에 공급함으로써 데이터 구동부(702)를 제어하는 것은 물론이고, 특히 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간을 모두 100ns(나노초) 이상으로 하고, 아울러 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간을 다른 어드레스 전극군과 다르도록 하거나, 또는 데이터 펄스의 전압 하강 시간을 다른 어드레스 전극군과 다르도록 하거나, 또는 데이터 펄스의 전압 상승 시간과 전압 하강 시간을 모두 다른 어드레스 전극군과 다르게 하는 소정의 제어신호를 데이터 구동부(702)에 인가한다.
이러한 본 발명의 플라즈마 디스플레이 장치의 기능은 이후의 구동방법의 설명에서 보다 명확히 될 것이다.
이러한 구조의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동 방법을 살펴보면 다음과 같다.
도 8은 도 7의 본 발명의 플라즈마 디스플레이 장치에 의해 수행되는 구동방법을 설명하기 위한 도면이다.
도 8을 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 구동방법은 어드레스 기간에 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 적어도 어느 하나를 100ns(나노초) 이상으로 한다. 다르게 표현하면 데이터 펄스의 전압 상승 시간만을 100ns(나노초)이상으로 설정하거나 또는 데이터 펄스의 전압 하강 시간만을 100ns(나노초)이상으로 설정하거나 또는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 모두 100ns(나노초)이상으로 설정한다. 여기서 더욱 바람직한 것은 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 모두 100ns(나노초)이상으로 설정하는 것이다. 예를 들면, 도 8과 같이 어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t2시점에서 최대값에 도달하고, 또한 t3시점에서 하강하기 시작하여 t4시점에서 최저값에 도달하는데, 여기서 시점 t2와 t1간의 시간차이, 즉 데이터 펄스의 전압 상승 임계 시간이 100ns(나노초) 이상이고, 또한 시점 t4와 t3간의 시간차이, 즉 데이터 펄스의 전압 하강 임계 시간도 100ns(나노초) 이상이다.
여기서, 전술한 어드레스 기간에서 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 동일한 것이 바람직하다.
도 9는 도 8의 본 발명의 구동파형에 따른 데이터 펄스에서 발생하는 노이즈를 설명하기 위한 도면이다.
도 9를 살펴보면, 어드레스 기간에서 어드레스 전극에 공급되는 데이터 펄스에 발생하는 노이즈(Noise)가 도 6에 비해 크게 감소했음을 확인할 수 있다. 즉, 데이터 펄스의 상승 시간이 100ns(나노초)이상으로 설정됨으로써, 데이터 펄스가 상승하는 지점에서는 전압이 상승하는 방향으로 발생하는 상승 노이즈의 크기가 감소하고, 데이터 펄스가 하강하는 지점에서는 전압이 하강하는 방향으로 발생하는 하강 노이즈의 크기가 감소한다. 이에 따라, 데이터 펄스의 최대펄스폭(Vr), 즉 상승 노이즈의 최대값과 하강 노이즈의 최저값 사이의 전압차이가 감소하여 어드레스 기간에서 발생하는 어드레스 방전을 안정하게 하여 플라즈마 디스플레이 패널의 구동효율의 저감을 억제할 뿐만 아니라, 각각의 어드레스 전극에 데이터 펄스를 공급하기 위한 데이터 드라이브 IC가 전기적인 손상을 입게 되는 것을 방지하여 전체 플라즈마 디스플레이 패널의 신뢰도를 높인다.
한편, 이상에서는 어드레스 기간에 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상을 조절하여 노이즈(Noise)의 발생을 저감시켰는데, 이에 부가하여 소정의 어드레스 전극에 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간을 소정의 다른 어드레스 전극에 공급되는 데이터 펄스와 다르게 하여 노이즈의 발생을 더욱 저감시키는 것도 가능한데, 이러한 구동방법을 살펴보면 다음 도 10과 같다.
도 10은 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 상 승 시간간의 차이를 설명하기 위한 도면이다.
도 10을 살펴보면, 플라즈마 디스플레이 패널 상의 두 개의 어드레스 전극(XA, XB)에 인가되는 데이터 펄스의 전압 상승 시간은 서로 상이하다. 또한 여기서 데이터 펄스의 전압 하강 시간은 서로 동일하다. 예를 들면, 도 10과 같이 XA어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t2시점에서 최대값에 도달하고, 또한 t4시점에서 하강하기 시작하여 t5시점에서 최저값에 도달한다. 또한 XB어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t3시점에서 최대값에 도달하고, 또한 하강하는 경우에는 전술한 XA어드레스 전극의 경우와 마찬가지로 t4시점에서 하강하기 시작하여 t5시점에서 최저값에 도달한다. 즉, XA어드레스 전극에 인가되는 데이터 펄스의 상승 시간은 t2-t1이고, XB어드레스 전극에 인가되는 데이터 펄스의 상승 시간은 t3-t1으로 서로 다르다. 여기서도 시점 t2와 t1간의 시간차이, 즉 XA어드레스 전극의 데이터 펄스의 전압 상승 임계 시간 및 시점 t3과 t1간의 시간차이, 즉 XB어드레스 전극의 데이터 펄스의 전압 상승 임계 시간이 모두 100ns(나노초) 이상이고, 또한 시점 t5와 t4간의 시간차이, 즉 XA어드레스 전극의 데이터 펄스의 전압 하강 임계 시간 및 XB어드레스 전극의 데이터 펄스의 전압 하강 임계 시간도 100ns(나노초) 이상인 것이 더욱 바람직하다.
이러한 도 10에서 두 개의 어드레스 전극에서 데이터 펄스의 전압 상승 시간이 서로 달라짐으로써, 노이즈의 발생이 더욱 감소한다. 이러한 노이즈의 감소를 살펴보면 다음 도 11과 같다.
도 11은 두 개의 어드레스 전극에서 데이터 펄스의 전압 상승 시간이 서로 상이해짐으로써 저감되는 노이즈를 설명하기 위한 도면이다.
도 11을 살펴보면, 바람직하게는 XA어드레스 전극의 데이터 펄스 및 XB어드레스 전극의 데이터 펄스의 전압 상승 임계 시간이 모두 100ns(나노초) 이상이고, 또한 XA어드레스 전극의 데이터 펄스 및 XB어드레스 전극의 데이터 펄스의 전압 하강 임계 시간도 100ns(나노초) 이상으로 설정됨으로써, 노이즈의 발생을 감소시키는 것을 물론이고, XA어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 XB어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간이 서로 달라짐으로써, 노이즈의 발생이 도 9에 비해 상당부분 감소되었음을 확인할 수 있다. 예를 들면, 도 11과 같이 XA어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 t2시점까지의 기간에서 발생하는 노이즈가 저감되고, XB어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 t3시점까지의 기간에서 발생하는 노이즈가 저감된다. 이와 같이 노이즈가 저감되는 이유는 XA어드레스 전극에 인가되는 데이터 펄스가 최대값에 도달하는 시점과 XB어드레스 전극에 인가되는 데이터 펄스가 최대값에 도달하는 시점이 서로 달라져서 두 데이터 펄스에 의한 커플링(Coupling)의 영향이 감소하기 때문이다.
이와 같이, 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 상승 시간을 서로 상이하게 하는 것과는 다르게, 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 하강 시간을 서로 상이하게 함으로써 노이즈의 발생을 저감시키는 것도 가능한데, 이러한 방법을 살펴보면 다음 도 12와 같다.
도 12는 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 하강 시간간의 차이를 설명하기 위한 도면이다.
도 12를 살펴보면, 플라즈마 디스플레이 패널 상의 두 개의 어드레스 전극(XA, XB)에 인가되는 데이터 펄스의 전압 하강 시간은 서로 상이하다. 또한 여기서 도 10과는 다르게 데이터 펄스의 전압 상승 시간은 서로 동일하다. 예를 들면, 도 12와 같이 XA어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t2시점에서 최대값에 도달하고, 또한 t4시점에서 하강하기 시작하여 t5시점에서 최저값에 도달한다. 또한 XB어드레스 전극에 인가되는 데이터 펄스는 t1시점에서 상승하기 시작하여 전술한 XA어드레스 전극과 동일한 t2시점에서 최대값에 도달하고, 또한 하강하는 경우에는 t3시점에서 하강하기 시작하여 t5시점에서 최저값에 도달한다. 즉, XA어드레스 전극에 인가되는 데이터 펄스의 하강 시간은 t5-t4이고, XB어드레스 전극에 인가되는 데이터 펄스의 하강 시간은 t5-t3으로 서로 다르다. 여기서도 시점 t2와 t1간의 시간차이, 즉 XA어드레스 전극의 데이터 펄스의 전압 상승 임계 시간 및 XB어드레스 전극의 데이터 펄스의 전압 상승 임계 시간이 모두 100ns(나노초) 이상이고, 또한 시점 t5와 t4간의 시간차이, 즉 XA어드레스 전극의 데이터 펄스의 전압 하강 임계 시간 및 시점 t5와 t3간의 시간차이, 즉 XB어드레스 전극의 데이터 펄스의 전압 하강 임계 시간도 100ns(나노초) 이상인 것이 바람직하다.
이러한 도 12에서 두 개의 어드레스 전극에서 데이터 펄스의 전압 하강 시간이 서로 달라짐으로써, 노이즈의 발생이 더욱 감소한다. 이러한 노이즈의 감소를 살펴보면 다음 도 13과 같다.
도 13은 두 개의 어드레스 전극에서 데이터 펄스의 전압 하강 시간이 서로 상이해짐으로써 저감되는 노이즈를 설명하기 위한 도면이다.
도 13을 살펴보면, XA어드레스 전극에 인가되는 데이터 펄스의 전압 하강 시간과 XB어드레스 전극에 인가되는 데이터 펄스의 전압 하강 시간이 서로 달라짐으로써, 노이즈의 발생이 도 9에 비해 상당부분 감소되었음을 확인할 수 있다. 예를 들면, 도 13과 같이 XA어드레스 전극에 인가되는 데이터 펄스는 t4시점에서 t5시점까지의 기간에서 발생하는 노이즈가 저감되고, XB어드레스 전극에 인가되는 데이터 펄스는 t3시점에서 t5시점까지의 기간에서 발생하는 노이즈가 저감된다. 이와 같이 노이즈가 저감되는 이유는 XA어드레스 전극에 인가되는 데이터 펄스가 하강하기 시작하는 시점과 XB어드레스 전극에 인가되는 데이터 펄스가 하강하기 시작하는 시점이 서로 달라져서 두 데이터 펄스들 사이의 상호 간섭에 의한 영향이 감소하기 때문이다.
이와 같이, 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 상승 시간을 서로 상이하게 하거나 또는 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 하강 시간을 서로 상이하게 하는 것과는 다르게, 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간을 모두 서로 상이하게 함으로써 노이즈의 발생을 저감시키는 것도 가능한데, 이러한 방법을 살펴보면 다음 도 14와 같다.
도 14는 두 개의 어드레스 전극에 각각 공급되는 데이터 펄스 간의 전압 하강 시간 및 전압 상승 시간을 각각 상이하게 하는 방법을 설명하기 위한 도면이다.
도 14를 살펴보면, 도 10의 경우 및 도 12의 경우와는 다르게 두 개의 어드레스 전극 각각에 공급되는 데이터 펄스의 전압 상승 시간이 서로 상이하고, 또한 데이터 펄스의 전압 하강 시간이 서로 상이하다. 이에 따라 도 11의 경우 및 도 13의 경우보다 발생하는 노이즈의 크기가 더욱 감소한다. 이러한 도 14의 경우에서도 XA어드레스 전극의 데이터 펄스 및 XB어드레스 전극의 데이터 펄스의 전압 상승 임계 시간이 모두 100ns(나노초) 이상이고, 또한 XA어드레스 전극의 데이터 펄스 및 XB어드레스 전극의 데이터 펄스의 전압 하강 임계 시간도 100ns(나노초) 이상인 것이 바람직하다.
이러한 도 14의 구동파형에 대한 설명은 도 10 내지 도 14의 설명에서 이미 상세히 설명되었으므로 중복되는 설명은 생략한다.
이상의 설명에서는 두 개의 어드레스 전극 사이에서 데이터 펄스의 전압 상승 시간과 데이터 펄스의 전압 하강 시간을 비교하였지만, 이와는 다르게 플라즈마 디스플레이 패널의 복수의 어드레스 전극을 복수의 어드레스 전극군으로 구분하여 각 어드레스 전극별로 데이터 펄스의 전압 하강 시간 및 전압 상승 시간을 조절하는 것도 가능한데, 이러한 방법을 살펴보면 다음 도 15와 같다.
도 15는 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법을 설명하기 위해 플라즈마 디스플레이 패널에 형성된 어드레스 전극(X1~Xm)들을 4개의 어드레스 전극군으로 나눈 도면이다.
도 15에 도시된 바와 같이, 플라즈마 디스플레이 패널(1500)의 어드레스 전극들(X1~Xn)을, 예컨대 Xa전극군(Xa1 ~ Xa(n)/4)(1501), Xb전극군(Xb(n+1)/4 ~ Xb(2n)/4)(1502), Xc전극군(Xc(2n+1)/4 ~ Xc(3n)/4)(1503) 및 Xd전극군(Xd(3n+1)/4 ~ Xd(n))(1504)으로 구분한다. 여기서 전술한 어드레스 전극군의 개수는 최소 2개 이상부터 최대 어드레스 전극의 총 개수보다 작은 범위, 즉 어드레스 전극의 총 개수를 n개라 할 때 2≤N≤(n-1)개 사이에서 설정될 수 있다. 여기서, 전술한 어드레스 전극군의 개수는 이러한 어드레스 전극들을 구동시키기 위한 데이터 드라이브 IC의 크기 등의 변수를 고려할 때 4개 이상 8개 이하인 것이 더욱 바람직하다.
또한, 하나의 어드레스 전극군은 100개 이상 1000개 이하의 어드레스 전극들이 모여 이루어지는 것이 바람작하다.
여기서, 하나의 어드레스 전극군에 포함되는 모든 어드레스 전극들은 연속일 필요는 없다. 다시 말하면 플라즈마 디스플레이 패널 상에서 홀수 번째 어드레스 전극들을 묶어 하나의 어드레스 전극군으로 설정하고, 또한 짝수 번째 어드레스 전극들을 묶어 또 다른 어드레스 전극군으로 설정할 수도 있는 것이다.
한편, 여기 도 15에서는 각 어드레스 전극군(1501, 1502, 1503, 1504)에 포함된 스캔 전극의 개수를 동일하게 하였지만, 각 어드레스 전극군(1501, 1502, 1503, 1504)에 포함되는 어드레스 전극의 개수를 서로 상이하게 설정하는 것도 가능하다. 그리고 어드레스 전극군의 개수도 조절 가능하다. 이와 같이 각각의 어드레스 전극군에 포함되는 어드레스 전극의 개수를 상이하게 하거나, 어드레스 전극군의 개수를 조절하는 일례는 이후에 보다 상세히 설명하기로 한다.
이렇게 복수의 어드레스 전극들을 복수의 어드레스 전극군으로 나누고, 이러한 어드레스 전극군 중 하나 이상의 어드레스 전극군의 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 다른 어드레스 전극군과 서로 상이하게 하는 방법을 살펴보면 다음 도 16과 같다.
도 16은 도 15의 경우에서의 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도면이다.
도 16을 살펴보면, 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간을 다른 어드레스 전극군과 다르고, 또한 데이터 펄스의 전압 하강 시간도 다른 어드레스 전극군과 다르다.
예를 들면, 도 16과 같이 Xa어드레스 전극군에 공급되는 데이터 펄스, 즉 Xa1어드레스 전극으로부터 Xa(n/4)어드레스 전극까지에 공급되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t2시점에서 최대값에 도달하고, 또한 t9시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다. 또한, Xb어드레스 전극군에 공급되는 데이터 펄스, 즉 Xb((n+1)/4)어드레스 전극으로부터 Xb(2n/4)어드레스 전극까지에 공급되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t3시점에서 최대값에 도달하고, 또한 t8시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다. 또한, Xc어드레스 전극군에 공급되는 데이터 펄스, 즉 Xc((2n+1)/4)어드레스 전극으로부터 Xc(3n/4)어드레스 전극까지에 공급되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t4시점에서 최대값에 도달하고, 또한 t7시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다. 또한, Xd어드레스 전극군에 공급되는 데이터 펄스, 즉 Xd((3n+1)/4)어드레스 전극으로부터 Xd(n)어드레스 전극까지에 공급되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t5시점에서 최대값에 도달하고, 또한 t6시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다.
즉, Xa어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간은 t2-t1이고, Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간은 t3-t1이고, Xc 어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간은 t4-t1이고, Xd어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간은 t5-t1로서 어드레스 전극군 별로 각각 서로 다르다. 또한, Xa어드레스 전극군에 인가되는 데이터 펄스의 전압 하강 시간은 t10-t9이고, Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 하강 시간은 t10-t8이고, Xc어드레스 전극군에 인가되는 데이터 펄스의 전압 하강 시간은 t10-t7이고, Xd어드레스 전극군에 인가되는 데이터 펄스의 전압 하강 시간은 t10-t6로서 어드레스 전극군별로 각각 서로 다르다.
여기서, 전술한 각각의 어드레스 전극군(Xa, Xb, Xc, Xd)내에서는 모든 어드레스 전극에서 데이터 펄스의 전압 상승 시간과 전압 하강 시간이 동일하다. 다르게 표현하면, 동일한 어드레스 전극군에 포함된 모든 어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 각각 모두 동일한 것이다. 예를 들면 Xa어드레스 전극군에 포함된 Xa1어드레스 전극으로부터 Xa(n/4)어드레스 전극까지의 어드레스 전극에 공급되는 데이터 펄스는 전압 상승 시간이 모두 동일하고 또한 전압 하강 시간도 모두 동일하다.
또한, 전술한 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 상승 시간이 상이한 두 개의 데이터 펄스의 전압 상승 시간간의 차이는 서로 동일한 것이 바람직하다. 예를 들면, Xa어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t2-t1)과 Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t3- t1)의 차이(t3-t2)와, Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t3-t1)과 Xc어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t4-t1)의 차이(t4-t3)와, Xc어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t4-t1)과, Xd어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t5-t1)과의 차이(t5-t4)는 모두 동일하도록 설정되는 것이 바람직하다.
또한, 전술한 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 하강 시간이 상이한 두 개의 데이터 펄스의 전압 하강 시간간의 차이는 서로 동일한 것이 바람직하다. 예를 들면, Xa어드레스 전극군에 인가되는 데이터 펄스의 전압 하강 시간(t10-t9)과 Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t10-t8)의 차이(t9-t8)와, Xb어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t10-t8)과 Xc어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t10-t7)의 차이(t8-t7)와, Xc어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t10-t7)과, Xd어드레스 전극군에 인가되는 데이터 펄스의 전압 상승 시간(t10-t6)과의 차이(t7-t6)는 모두 동일하도록 설정되는 것이 바람직하다.
이와 같이, 플라즈마 디스플레이 패널의 복수의 어드레스 전극을 적어도 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군으로 나누어 구동하는 방법에서도 각각의 어드레스 전극군으로 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간이 모두 100ns(나노초) 이상인 것이 바람직하다.
또한, 전술한 어드레스 기간에서 복수의 어드레스 전극군으로 공급되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 동일할 수도 있고, 상이할 수도 있는 것이다.
이와 같이 플라즈마 디스플레이 패널의 복수의 어드레스 전극을 적어도 하나 이상의 어드레스 전극을 포함하는 복수의 어드레스 전극군으로 나누어 구동하는 구동방법은 그 비교 대상이 어드레스 전극군대 어드레스 전극군으로써 전술한 도 8 내지 도 14에서 설명한 바와 같은 하나의 어드레스 전극대 하나의 어드레스 전극을 비교한 것과 그 비교 대상이 다를 뿐 실질적으로 동일하므로 중복되는 설명은 생략한다.
한편, 전술한 도 16에서는 플라즈마 디스플레이 패널 상에서 어드레스 전극의 배열 순서에 따라 데이터 펄스의 전압 상승 시간 및 전압 하강 시간이 증가하는 것만을 도시하고 설명하였지만, 이와는 다르게 어드레스 전극의 배열 순서와 관계없이 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설정할 수도 있다. 이러한 구동방법을 살펴보면 다음 도 17과 같다.
도 17은 플라즈마 디스플레이 패널 상에서 어드레스 전극의 배열순서와 데이터 펄스의 전압 상승 시간 및 전압 하강 시간의 관계를 설명하기 위한 도면이다.
도 17을 살펴보면, 도 16과는 다르게 Xb어드레스 전극군에 공급되는 데이터 펄스, 즉 Xb((n+1)/4)어드레스 전극으로부터 Xb(2n/4)어드레스 전극까지에 공급되는 데이터 펄스가 t1시점에서 상승하기 시작하여 t5시점에서 최대값에 도달하고, 또한 t6시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다. 또한, Xd어드레스 전극군에 공급되는 데이터 펄스, 즉 Xd((3n+1)/4)어드레스 전극으로부터 Xd(n)어드레스 전극까지에 공급되는 데이터 펄스는 t1시점에서 상승하기 시작하여 t3시점에서 최대값에 도달하고, 또한 t8시점에서 하강하기 시작하여 t10시점에서 최저값에 도달한다. 즉, 플라즈마 디스플레이 패널 상에서 어드레스 전극의 배열순서와 데이터 펄스의 전압 상승 시간 및 전압 하강 시간과는 관계가 없고, 다만 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간이 다른 어드레스 전극군과 다른 것이 중요한 것이다.
한편, 이상에서는 플라즈마 디스플레이 패널 상의 복수의 어드레스 전극들을 각각 동일한 개수의 어드레스 전극을 포함하는 복수의 어드레스 전극군으로 나누어 구동하는 일례만을 도시하고 설명하였지만, 복수의 어드레스 전극군 중 하나 이상에서 다른 어드레스 전극군과 상이한 개수의 어드레스 전극을 포함하도록 할 수도 있는데, 이와 같이 어드레스 전극군을 구분하는 일례를 살펴보면 다음 도 18과 같다.
도 18은 플라즈마 디스플레이 패널에 형성된 복수의 어드레스 전극들을 하나 이상에서 상이한 개수의 어드레스 전극을 포함하는 어드레스 전극군으로 나누는 일례를 설명하기 위한 도면이다.
도 18에 도시된 바와 같이, 플라즈마 디스플레이 패널(1800)의 스캔 전극의 총 개수가 100라고 가정할 때, 이러한 어드레스 전극들(X1~X100)을, 예컨대 Xa스캔 전극군(X1 ~ X10)(1801), Xb스캔 전극군(X11 ~ X15)(1802), Xc스캔 전극군(X16)(1803), Xd스캔 전극군(X17 ~ X60)(1804) 및 Xe스캔 전극군(X61 ~ X100)(1805)으로 구분한다. 여기서 전술한 바와 같이 각각의 어드레스 전극군은 서로 상이한 개수의 어드레스 전극을 포함한다.
여기서, 전술한 Xc스캔 전극군은 하나의 어드레스 전극, 즉 X16어드레스 전극 하나만을 포함하는 어드레스 전극군으로, 다른 어드레스 전극군들과는 달리 하나의 어드레스 전극이 하나의 어드레스 전극군을 이루는 경우이다.
여기서는 각각의 어드레스 전극군이 모두 상이한 개수의 어드레스 전극을 포함하는데, 이와는 다르게 복수의 어드레스 전극군 중 선택된 소정 개수의 어드레스 전극군에서만 다른 어드레스 전극군과 상이한 개수의 어드레스 전극을 포함할 수도 있는 것이다. 예를 들면, 플라즈마 디스플레이 패널 상의 복수의 어드레스 전극들이 Xa어드레스 전극군, Xb어드레스 전극군, Xc어드레스 전극군, Xd어드레스 전극군, Xe어드레스 전극군 및 Xf어드레스 전극군으로 나누어지는 경우에, Xa어드레스 전극군이 총 10개의 어드레스 전극을 포함하고, 또한 Xb어드레스 전극군이 또 다른 10개의 어드레스 전극을 포함하고, 이후의 Xc어드레스 전극군, Xd어드레스 전극군, Xe어드레스 전극군, Xf스캔 전극군은 각각 20개씩의 어드레스 전극을 포함하는 것이다.
이와 같이 구분되는 어드레스 전극군에서도 전술한 도 15에서처럼 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 공급되는 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 다른 어드레스 전극군과 서로 상이하게 한다. 이러한 어드레스 전극군 중 하나 이상에서 데이터 펄스의 전압 하강 시간 및 전압 상승 시간을 다른 어드레스 전극군과 상이하게 하는 방법은 이미 상세히 설명되었으므로 중복되는 설명은 생략한다.
이상에서는 데이터 펄스의 펄스폭과는 관계없이 데이터 펄스의 전압 상승 시간 및 데이터 펄스의 전압 하강 시간을 조절하였지만, 이와는 다르게 데이터 펄스의 펄스폭을 고려하여 데이터 펄스의 전압 하강 시간 및 데이터 펄스의 전압 상승 시간을 조절하는 방법을 살펴보면 다음 도 19와 같다.
도 19는 데이터 펄스의 펄스폭을 고려한 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 설명하기 위한 도면이다.
도 19를 살펴보면, 상이한 두 개의 데이터 펄스가 펄스폭은 동일하면서, 전압 상승 시간 및 전압 하강 시간이 서로 다르다. 여기 도 19에 도시된 XA 및 XB는 하나의 어드레스 전극일 수도 있고, 또는 적어도 하나 이상의 어드레스 전극을 포함하는 하나의 어드레스 전극군일 수도 있는 것이다. 예를 들면 도 19와 같이 모든 데이터 펄스의 펄스폭이 W로 동일하다. 이와 같이 데이터 펄스의 폭을 동일하게 한 상태에서 두 개의 상이한 데이터 펄스간에 전압 상승 시간 및 데이터 펄스의 전압 하강 시간을 서로 다르게 하기 위해서는 데이터 펄스의 전압 상승 시간이 길어질수 록 데이터 펄스의 전압 하강 시간은 짧아지도록 하는 것이 바람직하다.
즉, 도 19의 경우에서 시점 t1, t2, t3, t4, t5간의 간격이 모두 동일하다고 가정할 때, 하나의 어드레스 전극 또는 하나의 어드레스 전극군인 XA에 공급되는 데이터 펄스의 전압 상승 시간이 현재의 (t2-t1)에서 (t3-t1)로 변경되는 경우에는 이러한 XA에 공급되는 데이터 펄스의 펄스폭을 유지하기 위해 전압 하강 시간이 (t6-t4)에서 (t6-t5)로 변경되는 것이다.
이와 같이, 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 조절하면서도 펄스폭을 유지하는 이유는 충분한 어드레스 방전을 유지하기 위해서이다. 예를 들어 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 조절하면서 데이터 펄스의 폭을 과도하게 줄인다면 어드레스 기간에서 공급되는 스캔 펄스와 대응되어 발생하는 어드레스 방전의 지속 시간이 과도하게 짧아지게 된다. 이에 따라 방전셀 내에서 벽전하가 부족하게 되어 어드레스 기간 이후의 서스테인 기간에서의 서스테인 방전이 불안정해진다. 심지어는 데이터 펄스의 폭이 과도하게 작으면 서스테인 기간에서 서스테인 방전이 발생하지 않는 경우도 발생한다. 따라서 데이터 펄스의 전압 하강 시간 및 전압 상승 시간을 조절하면서도 데이터 펄스의 펄스폭을 충분한 어드레스 방전을 일으킬 만큼으로 유지하는 것이다.
이와 같이, 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 조절하는 본 발명은 하나의 데이터 드라이브 집적회로(Integrated Circuit : IC)에 포함되는 채 널의 수가 상대적으로 많은 경우, 예컨대 채널의 수가 170개 이상인 경우에 더욱 효과적이다. 예를 들어 하나의 데이터 드라이브 집적회로에 포함되는 채널의 수가 10개라고 가정하자. 이러한 경우 하나의 데이터 드라이브 집적회로에는 전술한 10개의 채널에 발생하는 노이즈의 영향을 받는다. 그러나 하나의 데이터 드라이브 집적회로가 170개의 채널을 포함하는 경우에는 이러한 170개의 채널에 발생하는 노이즈의 영향을 받게 되는 것이다. 결국, 하나의 데이터 드라이브 집적회로에 포함되는 채널의 개수가 증가하면 할수록 하나의 데이터 드라이브 집적회로에 영향을 미치는 노이즈의 크기 또한 증가하게 된다. 결국, 데이터 펄스의 전압 상승 시간 및 전압 하강 시간을 조절하는 본 발명은 하나의 데이터 드라이브 집적회로에 포함되는 채널의 수가 상대적으로 많은 경우에 더욱 효과적인 것이다.
이와 같이 하나의 데이터 드라이브 집적회로에 포함된 채널의 수가 상대적으로 많은 경우에 복수의 채널별로 어드레스 기간에 공급되는 데이터 펄스의 전압 하강 시간 또는 전압 상승 시간 중 하나 이상을 조절하는 것이 바람직한다, 이를 살펴보면 다음 도 20과 같다.
도 20은 하나의 데이터 드라이브 집적회로에 포함된 복수의 채널로 공급되는 데이터 펄스의 전압 하강 시간 또는 전압 상승 시간 중 하나 이상을 조절하는 방법의 일례를 설명하기 위한 도면이다.
도 20을 살펴보면, 도 20과 같이 플라즈마 디스플레이 장치의 데이터 드라이브 집적회로(2000)가 복수의 채널들을 포함하고, 이렇게 복수의 채널들을 포함하는 하나의 데이터 드라이브 집적회로(2000)상에서 채널들이 A 채널군(2001), B 채널군 (2002), C 채널군(2003) 및 D 채널군(2004)으로 나누어지고, 이러한 각각의 채널군이 서로 다른 전압 상승 시간을 갖는 데이터 펄스를 해당 어드레스 전극(X)으로 공급하는 경우, 이러한 각각의 채널군이 서로 다른 전압 상승 시간을 갖는 데이터 펄스를 공급하도록 하기 위해, 각각의 채널군으로 서로 다른 STB(Strobe)를 통해 제어신호를 공급한다.
예를 들면, 하나의 데이터 드라이브 집적회로(2000)상에 총 200개의 채널이 형성되는 경우에, 1번 채널부터 50번 채널까지의 채널을 포함하는 A 채널군(2001)으로 STB1을 통해 데이터 펄스의 전압 상승 시간을 도 16의 Xa전극군과 같은 (t2-t1)로 하기 위한 제어신호를 공급하고, 51번 채널부터 100번 채널까지의 채널을 포함하는 B 채널군(2002)으로 STB2를 통해 데이터 펄스의 전압 상승 시간을 도 16의 Xb전극군과 같은 (t3-t1)로 하기 위한 제어신호를 공급하고, 이와 같은 방법으로 101번 채널부터 150번 채널까지의 채널을 포함하는 C 채널군(2003)으로 STB3을 통해 데이터 펄스의 전압 상승 시간을 도 16의 Xc전극군과 같은 (t4-t1)로 하기 위한 제어신호를 공급하고, 151번 스캔 전극부터 200번 채널까지의 채널을 포함하는 D 채널군(2004)으로 STB4을 통해 데이터 펄스의 전압 상승 시간을 도 16의 Xd전극군과 같이 (t5-t1)로 하기 위한 제어신호를 공급한다.
이러한, 제어신호를 공급하기 위한 전술한 STB의 라인 수는 데이터 펄스의 전압 상승 시간의 개수에 따라 정해질 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명의 플라즈마 디스플레이 장치는 어드레스 기간에서 어드레스 전극으로 인가되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간을 조절하여 노이즈의 발생을 저감시킴으로써, 어드레스 방전을 안정시켜 플라즈마 디스플레이 패널의 방전 효율을 저감을 억제하고, 또한 데이터 드라이브 IC의 전기적 손상을 방지하는 효과가 있다.

Claims (26)

  1. 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 복수의 어드레스을 구동하기 위한 데이터 구동부; 및
    상기 데이터 구동부를 제어하여, 어드레스 기간에 상기 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상을 100ns(나노초) 이상으로 하며, 하나 이상의 상기 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간을 다른 어드레스 전극군과 다르도록 하거나, 또는 데이터 펄스의 전압 하강 시간을 다른 어드레스 전극군과 다르도록 하는 데이터 펄스 제어부;
    를 포함하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 어드레스 전극군의 개수를 2개 이상, 상기 어드레스 전극의 총 개수보다 적은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 어드레스 전극군의 개수를 4개 이상 8개 이하로 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 어드레스 전극군은 100개 이상 1000개 이하의 상기 어드레스 전극을 포함하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    동일한 어드레스 전극군에 포함된 모든 어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 각각 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 상승 시간이 상이한 두 개의 데이터 펄스의 전압 상승 시간의 차이는 서로 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 하강 시간이 상이한 두 개의 데이터 펄스의 전압 하강 시간의 차이는 서로 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 데이터 펄스의 전압 상승 시간이 길어질수록 상기 데이터 펄스의 전압 하강 시간은 짧아지도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제 1 항에 있어서,
    상기 데이터 펄스 제어부는
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스의 펄스폭은 모두 동일하도록 하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    어드레스 기간에 상기 복수의 어드레스 전극으로 공급되는 데이터 펄스의 전압 상승 시간 또는 전압 하강 시간 중 하나 이상은 100ns(나노초) 이상이며,
    하나 이상의 상기 어드레스 전극을 포함하는 복수의 어드레스 전극군 중 하나 이상의 어드레스 전극군으로 인가되는 데이터 펄스의 전압 상승 시간은 다른 어드레스 전극군과 다르거나, 또는 데이터 펄스의 전압 하강 시간은 다른 어드레스 전극군과 다른 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제 14 항에 있어서,
    상기 어드레스 전극군의 개수는 2개 이상, 상기 어드레스 전극의 총 개수보다 적은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  19. 제 14 항에 있어서,
    상기 어드레스 전극군의 개수는 2개 이상 8개 이하인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  20. 제 14 항에 있어서,
    상기 어드레스 전극군은 100개 이상 1000개 이하의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  21. 제 20 항에 있어서,
    상기 어드레스 전극군은 모두 동일한 개수의 상기 어드레스 전극을 포함하거나 하나 이상에서 상이한 개수의 상기 어드레스 전극을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  22. 제 14 항에 있어서,
    동일한 어드레스 전극군에 포함된 모든 어드레스 전극에 인가되는 데이터 펄스의 전압 상승 시간과 전압 하강 시간은 각각 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  23. 제 14 항에 있어서,
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 상승 시간이 상이한 두 개의 데이터 펄스의 전압 상승 시간의 차이는 서로 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  24. 제 14 항에 있어서,
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스 중 전압 하강 시간이 상이한 두 개의 데이터 펄스의 전압 하강 시간의 차이는 서로 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  25. 제 14 항에 있어서,
    상기 데이터 펄스의 전압 상승 시간이 길어질수록 상기 데이터 펄스의 전압 하강 시간은 짧아지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  26. 제 14 항에 있어서,
    상기 복수의 어드레스 전극군에 인가되는 데이터 펄스의 펄스폭은 모두 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020050038984A 2005-05-10 2005-05-10 플라즈마 디스플레이 장치 및 그의 구동 방법 Expired - Fee Related KR100692867B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050038984A KR100692867B1 (ko) 2005-05-10 2005-05-10 플라즈마 디스플레이 장치 및 그의 구동 방법
CNB2006100092314A CN100492467C (zh) 2005-05-10 2006-02-15 等离子显示装置及其驱动方法
EP06003068A EP1722347A3 (en) 2005-05-10 2006-02-15 Plasma display apparatus and driving method thereof
US11/354,152 US7733301B2 (en) 2005-05-10 2006-02-15 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050038984A KR100692867B1 (ko) 2005-05-10 2005-05-10 플라즈마 디스플레이 장치 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR100692867B1 true KR100692867B1 (ko) 2007-03-12

Family

ID=36922068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038984A Expired - Fee Related KR100692867B1 (ko) 2005-05-10 2005-05-10 플라즈마 디스플레이 장치 및 그의 구동 방법

Country Status (4)

Country Link
US (1) US7733301B2 (ko)
EP (1) EP1722347A3 (ko)
KR (1) KR100692867B1 (ko)
CN (1) CN100492467C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867598B1 (ko) * 2006-03-14 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR20090078532A (ko) * 2008-01-15 2009-07-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5170313B2 (ja) * 2009-07-10 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2011089886A1 (ja) * 2010-01-19 2013-05-23 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011089887A1 (ja) * 2010-01-19 2011-07-28 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
DE202013100076U1 (de) 2013-01-08 2013-01-17 Michael Maurus Ligatorsystem mit Zwischenring zwischen den Ringbändern

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160901A (ja) * 1994-12-07 1996-06-21 Nec Corp 表示パネルの駆動回路
KR20010001585A (ko) * 1999-06-07 2001-01-05 구자홍 플라즈마 디스플레이 패널의 어드레스전극 구동 방법 및 그 장치
JP2001051648A (ja) * 1999-08-13 2001-02-23 Nec Corp プラズマディスプレイの駆動方法及び駆動装置
JP2005049823A (ja) * 2003-07-11 2005-02-24 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750855T2 (de) * 1986-02-21 1995-05-24 Canon Kk Anzeigegerät.
JPH07134566A (ja) 1993-11-10 1995-05-23 Oki Electric Ind Co Ltd 直流型気体放電発光装置の駆動方法
JP3447185B2 (ja) 1996-10-15 2003-09-16 富士通株式会社 フラット表示パネルを利用した表示装置
US6160530A (en) * 1997-04-02 2000-12-12 Nec Corporation Method and device for driving a plasma display panel
JP3633761B2 (ja) * 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
JPH1165516A (ja) 1997-08-18 1999-03-09 Hitachi Ltd プラズマディスプレイパネルの駆動方法および駆動装置
TW423006B (en) * 1998-03-31 2001-02-21 Toshiba Corp Discharge type flat display device
JP2001272948A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2002014651A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 表示装置
JP4695770B2 (ja) * 2001-03-28 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
JP3682422B2 (ja) * 2001-06-26 2005-08-10 株式会社日立製作所 プラズマディスプレイ装置の駆動方法
KR20060022269A (ko) * 2003-06-23 2006-03-09 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이패널 장치 및 그 구동방법
KR100761113B1 (ko) * 2004-06-30 2007-09-21 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08160901A (ja) * 1994-12-07 1996-06-21 Nec Corp 表示パネルの駆動回路
KR20010001585A (ko) * 1999-06-07 2001-01-05 구자홍 플라즈마 디스플레이 패널의 어드레스전극 구동 방법 및 그 장치
JP2001051648A (ja) * 1999-08-13 2001-02-23 Nec Corp プラズマディスプレイの駆動方法及び駆動装置
JP2005049823A (ja) * 2003-07-11 2005-02-24 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法

Also Published As

Publication number Publication date
US7733301B2 (en) 2010-06-08
US20060256041A1 (en) 2006-11-16
EP1722347A2 (en) 2006-11-15
CN100492467C (zh) 2009-05-27
CN1862636A (zh) 2006-11-15
EP1722347A3 (en) 2009-04-22

Similar Documents

Publication Publication Date Title
EP1717786A2 (en) Plasma display apparatus and image processing method thereof
JP4373371B2 (ja) プラズマディスプレイ装置およびその駆動方法
US7733301B2 (en) Plasma display apparatus and driving method thereof
KR100607252B1 (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법
EP1722350A1 (en) Plasma display apparatus and driving method thereof
KR100727300B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20060054880A (ko) 플라즈마 디스플레이 패널의 구동방법
US7868849B2 (en) Plasma display apparatus and method of driving the same
KR100726633B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705277B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100726640B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100738223B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100603662B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100761166B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20070087703A (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR100658395B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100602276B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100793292B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100811551B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100747270B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100658357B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
EP1669973A2 (en) Plasma display apparatus
KR100726955B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100727296B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100705280B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050510

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060722

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20061016

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060722

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20061115

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20061016

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070105

Appeal identifier: 2006101010100

Request date: 20061115

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20061215

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20061115

Patent event code: PB09011R01I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20070105

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20061222

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091230

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101223

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111220

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130226

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140224

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209