[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100690366B1 - Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same - Google Patents

Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same Download PDF

Info

Publication number
KR100690366B1
KR100690366B1 KR1020050078774A KR20050078774A KR100690366B1 KR 100690366 B1 KR100690366 B1 KR 100690366B1 KR 1020050078774 A KR1020050078774 A KR 1020050078774A KR 20050078774 A KR20050078774 A KR 20050078774A KR 100690366 B1 KR100690366 B1 KR 100690366B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
layer
high refractive
light emitting
Prior art date
Application number
KR1020050078774A
Other languages
Korean (ko)
Other versions
KR20070024146A (en
Inventor
김성한
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050078774A priority Critical patent/KR100690366B1/en
Publication of KR20070024146A publication Critical patent/KR20070024146A/en
Application granted granted Critical
Publication of KR100690366B1 publication Critical patent/KR100690366B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

광추출용 거칠어진 표면을 갖는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 이 발광 다이오드는 하부 N형 반도체층 및 P형 반도체층을 포함한다. 활성층이 하부 N형 반도체층과 P형 반도체층 사이에 개재된다. 고굴절 물질층이 활성층에 대향하여 P형 반도체층 상에 위치한다. 상기 고굴절 물질층은 거칠어진 표면(roughened surface)을 갖는다. 이에 따라, 광추출 효율이 개선된 발광 다이오드를 제공할 수 있다.Disclosed are a light emitting diode having a roughened surface for light extraction and a method of manufacturing the same. This light emitting diode includes a lower N-type semiconductor layer and a P-type semiconductor layer. An active layer is interposed between the lower N-type semiconductor layer and the P-type semiconductor layer. A high refractive material layer is positioned on the P-type semiconductor layer opposite the active layer. The high refractive material layer has a roughened surface. Accordingly, it is possible to provide a light emitting diode having improved light extraction efficiency.

발광 다이오드, 거칠어진 표면(roughened surface), 광추출 효율(light extraction efficiency) Light Emitting Diodes, Roughened Surfaces, Light Extraction Efficiency

Description

광추출을 위한 거칠어진 표면을 갖는 발광 다이오드 및 그것을 제조하는 방법{LIGHT EMITTING DIODE HAVIGNG A ROUGHENED SURFACE FOR LIGHT EXTRACTION AND METHOD OF FABRICATING THE SAME}LIGHT EMITTING DIODE HAVIGNG A ROUGHENED SURFACE FOR LIGHT EXTRACTION AND METHOD OF FABRICATING THE SAME}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.2 to 5 are cross-sectional views illustrating a method of manufacturing a light emitting diode according to an embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.6 is a cross-sectional view for describing a light emitting diode according to another exemplary embodiment of the present invention.

본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 광추출용 거칠어진 표면을 갖는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a light emitting diode having a rough surface for light extraction and a method of manufacturing the same.

질화갈륨(GaN) 계열의 발광 다이오드가 약 10년 동안 적용되고 개발되어 왔다. GaN 계열의 LED는 LED 기술을 상당히 변화시켰으며, 현재 천연색 LED 표시소 자, LED 교통 신호기, 백색 LED 등 다양한 응용에 사용되고 있다.Gallium nitride (GaN) series light emitting diodes have been applied and developed for about 10 years. GaN-based LEDs have changed the LED technology considerably and are currently used in a variety of applications, including color LED indicators, LED traffic signals, and white LEDs.

최근, 고효율 백색 LED는 형광 램프를 대체할 것으로 기대되고 있으며, 특히 백색 LED의 효율(efficiency)은 통상의 형광램프의 효율에 유사한 수준에 도달하고 있다. 그러나, LED효율은 더욱 개선될 여지가 있으며, 따라서 지속적인 효율 개선이 더욱 요구되고 있다.Recently, high-efficiency white LEDs are expected to replace fluorescent lamps. In particular, the efficiency of white LEDs has reached a level similar to that of conventional fluorescent lamps. However, there is a possibility that the LED efficiency is further improved, and thus continuous efficiency improvement is further required.

LED 효율을 개선하기 위해 두 가지의 주요한 접근이 시도되고 있다. 첫째는 결정질(crystal quality) 및 에피층 구조에 의해 결정되는 내부 양자 효율(interna quantum efficiency)을 증가시키는 것이고, 둘째는 광추출 효율(light extraction efficiency)을 증가시키는 것이다.Two major approaches are being attempted to improve LED efficiency. The first is to increase the internal quantum efficiency, which is determined by the crystal quality and epilayer structure, and the second is to increase the light extraction efficiency.

내부 양자 효율은 현재 70~80%에 이르고 있어 개선의 여지가 많지 않으나, 광추출 효율은 개선의 여지가 많다. 광추출 효율 개선은, 내부 반사에 의한 내부 광손실을 제거하는 것이 주요한 과제가 되고 있다.Internal quantum efficiency is currently 70-80%, so there is not much room for improvement, but light extraction efficiency has much room for improvement. Improvement of light extraction efficiency has become a major problem to remove the internal light loss by internal reflection.

내부반사를 방지하여 광추출 효율을 개선시킨 발광 다이오드가 "표면 거침을 통한 GaN 계열 발광 다이오드의 추출 효율 개선"(Increase in the extraction efficiency of GaN-Based ligth emitting diodes via surface roughening)이라는 제목으로 후지 등(Fujii et al.)에 의해 어플라이드 피직스 레터스(Applied physics letters, Vol84, N6, p855~857)에 개시된 바 있다.The light emitting diode, which prevents internal reflection and improves light extraction efficiency, is called Fuji, etc. under the title of "Increase in the extraction efficiency of GaN-Based ligth emitting diodes via surface roughening". It was disclosed in Applied physics letters, Vol84, N6, p855-857 by Fujii et al.

상기 발광 다이오드는 사파이어 기판 상에 N형 반도체층, 활성층 및 P형 반도체층을 적층하고, 서브마운트 상에 상기 반도체층들을 본딩하고 레이저 리프트-오프(Laser lift-off; LLO) 기술을 사용하여 상기 반도체층들을 기판으로부터 분리 한 후, 상기 N형 반도체층의 표면을 거칠게 하여 형성된다. 상기 N형 반도체층의 표면을 거칠게 형성함에 따라, N형 반도체층을 통해 외부로 방출되는 광의 추출 효율을 개선할 수 있다.The light emitting diode is stacked on an sapphire substrate with an N-type semiconductor layer, an active layer and a P-type semiconductor layer, bonding the semiconductor layers on a submount and using laser lift-off (LLO) technology. After separating the semiconductor layers from the substrate, it is formed by roughening the surface of the N-type semiconductor layer. By roughening the surface of the N-type semiconductor layer, it is possible to improve the extraction efficiency of light emitted to the outside through the N-type semiconductor layer.

그러나, 상기 발광 다이오드는 서브마운트에 반도체층들을 본딩하고, LLO 기술을 사용하여 반도체층들을 기판으로부터 분리해야 하므로 제조 공정이 복잡하고, 제조 공정수가 증가한다.However, since the light emitting diodes must bond the semiconductor layers to the submount and separate the semiconductor layers from the substrate using LLO technology, the manufacturing process is complicated and the number of manufacturing processes is increased.

본 발명이 이루고자 하는 기술적 과제는, 광추출 효율 개선을 위한 거칠어진 표면을 갖는 발광 다이오드를 제공하되, 제조 공정이 단순한 발광 다이오드를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting diode having a rough surface for improving light extraction efficiency, and to provide a light emitting diode having a simple manufacturing process.

상기 기술적 과제를 달성하기 위하여, 본 발명은 광추출용 거칠어진 표면을 갖는 발광 다이오드 및 그것을 제조하는 방법을 제공한다. 본 발명의 일 태양에 따른 발광 다이오드는 하부 N형 반도체층 및 P형 반도체층을 포함한다. 활성층이 상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재된다. 또한, 고굴절 물질층이 상기 활성층에 대향하여 상기 P형 반도체층 상에 위치한다. 상기 고굴절 물질층은 거칠어진 표면을 갖는다. 이에 따라, 광추출 효율이 개선된 발광 다이오드를 제공할 수 있으며, 레이저 리프트-오프(LLO) 기술 등을 사용함이 없이 거칠어진 표면을 갖는 발광 다이오드를 제조할 수 있어 제조 공정이 단순해진다.In order to achieve the above technical problem, the present invention provides a light emitting diode having a rough surface for light extraction and a method of manufacturing the same. A light emitting diode according to an aspect of the present invention includes a lower N-type semiconductor layer and a P-type semiconductor layer. An active layer is interposed between the lower N-type semiconductor layer and the P-type semiconductor layer. In addition, a high refractive material layer is disposed on the P-type semiconductor layer opposite the active layer. The high refractive material layer has a roughened surface. As a result, a light emitting diode having improved light extraction efficiency can be provided, and a light emitting diode having a rough surface can be manufactured without using a laser lift-off (LLO) technology, thereby simplifying the manufacturing process.

상기 고굴절 물질층은 상기 P형 반도체층의 굴절률보다 큰 굴절률을 갖는다. 이에 따라, 상기 활성층에서 발생된 광은 상기 P형 반도체층과 고굴절 물질층의 계면에서 전반사됨이 없이 상기 고굴절 물질층으로 입사되므로, 전반사에 의한 내부 광손실을 방지할 수 있다.The high refractive material layer has a refractive index greater than that of the P-type semiconductor layer. Accordingly, since the light generated in the active layer is incident on the high refractive material layer without total reflection at the interface between the P-type semiconductor layer and the high refractive material layer, internal light loss due to total reflection can be prevented.

상기 고굴절 물질층은 상기 P형 반도체층을 노출시키는 개구부를 가질 수 있다. P형 오믹금속이 상기 개구부에 형성되어 상기 노출된 P형 반도체층에 접합된다. 이에 따라, 상기 P형 반도체층의 접합저항을 낮출 수 있다.The high refractive material layer may have an opening that exposes the P-type semiconductor layer. P-type ohmic metal is formed in the opening and bonded to the exposed P-type semiconductor layer. Accordingly, the junction resistance of the P-type semiconductor layer can be lowered.

본 발명의 다른 태양에 따른 발광 다이오드 제조방법은 기판 상에 하부 N형 반도체층, 활성층, P형 반도체층을 차례로 형성하는 것을 포함한다. 상기 P형 반도체층 상에 고굴절 물질층이 형성된다. 그 후, 상기 고굴절 물질층을 식각하여 거칠어진 표면을 형성한다. 본 태양에 따른 발광 다이오드 제조방법은, 종래기술과 같이 LLO 기술을 사용하여 반도체층들을 기판으로부터 분리할 필요가 없어, 제조 공정이 단순하다.A light emitting diode manufacturing method according to another aspect of the present invention includes forming a lower N-type semiconductor layer, an active layer, and a P-type semiconductor layer in sequence on a substrate. A high refractive material layer is formed on the P-type semiconductor layer. Thereafter, the high refractive material layer is etched to form a roughened surface. The light emitting diode manufacturing method according to the present embodiment does not need to separate the semiconductor layers from the substrate using the LLO technique as in the prior art, so that the manufacturing process is simple.

이에 더하여, 상기 고굴절 물질층을 식각하여 상기 P형 반도체층을 노출시키는 개구부를 형성할 수 있다. 상기 개구부에 P형 오믹금속이 형성된다. 상기 P형 오믹금속은 상기 P형 반도체층에 접합되어, P형 반도체층의 접합저항을 감소시킨다.In addition, the high refractive material layer may be etched to form an opening exposing the P-type semiconductor layer. P-type ohmic metal is formed in the opening. The P-type ohmic metal is bonded to the P-type semiconductor layer to reduce the bonding resistance of the P-type semiconductor layer.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be fully conveyed to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And, in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.

도 1을 참조하면, 기판(21) 상에 하부 N형 반도체층(25)이 위치한다. 상기 기판(21)은 도전성 기판 또는 사파이어와 같은 절연 기판일 수 있다. 한편, 상기 하부 N형 반도체층(25)과 상기 기판(21) 사이에 버퍼층(23)이 개재될 수 있다.Referring to FIG. 1, the lower N-type semiconductor layer 25 is positioned on the substrate 21. The substrate 21 may be an insulating substrate such as a conductive substrate or sapphire. The buffer layer 23 may be interposed between the lower N-type semiconductor layer 25 and the substrate 21.

상기 하부 N형 반도체층(25) 상부에 P형 반도체층(29)이 위치하며, 하부 N형 반도체층(25)과 P형 반도체층(29) 사이에 활성층(27)이 개재된다. 상기 활성층(27)은 단일 양자웰 또는 다중 양자웰일 수 있다. 상기 하부 N형 반도체층(25) 및 상기 P형 반도체층(29)은 상기 활성층(27)보다 넓은 밴드갭을 갖는다.The P-type semiconductor layer 29 is positioned on the lower N-type semiconductor layer 25, and an active layer 27 is interposed between the lower N-type semiconductor layer 25 and the P-type semiconductor layer 29. The active layer 27 may be a single quantum well or multiple quantum wells. The lower N-type semiconductor layer 25 and the P-type semiconductor layer 29 have a wider bandgap than the active layer 27.

상기 P형 반도체층(29) 상에 고굴절 물질층(31a)이 위치한다. 상기 고굴절 물질층(31a)은 상기 P형 반도체층(29)보다 큰 굴절률을 갖는다. 또한, 고굴절 물질층(31a)은 거칠어진 표면을 갖는다. 상기 거칠어진 표면은 다양한 형상들로 이루어질 수 있다. 예컨대, 상기 거칠어진 표면은, 도시한 바와 같이, 콘(cone)들로 이루어질 수 있으며, 상기 콘들은 단면이 육각형일 수 있다. 이와 달리, 상기 거칠어진 표면은 필라(pillar)들로 이루어질 수 있다.The high refractive material layer 31a is positioned on the P-type semiconductor layer 29. The high refractive material layer 31a has a larger refractive index than the P-type semiconductor layer 29. In addition, the high refractive material layer 31a has a roughened surface. The roughened surface may be of various shapes. For example, the roughened surface may be made of cones, as shown, and the cones may be hexagonal in cross section. Alternatively, the roughened surface may consist of pillars.

상기 하부 N형 반도체층, 활성층 및 P형 반도체층은 각각 (B, Al, Ga, In)N로 형성된 GaN 계열의 반도체층들일 수 있다. 또한, 고굴절 물질층(31a)은 (B, Al, Ga, In)N로 형성된 GaN 계열의 반도체층일 수 있으며, N형 또는 P형 반도체층일 수 있다. 그러나, 상기 반도체층들은 GaN 계열의 반도체층에 한정되는 것은 아니며, ZnO와 같은 다른 물질층들일 수 있다. 또한, 상기 고굴절 물질층(31a)은 반도체층에 한정되는 것은 아니며, 도전층 또는 비도전층의 투명 또는 반투명 물질층일 수 있다.The lower N-type semiconductor layer, the active layer, and the P-type semiconductor layer may be GaN-based semiconductor layers formed of (B, Al, Ga, In) N, respectively. In addition, the high refractive material layer 31a may be a GaN-based semiconductor layer formed of (B, Al, Ga, In) N, and may be an N-type or P-type semiconductor layer. However, the semiconductor layers are not limited to GaN-based semiconductor layers, and may be other material layers such as ZnO. In addition, the high refractive material layer 31a is not limited to the semiconductor layer, and may be a transparent or translucent material layer of a conductive layer or a non-conductive layer.

상기 고굴절 물질층(31a)은 상기 P형 반도체층(29)의 굴절률보다 큰 굴절률을 갖는 물질층으로 형성된다. 이에 따라, 상기 활성층에서 방출된 광이 P형 반도체층(29)과 고굴절 물질층(31a)의 계면에서 전반사되지 않고, 고굴절 물질층(31a)으로 입사될 수 있다.The high refractive material layer 31a is formed of a material layer having a refractive index larger than that of the P-type semiconductor layer 29. Accordingly, the light emitted from the active layer may be incident on the high refractive material layer 31a without being totally reflected at the interface between the P-type semiconductor layer 29 and the high refractive material layer 31a.

한편, 상기 고굴절 물질층(31a)은 상기 P형 반도체층(29)을 노출시키는 개구부를 가질 수 있다. 상기 개구부는 단일의 콘택홀 또는 행렬로 배치된 복수개의 콘택홀로 구성될 수 있다. 이와 달리, 상기 개구부는 단일의 트렌치 또는 행렬로 배치된 복수개의 트렌치들로 구성될 수 있다.Meanwhile, the high refractive material layer 31a may have an opening that exposes the P-type semiconductor layer 29. The opening may be composed of a single contact hole or a plurality of contact holes arranged in a matrix. Alternatively, the opening may consist of a plurality of trenches arranged in a single trench or matrix.

상기 개구부에 P형 오믹금속(33)이 형성된다. 상기 P형 오믹금속은 P형 반도체층(29)에 오믹접합되어, P형 반도체층의 접합저항을 감소시킨다. 상기 고굴절 물질층(31a)이 P형 또는 N형 반도체층인 경우, P형 오믹금속(33) 내의 전류분산은 상기 고굴절 물질층(31a)에 의해 실현될 수 있다. 이에 따라, P형 오믹금속(33)을 채택함에 따른 전압 상승을 최소화하는 것이 가능하다.P-type ohmic metal 33 is formed in the opening. The P-type ohmic metal is ohmic-bonded to the P-type semiconductor layer 29 to reduce the bonding resistance of the P-type semiconductor layer. When the high refractive material layer 31a is a P-type or N-type semiconductor layer, current dispersion in the P-type ohmic metal 33 may be realized by the high refractive material layer 31a. Accordingly, it is possible to minimize the voltage rise due to the adoption of the P-type ohmic metal 33.

상기 기판(21)이 도전성 기판인 경우, 상기 기판(21)의 하부에 N형 전극패드(도시하지 않음)가 형성될 수 있다. 이와 달리, 상기 기판(21)이 절연 기판인 경우, 상기 하부 N형 반도체층(25)이 측면쪽으로 연장되고, 상기 연장부에 N형 전극 패드가 형성될 수 있다. 또한, 상기 고굴절 물질층(31a) 상에 P형 전극패드(도시하지 않음)가 형성될 수 있다. 상기 P형 전극패드는 상기 P형 오믹금속에 직접 또는 상기 고굴절 물질층(31a)을 통해 전기적으로 연결된다.When the substrate 21 is a conductive substrate, an N-type electrode pad (not shown) may be formed under the substrate 21. In contrast, when the substrate 21 is an insulated substrate, the lower N-type semiconductor layer 25 may extend toward the side and an N-type electrode pad may be formed in the extension portion. In addition, a P-type electrode pad (not shown) may be formed on the high refractive material layer 31a. The P-type electrode pad is electrically connected to the P-type ohmic metal directly or through the high refractive material layer 31a.

본 실시예에 따르면, P형 반도체층(29) 상에 형성된 고굴절 물질층(31a)의 표면을 거칠게 형성하여, 광추출 효율을 개선시킨 발광 다이오드가 제공된다. 따라서, 레이저 리프트-오프(LLO) 기술 등을 사용하여 반도체층들을 기판(21)으로부터 분리시킬 필요가 없이 거칠어진 표면을 갖는 발광 다이오드를 제공할 수 있다.According to the present embodiment, there is provided a light emitting diode having a roughened surface of the high refractive material layer 31a formed on the P-type semiconductor layer 29 to improve the light extraction efficiency. Thus, a laser lift-off (LLO) technique or the like can be used to provide a light emitting diode having a roughened surface without the need to separate the semiconductor layers from the substrate 21.

이하, 도 2 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 발광 다이오드를 제조하는 방법을 설명한다.Hereinafter, a method of manufacturing a light emitting diode according to an embodiment of the present invention will be described with reference to FIGS. 2 to 5.

도 2를 참조하면, 기판(21) 상에 하부 N형 반도체층(25)을 형성한다. 상기 기판(21)은 사파이어, 절연성 SiC와 같은 절연 기판 또는 도전성 기판, 예컨대 SiC, GaN 또는 ZnO 기판일 수 있다. 상기 하부 N형 반도체층(25)은 예컨대, GaN 계열의 반도체층, 즉 (B, Al, Ga, In)N로 형성된 GaN 계열의 반도체층일 수 있다. 상기 GaN 계열의 반도체층에 Si이 도핑됨으로써 N형 반도체층이 될 수 있다.Referring to FIG. 2, a lower N-type semiconductor layer 25 is formed on the substrate 21. The substrate 21 may be an insulating substrate such as sapphire, insulating SiC or a conductive substrate such as SiC, GaN or ZnO substrate. The lower N-type semiconductor layer 25 may be, for example, a GaN-based semiconductor layer, that is, a GaN-based semiconductor layer formed of (B, Al, Ga, In) N. Si may be doped into the GaN-based semiconductor layer to form an N-type semiconductor layer.

상기 하부 N형 반도체층(25)을 형성하기 전, 버퍼층(23)을 형성할 수 있다. 상기 버퍼층(23)은 그 위에 형성될 반도체층들과 상기 기판(21)의 격자 부정합을 완화하여 선결함(dislocation) 등의 발생을 감소시킨다. 상기 버퍼층(23)은, 요구되는 발광 다이오드 구조에 따라, GaN 계열의 N형 반도체층 또는 반절연 반도체층일 수 있다.Before forming the lower N-type semiconductor layer 25, the buffer layer 23 may be formed. The buffer layer 23 mitigates lattice mismatch between the semiconductor layers to be formed thereon and the substrate 21 to reduce the occurrence of dislocations. The buffer layer 23 may be a GaN-based N-type semiconductor layer or a semi-insulating semiconductor layer, depending on the required light emitting diode structure.

상기 하부 N형 반도체층(25) 상에 활성층(27)이 형성된다. 상기 활성층(27) 은 (B, Al, Ga, In)N의 단일층 또는 밴드갭이 서로 다른 (B, Al, Ga, In)N층들이 교대로 적층된 다층구조일 수 있다.An active layer 27 is formed on the lower N-type semiconductor layer 25. The active layer 27 may have a single layer of (B, Al, Ga, In) N or a multilayer structure in which (B, Al, Ga, In) N layers having different band gaps are alternately stacked.

상기 활성층(27) 상에 P형 반도체층(29)이 형성된다. 상기 P형 반도체층 또한 (B, Al, Ga, In)N의 GaN 계열의 반도체층일 수 있으며, Mg가 도핑되어 P형 반도체층이 될 수 있다.The P-type semiconductor layer 29 is formed on the active layer 27. The P-type semiconductor layer may also be a GaN-based semiconductor layer of (B, Al, Ga, In) N, and may be doped with Mg to form a P-type semiconductor layer.

상기 하부 N형 반도체층(25), 활성층(27), P형 반도체층(29)은 각각 금속유기화학기상증착(metalorganic chemical vapor deposition; MOCVD), 수소화물 기상성장(hydride vapor phase epitaxy; HVPE), 분자선 성장(molecular beam epitaxy; MBE) 기술 등을 사용하여 형성될 수 있다.The lower N-type semiconductor layer 25, the active layer 27, and the P-type semiconductor layer 29 each include metalorganic chemical vapor deposition (MOCVD) and hydride vapor phase epitaxy (HVPE). , Molecular beam epitaxy (MBE) technology, or the like.

상기 P형 반도체층(29) 상에 고굴절 물질층(31)이 형성된다. 고굴절 물질층(31)은 예컨대 GaN 계열의 반도체층 또는 ZnO 계열의 반도체층일 수 있으나, 이에 한정되는 것은 아니며, 투명 또는 반투명한 도전 또는 비도전 물질층일 수 있다. 상기 고굴절 물질층(31)은, 증착되는 물질의 종류에 따라 다양한 증착 기술, 예컨대 MOCVD, HVPE, MBE 기술 등을 사용하여 형성될 수 있다. 상기 고굴절 물질층(31)은 상기 P형 반도체층(29)의 굴절률보다 큰 굴절률을 갖는 물질로 형성된다. 상기 고굴절 물질층(31)이 GaN 계열의 반도체층인 경우, 고굴절 물질층(31)의 굴절률은 도펀트의 양 또는 Ga의 상대적인 조성비에 따라 조절이 가능하다.The high refractive material layer 31 is formed on the P-type semiconductor layer 29. The high refractive material layer 31 may be, for example, a GaN-based semiconductor layer or a ZnO-based semiconductor layer, but is not limited thereto and may be a transparent or translucent conductive or non-conductive material layer. The high refractive material layer 31 may be formed using various deposition techniques, such as MOCVD, HVPE, MBE technology, depending on the type of material to be deposited. The high refractive material layer 31 is formed of a material having a refractive index larger than that of the P-type semiconductor layer 29. When the high refractive material layer 31 is a GaN-based semiconductor layer, the refractive index of the high refractive material layer 31 may be adjusted according to the amount of dopant or the relative composition ratio of Ga.

상기 반도체층들은 차례로 성장되어 적층되며, 성장되는 동안 도펀트 소오스에 의해 필요한 도펀트들이 도핑될 수 있다.The semiconductor layers are sequentially grown and stacked, and the dopants required by the dopant source may be doped during the growth.

도 3을 참조하면, 상기 고굴절 물질층(31)의 표면을 부분 식각하여 거칠어진 표면을 갖는 고굴절 물질층(31a)을 형성한다. 상기 식각 공정은 식각마스크를 이용한 건식 식각 또는 PEC(photoelectrochemical) 식각 기술을 사용하여 수행될 수 있다.Referring to FIG. 3, the surface of the high refractive material layer 31 is partially etched to form a high refractive material layer 31 a having a roughened surface. The etching process may be performed using a dry etching using an etching mask or a photoelectrochemical (PEC) etching technique.

상기 건식 식각에 의해 콘(cone)들로 이루어진 거칠어진 표면 또는 필라(pillar)들로 이루어진 거칠어진 표면이 형성될 수 있으며, PEC 식각에 의해 콘들로 이루어진 거칠어진 표면이 형성될 수 있다. 상기 건식 식각의 예로서, 미국특허공개 제2005/0145864호는 혼성중합체(copolymer)를 이용한 건식 식각 기술을 개시하고 있다. 한편, PEC 식각의 예는, 종래기술에서 설명한 후지 등의 논문에 설명되어 있다. 여기서는 KOH 용액을 전해액으로, Xe 램프를 광원으로 사용한 PEC 식각이 소개되어 있다. 한편, 상기 광원으로는 Hg 램프가 사용될 수도 있다.The dry etching may form a roughened surface made of cones or a roughened surface made of pillars, and the PEC etching may form a roughened surface made of cones. As an example of such dry etching, US Patent Publication No. 2005/0145864 discloses a dry etching technique using a copolymer. On the other hand, an example of PEC etching is described in the paper of Fuji et al. Described in the prior art. Here, PEC etching using a KOH solution as an electrolyte and an Xe lamp as a light source is introduced. Meanwhile, an Hg lamp may be used as the light source.

도 4를 참조하면, 상기 고굴절 물질층(31a)을 식각하여 P형 반도체층(29)을 노출시키는 개구부를 형성한다. 상기 개구부는 사진 및 식각 공정을 사용하여 형성될 수 있다. 상기 개구부는 콘택홀(들) 또는 트렌치(들)로 구성될 수 있다.Referring to FIG. 4, the high refractive material layer 31a is etched to form an opening exposing the P-type semiconductor layer 29. The opening may be formed using a photo and etching process. The opening may be composed of contact hole (s) or trench (es).

상기 개구부에 P형 오믹금속(33)을 형성한다. 상기 P형 오믹금속은 예컨대, Ni/Au 일 수 있다. 상기 P형 오믹금속(33)은 리프트-오프(lift-off) 기술을 사용하여 형성될 수 있으며, 오믹접합을 위해 열처리가 수행될 수 있다.P-type ohmic metal 33 is formed in the opening. The p-type ohmic metal may be, for example, Ni / Au. The P-type ohmic metal 33 may be formed using a lift-off technique, and heat treatment may be performed for ohmic bonding.

여기서는, 거칠어진 표면을 갖는 고굴절 물질층(31a)을 형성한 후, P형 오믹금속(33)을 형성하는 것으로 설명하였으나, 도 3의 거칠어진 표면을 갖는 고굴절 물질층(31a)을 형성하기 전에 P형 오믹금속(33)을 형성할 수도 있다.Here, the P-type ohmic metal 33 is formed after the formation of the high refractive material layer 31a having the roughened surface, but before the formation of the high refractive material layer 31a having the roughened surface of FIG. 3. P-type ohmic metal 33 may be formed.

도 5를 참조하면, 상기 고굴절 물질층(31a), P형 반도체층(29) 및 활성층 (27)의 일부를 차례로 식각하여 하부 N형 반도체층(25)을 노출시킨다. 그 후, 상기 노출된 하부 N형 반도체층(25) 상에 N형 본딩패드(35)를 형성한다. 또한, 고굴절 물질층(31a)의 소정 영역 상에 P형 본딩패드(도시하지 않음)를 형성한다.Referring to FIG. 5, a portion of the high refractive material layer 31a, the P-type semiconductor layer 29, and the active layer 27 are sequentially etched to expose the lower N-type semiconductor layer 25. Thereafter, an N-type bonding pad 35 is formed on the exposed lower N-type semiconductor layer 25. In addition, a P-type bonding pad (not shown) is formed on a predetermined region of the high refractive material layer 31a.

이에 따라, 상기 N형 본딩패드(35)와 P형 본딩패드를 통해 전력을 공급함으로써 상기 발광 다이오드를 구동할 수 있다. 전력이 공급됨에 따라, 상기 활성층(27)에서 광이 발생되며, 발생된 광은 P형 반도체층(29)을 통과하여 고굴절 물질층(31a)으로 입사된다. 상기 고굴절 물질층(31a)은 P형 반도체층(29)의 굴절률보다 큰 굴절률을 가지므로, 전반사 없이 상기 고굴절 물질층(31a)으로 광이 입사된다. 한편, 상기 고굴절 물질층(31a)에 입사된 광은 거칠어진 표면 구조에 의해 상기 고굴절 물질층(31a)의 표면에서 밖으로 방출된다. 이에 따라, 평평한 표면을 갖는 발광 다이오드에 비해 전반사에 의해 내부에서 발생되는 광손실을 감소시킬 수 있어 광추출 효율이 개선된다.Accordingly, the light emitting diode may be driven by supplying power through the N-type bonding pad 35 and the P-type bonding pad. As power is supplied, light is generated in the active layer 27, and the generated light passes through the P-type semiconductor layer 29 and is incident to the high refractive material layer 31a. Since the high refractive material layer 31a has a refractive index larger than that of the P-type semiconductor layer 29, light is incident on the high refractive material layer 31a without total reflection. Meanwhile, the light incident on the high refractive material layer 31a is emitted out of the surface of the high refractive material layer 31a by the rough surface structure. Accordingly, the light loss generated from the inside due to total reflection can be reduced compared to the light emitting diode having the flat surface, thereby improving the light extraction efficiency.

한편, 상기 기판(21)이 도전성 기판인 경우, 도 6에 도시한 바와 같이, N형 본딩패드(55)는 상기 기판(21)의 하부에 형성될 수 있다. 이때, 상기 버퍼층(23)은 도전성이다. 본 실시예에 따르면, 더 넓은 면적의 활성층(27)을 확보할 수 있어, 단일칩에서 방출되는 광출력을 증가시킬 수 있다.Meanwhile, when the substrate 21 is a conductive substrate, as shown in FIG. 6, an N-type bonding pad 55 may be formed under the substrate 21. At this time, the buffer layer 23 is conductive. According to this embodiment, a larger area of the active layer 27 can be secured, thereby increasing the light output emitted from a single chip.

본 발명의 실시예들에 따르면, 광추출 효율 개선을 위한 거칠어진 표면을 갖는 발광 다이오드를 제공하되, 제조 공정이 단순한 발광 다이오드 및 그것을 제조하는 방법을 제공할 수 있다.According to embodiments of the present invention, a light emitting diode having a roughened surface for improving light extraction efficiency may be provided, and a light emitting diode having a simple manufacturing process and a method of manufacturing the same may be provided.

Claims (6)

하부 N형 반도체층;Lower N-type semiconductor layer; P형 반도체층;P-type semiconductor layer; 상기 하부 N형 반도체층과 상기 P형 반도체층 사이에 개재된 활성층; 및An active layer interposed between the lower N-type semiconductor layer and the P-type semiconductor layer; And 상기 활성층에 대향하여 상기 P형 반도체층 상에 위치하고, 상기 P형 반도체층의 굴절률보다 큰 굴절률을 가지며, 거칠어진 표면을 갖는 고굴절 물질층을 포함하는 발광 다이오드.And a high refractive material layer disposed on the P-type semiconductor layer opposite the active layer and having a refractive index greater than that of the P-type semiconductor layer and having a roughened surface. 청구항 1에 있어서,The method according to claim 1, 상기 고굴절 물질층은 상기 P형 반도체층을 노출시키는 개구부를 갖고,The high refractive material layer has an opening that exposes the P-type semiconductor layer, 상기 개구부에 형성되어 상기 노출된 P형 반도체층에 접합된 P형 오믹금속을 더 포함하는 발광 다이오드.And a P-type ohmic metal formed in the opening and bonded to the exposed P-type semiconductor layer. 청구항 1에 있어서,The method according to claim 1, 상기 하부 N형 반도체층, 활성층, P형 반도체층 및 고굴절 물질층은 각각 (B, Al, Ga, In)N로 형성된 발광 다이오드.The lower N-type semiconductor layer, the active layer, the P-type semiconductor layer and the high refractive material layer are each formed of (B, Al, Ga, In) N. 기판 상에 하부 N형 반도체층, 활성층, P형 반도체층을 형성하고,Forming a lower N-type semiconductor layer, an active layer, and a P-type semiconductor layer on the substrate, 상기 P형 반도체층 상에 상기 P형 반도체층보다 큰 굴절률을 갖는 고굴절 물 질층을 형성하고,Forming a high refractive index material layer having a refractive index greater than that of the P-type semiconductor layer on the P-type semiconductor layer, 상기 고굴절 물질층을 부분 식각하여 거칠어진 표면을 형성하는 것을 포함하는 발광 다이오드 제조방법.And partially etching the high refractive material layer to form a roughened surface. 청구항 4에 있어서,The method according to claim 4, 상기 고굴절 물질층을 식각하여 상기 P형 반도체층을 노출시키는 개구부를 형성하고,Etching the high refractive material layer to form an opening exposing the P-type semiconductor layer, 상기 개구부에 P형 오믹금속을 형성하는 것을 더 포함하는 발광 다이오드 제조방법.The method of manufacturing a light emitting diode further comprising forming a P-type ohmic metal in the opening. 청구항 4에 있어서,The method according to claim 4, 상기 거칠어진 표면은 건식식각 또는 PEC 식각 기술을 사용하여 형성되는 발광 다이오드 제조방법.The roughened surface is a light emitting diode manufacturing method is formed using a dry etching or PEC etching technology.
KR1020050078774A 2005-08-26 2005-08-26 Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same KR100690366B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078774A KR100690366B1 (en) 2005-08-26 2005-08-26 Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078774A KR100690366B1 (en) 2005-08-26 2005-08-26 Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20070024146A KR20070024146A (en) 2007-03-02
KR100690366B1 true KR100690366B1 (en) 2007-03-09

Family

ID=38098908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078774A KR100690366B1 (en) 2005-08-26 2005-08-26 Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100690366B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203393A (en) 2000-01-19 2001-07-27 Matsushita Electric Works Ltd Light-emitting diode
JP2003174191A (en) 2001-06-25 2003-06-20 Toshiba Corp Semiconductor light-emitting device and manufacturing method thereof
KR20030057378A (en) * 2001-12-28 2003-07-04 가부시끼가이샤 도시바 Luminescent Devices and Processes for Preparing the Same
KR20050123028A (en) * 2004-06-25 2005-12-29 학교법인 성균관대학 Light emitting diode with vertical structure and method manufacturing for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203393A (en) 2000-01-19 2001-07-27 Matsushita Electric Works Ltd Light-emitting diode
JP2003174191A (en) 2001-06-25 2003-06-20 Toshiba Corp Semiconductor light-emitting device and manufacturing method thereof
KR20030057378A (en) * 2001-12-28 2003-07-04 가부시끼가이샤 도시바 Luminescent Devices and Processes for Preparing the Same
KR20050123028A (en) * 2004-06-25 2005-12-29 학교법인 성균관대학 Light emitting diode with vertical structure and method manufacturing for the same

Also Published As

Publication number Publication date
KR20070024146A (en) 2007-03-02

Similar Documents

Publication Publication Date Title
KR100661614B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
KR100801617B1 (en) Light emitting diode havigng nanostructures for light extraction and method of fabricating the same
US7687376B2 (en) Method of manufacturing vertical gallium nitride-based light emitting diode
US7601621B2 (en) Method of forming surface irregularities and method of manufacturing gallium nitride-based light emitting diode
US8791483B2 (en) High efficiency light emitting diode and method for fabricating the same
US20110227114A1 (en) High efficiency light emitting diode
KR20110128545A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20110126793A (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101081129B1 (en) Light emitting device and fabrication method thereof
KR100982988B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
US11784210B2 (en) Light-emitting device and manufacturing method thereof
WO2008038917A1 (en) Method of fabricating light emitting diode chip
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR101364167B1 (en) Vertical light emitting diode and method of fabricating the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
US20100224900A1 (en) Semiconductor optoelectronic device and method for making the same
KR100690366B1 (en) Light emitting diode havigng a roughened surface for light extraction and method of fabricating the same
KR100982983B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR100781660B1 (en) Light emitting device having light emitting band and the method therefor
KR100642522B1 (en) Light emitting diode employing a patterned transparent substrate
KR100891800B1 (en) Manufacturing method of light emitting diode array and light emitting diode array
KR20080082326A (en) Light emitting diode and method of fabricating the same
KR100716647B1 (en) Light emitting diode with an energy barrier layer for current spreading
KR101018590B1 (en) Nitride Semiconductor Light Emitting Device
KR100644215B1 (en) Luminous device and the method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 12