KR100677805B1

KR100677805B1 - 은 합금 재료, 회로 기판, 전자 장치 및 회로 기판의 제조방법

Info

Publication number: KR100677805B1
Application number: KR1020040057168A
Authority: KR
Inventors: 사이또유히찌; 후지이아끼요시
Original assignee: 샤프 가부시키가이샤
Priority date: 2003-07-23
Filing date: 2004-07-22
Publication date: 2007-02-02
Also published as: CN100339914C; KR20060041198A; US20050019203A1; KR20050012154A; TWI319776B; KR100960181B1; TW200505310A; CN1577637A

Abstract

본 발명의 회로 기판은, 게이트 배선 및 게이트 전극을 구성 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 은 합금 재료를 이용한다. 특히, 은을 주성분으로 하고, 인듐을 포함한 은 합금 재료를 게이트 배선이나 게이트 전극에 이용하는 것이 바람직하다. 이에 의해, 인듐의 함유량을 조정함으로써, 저항값, 부착력성, 내플라즈마성, 반사 특성 등을 적절하게 조정할 수 있는 은 합금 재료를 제공할 수 있다. 또한, 이들 합금을 회로 기판의 각 부위에 요구되는 특성에 맞추어 적용시키는 것이 가능하게 된다.

회로 기판, 구성 재료, 은 합금 재료, 함유량, 저항값, 부착력성, 내플라즈마성, 반사 특성

Description

은 합금 재료, 회로 기판, 전자 장치 및 회로 기판의 제조 방법{SILVER ALLOY MATERIAL, CIRCUIT SUBSTRATE, ELECTRONIC DEVICE AND METHOD OF MANUFACTURING CIRCUIT SUBSTRATE}

도 1은 본 발명의 일 실시 형태에 관한 회로 기판의 평면도.

도 2는 도 1의 회로 기판의 A-A선 화살표 단면도.

도 3의 (a)는 도 1에 도시하는 회로 기판의 단자부 근방을 도시하는 평면도, 도 3의 (b)는 도 3의 (a)의 B-B선 화살표 단면도.

도 4는 도 1에 도시하는 회로 기판의 일례를 도시하는 TFT 어레이 기판의 평면도.

도 5는 본 발명의 회로 기판을 제조하기 위한 제조 장치의 개략 구성도.

도 6은 본 발명의 회로 기판의 제조 공정을 도시하는 공정도.

도 7의 (a)는 게이트 배선 전처리 공정 완료 시의 화소 부분을 도시하는 평면도, 도 7의 (b)는 게이트 배선 형성 공정 완료 시의 화소 부분을 도시하는 평면도, 도 7의 (c)는 도 7의 (b)의 C-C선 화살표 단면도.

도 8의 (a)는 게이트 배선 전처리 공정 완료 시의 단자 부분을 도시하는 평면도, 도 8의 (b)는 게이트 배선 형성 공정 완료 시의 단자 부분을 도시하는 평면도, 도 8의 (c)는 도 8의 (b)의 D-D선 화살표 단면도.

도 9의 (a)∼도 9의 (d)는 게이트 배선 전처리 공정에서의 친발액 영역의 형성 공정을 도시하는 도면.

도 10의 (a)는 게이트 절연막·반도체막 성막 공정 완료 시의 화소 부분을 도시하는 평면도, 도 10의 (b)는 도 10의 (a)의 E-E선 화살표 단면도.

도 11의 (a)는 게이트 절연막·반도체막 성막 공정 완료 시의 단자 부분을 도시하는 평면도, 도 11의 (b)는 도 11의 (a)의 F-F선 화살표 단면도.

도 12의 (a)는 게이트 절연막·반도체막 가공 공정 완료 시의 화소 부분을 도시하는 평면도, 도 12의 (b)는 도 12의 (a)의 G-G선 화살표 단면도.

도 13의 (a)는 게이트 절연막·반도체막 가공 공정 완료 시의 단자 부분을 도시하는 평면도, 도 13의 (b)는 도 13의 (a)의 H-H선 화살표 단면도.

도 14의 (a)는 소스·드레인 배선 전처리 공정 완료 시의 화소 부분의 평면도, 도 14의 (b)는 소스·드레인 배선 형성 공정 완료 시의 화소 부분의 평면도, 도 14의 (c)는 도 14의 (b)의 I-I선 화살표 단면도.

도 15는 채널부 가공 공정 완료 시의 화소 부분을 도시하며, 도 14의 (b)의 I-I 선의 위치에 상당하는 화살 표시 단면도.

도 16의 (a)는 보호막·층간 절연층 성막 공정 완료 시의 화소 부분을 도시하는 평면도, 도 16의 (b)는 도 16의 (a)의 J-J선 화살표 단면도.

도 17의 (a)는 보호막·층간 절연층 성막 공정 완료 시의 단자 부분을 도시하는 평면도, 도 17의 (b)는 도 17의 (a)의 K-K선 화살표 단면도.

도 18의 (a)는 보호막 가공 공정 완료 시의 화소 부분, 단자 부분을 도시하 는 도면으로서, 도 16의 (a)의 J-J 선에 있어서의 위치에서의 화살 표시 단면도, 도 18의 (b)는 보호막 가공 공정 완료 시의 화소 부분, 단자 부분을 도시하는 도면으로서, 도 17의 (a)의 K-K 선의 위치에 상당하는 화살 표시 단면도.

도 19의 (a)는 본 발명의 또 다른 형태의 회로 기판의 단자 부분을 도시하는 평면도, 도 19의 (b)는 도 19의 (a)의 L-L선 화살표 단면도.

도 20은 표 1에 도시하는 비교예1의 은막의 가시광 반사율의 그래프.

도 21은 표 1에 도시하는 비교예3의 알루미늄막의 가시광 반사율의 그래프.

도 22는 표 1에 도시하는 실시예7의 은 합금막(인듐0.05중량%)의 가시광 반사율의 그래프.

도 23은 표 1에 도시하는 실시예8의 은 합금막(인듐0.2중량%)의 가시광 반사율의 그래프.

도 24는 표 1에 도시하는 실시예3의 은 합금막(인듐0.5중량%)의 가시광 반사율의 그래프.

도 25는 표 1에 도시하는 실시예4의 은 합금막(인듐1.6중량%)의 가시광 반사율의 그래프.

도 26의 (a)는 게이트 배선 형성 공정 완료 시의 화소 부분을 도시하는 평면도, 도 26의 (b)는 도 26의 (a)의 M-M선 화살표 단면도.

도 27의 (a)는 게이트 배선 형성 공정 완료 시의 단자 부분을 도시하는 평면도, 도 27의 (b)는 도 27의 (a)의 N-N선 화살표 단면도.

도 28은 본 발명의 다른 실시 형태에 관한 회로 기판의 평면도.

도 29는 도 28의 회로 기판의 O-O선 화살표 단면도.

도 30의 (a)는 도 28에 도시하는 회로 기판의 단자부 근방을 도시하는 평면도, 도 30의 (b)는 도 30의 (a)의 P-P선 화살표 단면도.

도 31의 (a)는 도 1에 도시하는 회로 기판의 단자부 근방을 도시하는 다른 예를 도시하는 평면도, 도 31의 (b)는 도 31의 (a)의 Q-Q선 화살표 단면도.

도 32의 (a)∼도 32의 (e)는 본 발명의 회로 기판의 배선 부분과 단자 부분과의 형성 공정을 도시하는 도면.

도 33의 (a)는 배선 부분을 재료 M을 이용하여 형성하고 있는 상태를 도시하는 도면, 도 33의 (b)는 단자 부분을 재료 N을 이용하여 형성하고 있는 상태를 도시하는 도면.

도 34의 (a)∼도 34의 (c)는 재료 M과 N이 접촉하는 경계 부분의 상태를 도시하는 도면.

도 35는 본 발명의 회로 기판에 있어서의 게이트 배선의 개략도.

도 36의 (a)는 종래의 배선 패턴을 도시하는 도면, 도 36의 (b)는 본 발명의 배선 패턴을 도시하는 도면.

도 37의 (a) 및 (b)는 본 발명의 회로 기판에 있어서의 배선 형성의 다른 예를 도시하는 도면.

도 38의 (a) 및 (b)는 본 발명의 회로 기판에 있어서의 배선 형성의 또 다른 예를 도시하는 도면.

도 39의 (a) 및 (b)는 본 발명의 회로 기판에 있어서의 배선 형성의 또 다른 예를 도시하는 도면.

도 40의 (a)∼도 40의 (c)는 본 발명의 회로 기판에 있어서의 배선 형성의 또 다른 예를 도시하는 도면.

도 41의 (a)는 게이트 배선 형성 공정 완료 시의 화소 부분을 도시하는 평면도, 도 41의 (b)는 도 41의 (a)의 R-R선 화살표 단면도.

도 42의 (a)는 게이트 배선 형성 공정 완료 시의 단자 부분을 도시하는 평면도, 도 42의 (b)는 도 42의 (a)의 S-S선 화살표 단면도.

<도면의 주요 부분에 대한 부호의 설명>

11 : TFT 어레이 기판

12 : 유리 기판

13 : 게이트 배선

14 : 소스 배선

15 : TFT

16 : 보조 용량 배선

17 : 게이트 전극

18 : 게이트 절연층

19 : 비정질 실리콘층

20 : n⁺형 실리콘층

21 : 소스 전극

22 : 드레인 전극 배선

23 : 컨택트홀

24 : 화소 전극

25 : 보호층

26 : 층간 절연층

본 발명은, 은 합금 재료에 관한 것으로, 특히, 절연성 기판을 이용한 회로 기판 위의 배선 및/또는 전극을 구성하는 은 합금 재료, 그 재료 혹은, 유동성의 은 합금 외의 재료로, 배선 및/또는 전극이 형성된 회로 기판 및 회로 기판의 제조 방법, 및 회로 기판을 이용한 표시 장치나 액정 표시 장치, 화상 입력 장치 등의 전자 장치에 관한 것이다

전자 장치의 하나인 액정 표시 장치는, 회로 기판으로서, TFT(박막 트랜지스터), 배선 등을 다수 갖는 TFT 어레이 기판을 구비한다.

종래, TFT 어레이 기판은, 비특허 문헌1(플랫 패널 디스플레이1999(일경 마이크로디바이스편, 일경 BP사)의 제129페이지))에 기술되는 일련의 공정에 의해 제조되어 있고, 여기에는 5회 정도의 포토리소그래피가 필요하였다.

이러한, 종래의 포토리소그래피를 사용한 TFT 어레이 기판의 제조 방법에서는, 각 성막 공정에 사용되는 성막 장치, 및 드라이 에칭 장치 등의 가공 장치 등, 많은 진공 장치가 이용되고 있기 때문에, 최근 한층더 대형화가 요망되고 있는 TFT 어레이 기판을 제조하기 위해서는, 막대한 설비비가 필요하게 되어 있다.

이러한 과제를 해결하기 위해서, 배선 등을 잉크제트 방식에 의해 형성하는 기술이 제안되어 있다. 이 기술에서는, 예를 들면 특허 문헌1(일본 공개 특허 공보: 일본 특개평11-204529호 공보(1999년 7월 30일 공개))에 개시되어 있는 바와 같이 배선을 형성하는 기판 위에, 배선 형성 재료에 대한 친화 영역과 비친화 영역을 형성하여, 친화 영역에 잉크제트 방식으로 배선 재료의 액적을 적하하는 것에 의해 배선을 형성하는 것으로 되어 있다.

또한, 특허 문헌2(일본 공개 특허 공보: 일본 특개2000-353594호 공보(2000년 12월 19일 공개))에는, 마찬가지로 잉크제트 방식에 의한 배선 형성 기술에 있어서, 배선 형성 영역으로부터 배선 재료가 비어져 나오는 것을 억제하기 위해서, 배선 형성 영역의 양측에 뱅크를 형성하고, 이 뱅크의 상부를 비친액성으로 하고, 배선 형성 영역을 친액성으로 하는 것이 개시되어 있다.

상술한 바와 같은 잉크제트 방식에 의해 배선을 형성하기 위한 재료로서, 비특허 문헌2(일경 일렉트로닉스 2002년 6월 17일 호(일경 BP사)의 제67 페이지∼ 제78 페이지)에 개시된 바와 같이, 은이나 금의 나노 입자를 용매 내에 분산시킨 유동성의 금속 함유 재료(잉크)를 이용한다. 이들은, 기판 위의 소정의 장소에 적하된 후, 소성 등의 처리를 거쳐서, 포함되어 있었던 금속이 나타나, 배선 등으로 된다. 이와 같이 유동성의 금속 함유 재료로서 가공 가능한 금속으로서, 은이나 금 이외에는 팔라듐, 백금 등으로 예를 들 수 있다. 그런데, 원재료의 가격을 생각하 면, 이 중에서는 은만이 현실적이다.

이러한 이유로, TFT 어레이 기판 위의 배선을 구성하는 재료로서, 또한 다른 회로 기판을 작성할 때의 배선 재료로서, 잉크제트 방식에서 사용 가능한 은을 이용하는 것이 고려되고 있다.

또한, 종래 TFT 어레이 기판과 같은 회로 기판 위의 배선 재료, 광반사막 재료로서는, 알루미늄이 자주 이용되어 왔지만, 은은 전기 저항율이 낮고, 가시광 영역의 반사율이 높다고 하는 점에서 알루미늄보다도 우수한 성질을 갖고 있는 것이 알려져 있다.

이와 같이, 은은 회로 기판 위의 배선 재료로서 주목받는 재료이지만, 성질상 사용 범위가 한정된다. 은은, 예를 들면, 증착법, 스퍼터법 등으로 유리 기판 위에 성막한 경우, 250℃ 정도의 소성에서도, 입성장하여, 표면백탁이 발생하는 등, 현저하게 내열성이 결여되어 있다. 또한, 유리 기판에 대한 부착력도 약하다.

특히, TFT 어레이 기판의 제조에는, 절연막 등의 에칭 등을 위해 드라이 에칭이 다용된다. 이 환경에 대한 내성(내플라즈마성)은, 은인 경우, 현저하게 낮다. 그 때문에, 은은 TFT 어레이 기판 위의 배선을 구성하는 재료로서는, 그대로로서는 사용하기 힘든 재료이다.

또한, 종래의 은으로서는 내열성이 낮고, 예를 들면 200℃의 소성에 의해서도 반사율이 대폭 저하한다고 하는 과제가 있었다. 그 때문에, 종래의 은은, 제조 프로세스 도중에 내열성이 필요하게 되는 경우에는 이용할 수 없었다. 예를 들면 반사형 액정 표시 장치에서, TFT 어레이 기판 위에 설치하는 광반사막의 재료로서 이용하는 것은 곤란했다.

또한, 상기 비특허 문헌2에는, 상술한 바와 같은 잉크제트 방식에 의해 배선을 형성하기 위한 재료로서, 은이나 금의 나노 입자를 용매 내에 분산시킨 유동성의 배선 재료를 이용하는 점이 개시되어 있다. 이들은, 기판 위의 소정의 장소에 적하된 후, 소성 등의 처리를 거쳐서, 포함되어 있었던 금속이 나타나, 배선 등으로 된다. 이와 같이 유동성의 배선 재료로서 가공 가능한 금속으로서, 은이나 금 이외에는 팔라듐, 백금 등을 들 수 있다.

그런데, 원재료의 가격을 생각하면, 이 중에서는 은만이 현실적이다. 이 은을 이용한 배선 형성에 대하여, 특허 문헌3(일본 공개 특허 공보: 일본 특개2003-80694 공보(2003년 3월 19일 공개))에는 뱅크를 이용하지 않고 배선을 형성하는 방법이 개시되어 있다.

이러한 이유로, TFT 어레이 기판 위의 배선을 구성하는 재료로서도, 잉크제트 방식에서 사용 가능한 은을 이용하는 것이 고려되고 있다.

그런데, 박막 적층 기판을 형성하는 경우, 예를 들면 액정 수동에 이용되는 TFT 어레이 기판인 경우, 배선에 요구되는 성능으로서는, 저항이 낮을 것, 평활한 표면성일 것, 에칭 등의 프로세스 가스나 이것을 이용하는 플라즈마 내에서의 내성, 기초 재료와의 부착성, 이종 재료와의 전기적 컨택트성 즉 컨택트 저항이 낮거나 불필요한 확산이 일어나지 않을 것, 내식성이 있을 것 등이 요구된다.

그러나, 1종류의 재료로 이러한 성능을 모두 커버하는 것은 곤란하고, 스퍼 터, 증착, CVD 성막에 있어서는, 용도에 맞는 성능을 갖는 단체 혹은 합금 재료를 적층 성막하고, 포토리소그래피 공정, 에칭 공정을 거쳐서 패터닝하고 있다.

또한, 배선 형성 공정이 간략화되는 잉크제트 방식을 이용한 배선 형성 방법에서는, 잉크제트에 이용되는 재료로서의 은 재료는, 미립자를 분산매 내에 분산시킨 미립자 콜로이드 재료로 하여 이용되고 있고, 회로 기판 위의 배선 재료로서 주목받는 재료이지만, 성질상 사용 범위가 한정되어 있었다.

예를 들면, 은은, 증착법, 스퍼터법 등으로 유리 기판 위에 성막한 경우, 250℃ 정도의 소성으로부터, 입성장이 현저하게 되고 그 때문에 평활한 표면이 거칠어져, 표면백탁이 발생하는 등, 온도에 따라서는 현저하게 내열성이 결여되어 있다고 하는 문제를 갖고 있다.

또한, 은을 박막으로서 이용하기 위해서는, 유리에 대한 부착력이 있는 것이 필수인데, 특히 도포 재료인 은으로는, 성막 과정에서, 기판에의 주입 효과 등을 기대할 수 없기 때문에, 유리 기판에 대한 부착력이 약해져, 가공성, 안정성에 문제를 갖는다. 또한, 소성에 의해서 부착력의 개선을 도모하면, 상술한 바와 같이 은의 입성장 특성에 의해서, 표면 평활성이 열화한다는 문제가 발생한다.

또한, TFT 어레이 기판 위의 배선을 구성하는 경우에 있어서도, 과제가 있다. 예를 들면, TFT 어레이 기판의 제조에는, 절연막 등의 에칭 등을 위해 드라이 에칭이 다용된다. 이 드라이 에칭 가스의 분위기 하의 플라즈마에 노출되면, 산화 등에 의해, 막 열화, 박리가 발생한다. 이 때문에 배선 재료로서, 은을 그대로 이용하기에는 문제가 있다.

따라서, 은을 배선 재료로서 이용한 경우에, 상술한 바와 같은 여러가지의 문제를 해결하기 위해서는, 절연성 기판 위에 부착력을 향상시키기 위한 처리를 실시하거나, 열에 의한 표면 평활성의 열화나 에칭 가스에 의한 막 열화, 박리를 방지하기 위해서 은 배선 상에 보호막으로 되는 박막을 형성할 필요가 있다. 즉, 절연성 기판 위에 박막이 다층화된다고 하는 문제가 발생하여, 이 결과, 회로 기판의 제조 공정수가 증가하여, 비용도 상승한다는 문제가 발생한다.

본 발명의 목적은, 내열성을 갖고, 유리 기판에 대한 부착력이 강하고, 또한, 내플라즈마성이 높고, 또한 광반사율이 좋은 재료를 실현할 수 있는 은 합금 재료를 제공함과 함께, 박막의 다층화를 방지하여, 회로 기판의 제조 공정수의 증가 및 비용의 상승을 억제할 수 있는 회로 기판 및 그 제조 방법 및 전자 장치를 제공하는 것에 있다.

상기의 목적을 달성하기 위해서, 본원 발명자 등은 예의 검토한 결과, 은을 주성분으로 하고, 이것에 인듐을 첨가한 합금의 미립자를 재료로 하여 절연성 기판 위에 배선 혹은 전극을 형성한 경우에, 은 단체의 미립자를 재료로 하여 절연성 기판 위에 배선 혹은 전극을 형성한 경우에 비교하여, 절연성 기판에 대한 배선 및 전극의 부착력이 향상함과 함께, 배선 및 전극의 내열성, 내플라즈마성이 향상하는 것을 발견했다. 또한, 상기의 인듐뿐만 아니라, 주석, 아연, 납, 비스무트, 갈륨을 은에 첨가한 합금이더라도 마찬가지의 효과를 얻는 것을 발견했다.

또한, 은에 인듐을 적량 첨가하여 성막하면, 200℃ 혹은 300℃의 소성에서 도, 높은 가시광 반사율을 유지하는 은 합금막이 얻어지는 것을 발견했다. 이러한 은 합금막은, 종래의 알루미늄의 광반사막을 이용한 경우와 비교하더라도 전체적으로 반사율이 높기 때문에, 예를 들면 반사형 액정 표시 장치의 광반사성 전극 등에 이용하면, 보다 밝은 표시가 가능한 것을 발견했다.

즉, 본 발명의 은 합금 재료는, 절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 한다.

상기 구성의 재료에 따르면, 저전기 저항이고, 내열성이나, 유리 기판에 대한 부착력, 내플라즈마성 등의 프로세스 내성이 높은 배선 및/또는 전극을 형성할 수 있다.

또한, 본원 발명자 등은 예의 검토한 결과, 배선의 부위마다 필요한 특성을 동일 배선 상에서 조정하는 것에 의해, 회로 기판의 제조 공정수의 저감 및 비용 저감을 가능하게 할 수 있는 것을 발견했다.

즉, 본 발명의 회로 기판은, 기판 위에 형성된 배선을 갖는 회로 기판에 있어서, 동일 배선 상의, 적어도 2개소의 부위의 특성이 각각 상이한 것을 특징으로 한다.

여기서, 동일 배선이란, 형상적으로 연속인 배선으로서, 기판 위의 회로는 이와 같은 배선이 복수 모여 회로 기판이 형성되고, 이들 복수의 배선의 하나의 단위를 말한다.

동일 배선 상의 어느 부위의 특성을 다른 부위의 특성과 상이하게 하기 위해 서는, 예를 들면, 각 부위의 재료의 조성 비율을 각각 상이하게 함으로써 실현할 수 있다. 또한, 각 부위의 구성 재료를 각각 상이하게 하는 것에 의해서도 실현할 수 있다.

본 발명의 다른 목적, 특징, 및 우수한 점은, 이하에 설명하는 기재에 의해서 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.

〔실시 형태1〕

본 발명의 실시 형태에 대하여 설명하면, 이하와 같다.

본 실시 형태에서는, 우선, 본원 발명의 은 합금 재료에 대하여 설명하고, 이어서, 이 은 합금 재료를 이용한 TFT 어레이 기판 및 액정 표시 장치에 대하여 설명한다.

본원 발명의 은 합금 재료는, 유리 기판 등의 절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주체로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 한다.

상기의 구성의 은 합금 재료를 이용하면, 저전기 저항이고, 내열성이나, 유리 기판에 대한 부착력, 내플라즈마성 등의 프로세스 내성이 높은 배선 및/또는 전극을 형성할 수 있다.

이하에, 본원 발명의 은 합금 재료의 상술의 이점에 대하여, 실시예1∼9 및 비교예1, 2를 참조하면서 실증한다.

본 발명의 은 합금 재료는, 다음과 같은 수순으로 작성하고, 절연성 기판 위에 성막하여 프로세스 내성을 평가했다.

본원 발명의 은 합금 재료의 작성과, 이 은 합금 재료의 절연성 기판에의 성막은, 전자 빔 증착기(일본 진공 기술 주식회사, 고진공 증착 장치 EBX-10D)에 의해 증착법으로 행하였다.

우선, 증발원으로서, 순도 99.9% 이상의 은, 주석, 아연, 납, 비스무트, 인듐, 갈륨의 덩어리상 혹은 입상의 원료를 소정의 중량비로 혼합했다.

계속해서, 혼합한 원료를 몰리브덴제의 도가니에 넣고, 1×10^-5Torr보다 좋은 진공 내에서 용해하여, 합금화했다.

마지막으로, 완전하게 용해한 것을 확인한 후, 무알카리 유리 기판 위에 성막했다. 또, 성막 시의 유리 기판 온도는 100℃로 설정했다. 또한, 유리 기판 위에 성막된 합금막의 막두께는, 모두 0.2㎛ 정도의 두께가 되도록 했다.

본 실시 형태에서는, 합금의 작성과 성막에, 이러한 방법을 이용했지만, 반드시 이것에 한하지 않는다. 고용체 또는 소결체, 그 밖의 타깃을 이용한 스퍼터법이어도 되고, 적절한 농도로 금속 원소를 포함하는 유동성의 액체 재료의 도포 방법, 그 밖의 방법이어도 된다.

이와 같이 작성한 은 합금막은, 오우거 전자 분광 장치(파킹엘마, SAM670)에 의해, 조성을 확인했다. 막두께 방향에서의 조성 분포는 없고 균일하지만, 작성한 은 합금막의 전체의 조성비는 원료의 혼합비로부터 다소 어긋나 있었다. 그러나, 그 어긋남은 본 발명의 목적, 수단, 효과 등에는 전혀 영향을 주지 않는 정도이다. 작성한 은 합금막은, 어디까지나 본 발명의 대표적인 실시예이다.

은과 인듐으로 이루어지는 합금막에 대해서는, 보다 정확한 조성을 알기 위해서, ICP 발광 분석법에 의해 정량 분석을 행하였다. 그 방법은 다음과 같다.

우선, 시료로서, 무알카리 유리 기판 위에 성막한 은 합금막을, 금속제의 숟가락으로 박리한 것을 이용했다. 박리 전에 있어서, 유리 기판 위의 은 합금막의 두께는 0.2㎛ 정도, 얻은 시료의 량은 각 실시예에 대하여 10㎎ 전후였다. 이어서, 이 시료를 3N-질산50mL에 용해한 것을 ICP 발광 분석의 측정액으로 했다. 측정 장치로서는, 에스아이아이 나노테크놀러지사제 SPS-1700HVR를 사용하고, 플라즈마 가스는 아르곤을 이용했다.

본 실시 형태에서는, 은 합금막의 프로세스 내성으로서, 부착력, 내열성, 전기 저항율, 내플라즈마성을 평가했다. 이들 항목은 회로 기판 위의 배선 등으로 하기 위해서, 가장 기본적인 항목이다. 각 항목을 이하에 상세히 설명한다.

부착력은, 무알카리 유리 기판 위에 직접 성막하여 조사했다.

본 발명과 같이 회로 기판에 이용하는 것을 염두에 두고 있을 때에는, 유리 기판에 대한 부착력은 유용한 지표이다.

여기서, 부착력의 시험은, 질소 분위기에서 200℃, 1시간의 소성 처리 후에 행하였다. 소성 후, 컷트를 넣은 막면에 점착 테이프를 붙이고, 막면을 떼어내도록 점착 테이프를 박리하는 방법을 이용했다. 판정은, 일부에라도 막면에 박리가 보이면 불량, 박리가 전혀 보이지 않을 때에만 양호로 했다.

내열성의 평가는, 질소 분위기에서 300℃, 1시간의 소성 후의 막 표면을 전자 현미경(히타치제작소, S-4100)에 의해 관찰함으로써 행하였다. 판정은, 막면에 요철이 전혀 발생하지 않은 경우에는 양호, 막면의 부분적으로, 막두께 이하의 높이의 돌기가 발생한 경우를 약간 양호로 하고, 그것 이외를 불량으로 했다.

전기 저항율의 평가는, 질소 분위기에서 200℃, 1시간의 소성 후의 기판에 대하여 행하였다. 측정기(미츠비시 화학 주식회사, 로레스타-GP)에 의해 4침법으로 구한 면 저항값과, 별도 측정한 막두께로부터 전기 저항율을 구했다.

내플라즈마성의 평가는, 드라이 에칭 장치(RIE, 반응성 이온 에칭 방식)를 이용하여 행하였다. 구체적으로 설명하면, 프로세스 챔버 내에 기판을 반송한 후, 각종 에칭용 가스를 도입하면서, 방전을 행하였다.

평가용 조건은, 염소(Cl₂) 가스, 4불화 탄소(CF₄) 가스와 산소(O₂) 가스의 혼합 가스, 산소(O₂) 가스를 도입하는 3 조건으로 했다.

이하, 이 3 조건을 각각 Cl₂ 조건, CF₄+O₂ 조건, O₂ 조건으로 칭한다. 방전 시간은, 각각 180초, 60초, 60초였다. 또, 이 방전 시간은 후에 설명하는 5매 마스크 프로세스를 의식하면서, 의도적으로 엄격한 조건으로 설정하고 있다.

내플라즈마성의 판정을 위해, 막의 면 저항값을 조사했다. 면 저항값은 전기 저항율의 경우와 마찬가지로 측정했다. 판정 기준으로서는, 면 저항값이 처리전에 대하여 2.5배 이내, 2.5배를 넘어 7배 이내인 경우를 각각, 양호, 약간 양호로 하고, 그것 이외를 불량으로 했다.

이들의 평가 항목은, 어디까지나 본 발명의 은 합금 재료의 성질을 나타내기 위해서 설정한 예이다. 개개의 조건은 차이를 명확하게 하기 위해서, 상정되는 사용 조건보다도 의도적으로 엄격한 조건으로 설정하고 있다. 본 발명을 실시함에 있어서, 이들의 항목의 평가가 반드시 필요한 것도 아니고, 관찰 수단, 판정 기준, 조건 등의 상세 내용에 대해서도 어디까지나 예에 지나지 않는다. 본 발명의 적용 범위가 이들의 평가 항목, 개개의 조건에 의해서 한정되는 것은 아니다.

본 발명의 은 합금 재료에 대하여, 평가 결과의 예를 표 1, 표 2에 기재한다.

각 표에 있어서, 비교예1은, 은 단체로 이루어지는 금속막의 예이고, 비교예2는, 증발원에 2중량%의 알루미늄을 혼합한 은 합금막의 예이다. 실시예1 내지 실시예9는, 증발원에, 은에 대하여, 각각 10중량%의 주석, 10중량%의 아연, 1중량%의 인듐, 3중량%의 인듐, 5중량%의 인듐, 10중량%의 인듐, 0.1중량%의 인듐, 0.3중량%의 인듐, 20중량%의 인듐을 혼합한 은 합금막의 예로서, 본 발명의 실시예이다. 또, 각 원료에는 극히 미량이지만 불순물이 포함되지만, 그 량은 결과에 영향을 주는 것이 아니기 때문에, 불순물에 대해서는 그 기재를 생략한다.

우선, ICP 발광 분석값, 부착력과 내열성의 평가 결과를 이하의 표 1에 기재한다.

먼저 설명한 ICP 발광 분석법에 의한 정량 분석의 결과에서는, 실시예3 내지 실시예8의 각각에 대하여, 은에 대한 인듐의 함유량은, 0.5중량%, 1.6중량%, 3.4중량%, 9.3중량%, 0.05중량%, 0.2중량%이었다.

표 1과 같이, 비교예1인 은 단체로 이루어지는 막에서는, 부착력, 내열성 모두 불량하다. 은은 이것보다도 완화된 250℃ 1시간의 소성 시험에 있어서도, 확실한 표면백탁이 발생하는 등, 현저하게 내열성이 결여되어 있다. 종래, 은을 배선으로서 사용하는 것을 곤란하게 했던 이유의 일부는 여기에 있다.

한편, 본 발명의 실시예1 내지 실시예9에 기술한 바와 같은, 은에, 주석, 아연, 인듐을 첨가한 은 합금막에서는, 전체적으로 유리 기판에 대한 부착력의 향상을 볼 수 있다. 인듐의 첨가에 관해서는, 실시예3 등과 같이, 은에 대한 인듐의 함유량이 대략 0.5중량% 이상인 경우에 있어서, 확실한 부착력의 향상을 볼 수 있다.

내열성에 대해서도, 본 발명의 실시예1 내지 실시예9에서는 전체적으로 내열 성의 향상을 볼 수 있다. 특히 실시예7, 실시예8에서는, 각각 은에 대한 인듐의 함유량은 분석값에서 0.05중량%, 0.2중량%로 매우 소량임에도 불구하고, 내열성의 향상을 볼 수 있다. 이 때문에, 인듐의 첨가는, 내열성의 향상에 매우 효과적이라고 할 수 있다.

부착력이 향상한 이유는, 본 발명의 은 합금을 구성하는 주석, 아연, 인듐 등의 원소가 극히 미량이면서 유리 기판으로 확산하여, 계면이 소실함으로써 부착 에너지가 벌크의 응집 에너지에 가까운 큰 값이 되었기 때문이라고 생각된다. 이 생각은, 본 발명의 은 합금막에 있어서, 기판 온도 100℃에서 성막한 상태보다도, 200℃ 1시간에서 소성 처리한 상태, 부착력이 더 컸다고 하는 사실에 의해 뒷받침 된다. 즉, 본 발명은, 은 합금막 중의 주석, 아연, 인듐 등의 확산에 의해 부착력을 얻는다고 하는 원리에 기초한다.

또, 본 발명의 범위는, 본 실시예와 같이, 성막 후에 소성하는 방법으로 부착력을 얻는 것에 한정되지 않고, 성막 시의 기판 온도를 충분히 높여서 부착력을 얻는 경우를 포함한다.

한편, 내열성이 향상한 이유는, 막중에 주석, 아연, 인듐을 포함하기 때문으로, 결정의 격자 상수나 결정립의 크기에 변화가 발생하여, 막 중의 은 원자의 이동이 억제되어, 입성장을 일으키기 어렵게 된 것으로 생각된다.

여기서, 본 실시예의 은 합금 재료에 있어서, 얻어진 막의 조성이, 혼합한 원소가 은 결정에 녹아 들어간 1차 고용체(고용체)를 만드는 영역에 들어가도록 설정하고 있는 것도 중요하다. 이러한 1차 고용체를 만드는 영역으로 설정해 두면, 막을 소성해도, 은 결정과는 상이한 결정 구조를 갖는 중간 고용체, 금속간 화합물을 석출하기 어렵고, 막 표면에서의 새로운 결정립의 성장이 일어나기 어렵다. 그 때문에, 소성해도 표면성이 변하지 않아, 결과적으로 내열성이 높게 된다.

이러한 1차 고용체을 만드는 조성 범위는, 환경 온도에도 의존하지만, 주석, 아연, 인듐인 경우, 각각의 함유량이, 은에 대하여 11∼14중량% 미만, 25∼39중량% 미만, 27∼28중량% 미만 정도의 범위이다.

이와 같이, 표 1의 평가 결과로부터, 본 발명의 은 합금 재료는 은과 비교하여 내열성이 향상하고, 특히 인듐과의 합금인 경우에는, 인듐을 0.5중량% 이상 함유하는 경우에 있어서 부착력의 향상을 볼 수 있었다.

또한, 본 발명의 은 합금 재료는, 원소 주기표에서 인듐과 동족인 갈륨, 주석과 동족의 납, 납과 성질이 많이 유사한 비스무트와의 합금이어도 되고, 마찬가지로 우수한 부착력과 내열성을 나타낸다.

다음으로, 전기 저항율과 내플라즈마성을 조사한 평가 결과를 이하의 표 2에 기재한다.

표 2의 평가 결과로부터, 전기 저항율은, 실시예6 및 실시예9을 제외하고, 대략 7μΩ㎝ 이하의 저전기 저항으로서, 종래의 알루미늄 합금과 동등하거나, 그 이하인 것을 알 수 있었다. 이에 의해, 본 발명의 은 합금 재료가 저전기 저항인 배선 등의 재료로서 적합한 것을 알 수 있다. 또, 전기 저항율은, 대략 10μΩ㎝ 이하이면, 대형의 표시 장치용 회로 기판의 재료로서 실용에 사용할 수 있는 것이다.

특히 실시예7, 실시예8, 실시예3에 있어서는, 은에 대한 인듐의 함유 비율이 0.5중량% 이하이지만, 각각의 전기 저항이 2.2μΩ㎝, 2.3μΩ㎝, 2.7μΩ㎝로 매우 낮은 값이다. 알루미늄에서는, 벌크의 상태에서도 전기 저항율이 2.7μΩ㎝이기 때문에, 박막에서 2.7μΩ㎝ 이하로 되지 않고, 이들은 알루미늄으로는 이루어질 수 없는 저전기 저항이다.

따라서, 본 발명의 은 합금 재료 중, 특히 은에 대한 인듐의 함유 비율이 0.5중량% 이하인 경우에 있어서는, 종래의 알루미늄 배선으로서는 이루어질 수 없 는 저전기 저항 배선의 형성이 가능하다. 배선의 저전기 저항화가 특히 요망되는 경우, 예를 들면 액정 TV용 등에 이용되는 액정 표시 장치에서, 본 발명의 은 합금 재료를 이용하여 회로 기판을 작성하는 것이 좋다.

단, 인듐의 함유량이 낮기 때문에, 내플라즈마성은 충분하지 않아서, 일반적으로는 다른 금속막을 적층하는 등이 필요하다. 기판에 대한 부착력에 관해서도, 인듐의 함유량이 낮기 때문에 충분하지 않으므로, 기초 처리 등이 필요해지는 경우가 있다.

내플라즈마성에 대해서는, 본 발명의 실시예1 내지 실시예6, 및 실시예9에 있어서 향상하고 있다. 특히 인듐에 대해서는, 대략 0.5중량% 이상을 포함하는 경우에 있어서 내플라즈마성의 향상을 볼 수 있었다. 단, 엄밀하게 말하면, 플라즈마 조건에 따라서는, 불량으로 되는 합금 재료도 있다.

비교예1의 은 단체인 경우, 비교예2의 은과 알루미늄으로 이루어지는 경우에는 모두 불량이지만, 실시예1에서는 O₂ 조건에서 약간 양호, 실시예2에서는 Cl₂ 조건에서 양호, O₂ 조건에서 약간 양호로 되었다. 특히, 은 합금으로서 유용한 것은 인듐을 포함하는 것을 특징으로 하는 실시예3 내지 실시예6, 및 실시예9의 경우이다. Cl₂ 조건에서는, 모두 양호로 되는 등, 내플라즈마성을 향상시키는 효과가 크다. 인듐 함유량이 비교적 높은 실시예5는, 모든 내플라즈마 조건에서 양호임에도 불구하고, 전기 저항율이 6.1μΩ㎝로 낮아서, 프로세스 내성과 저전기 저항성을 겸비하여 매우 유용한 것을 알 수 있었다. 한편, 실시예6 및 실시예9에서는, 전기 저항율은 표 내에서 비교적 높지만, 내플라즈마성은 실시예5보다도 더 향상했다.

이와 같이, 내플라즈마성이 향상한 것은, 은 합금 중의 주석, 아연, 인듐 등과, 챔버 내에 도입된 가스로부터 공급되는 염소, 불소, 산소 등과의 화합물의 증기압이 은의 경우보다도 낮고, 이들 화합물이 막면으로 침식하는 것을 늦추는 보호층의 역할을 완수했기 때문이라고 생각된다.

한편, 실시예7 및 실시예8과 같이, 은에 대하여 인듐을 0.5중량% 이하의 비율로 포함하는 경우에 있어서는, 내플라즈마성은 전부 불량으로 되었다.

이와 같이, 본 발명의 은 합금 재료는, 특히 인듐을 0.5중량% 이상의 비율로 포함하는 경우, 저전기 저항성과, 내플라즈마성을 겸비하는 재료이기 때문에, 특히, TFT 어레이 기판 위의 배선은, 내플라즈마성을 필요하게 되는 경우가 많아서, 본 발명은 특히 유용한 재료로 된다. 단, 본 발명의 은 합금 재료의, 주석, 아연, 인듐 등의 구성 원소와 비율은, 반드시 표 내의 모든 특성을 만족시켜야만 하는 것은 아니고, 경우에 따라 필요한 내성을 만족시키도록 선택하면 된다.

또한, 본 발명의 은 합금 재료는, 특히 인듐을 0.5중량% 이하의 비율로 포함하는 경우, 전기 저항율이 2.7μΩ㎝ 이하로서, 전기 저항이 매우 낮다. 따라서, 특히 액정 TV용 등에 이용되는 액정 표시 장치용의 회로 기판의 용도에 이용될 수 있다.

또한, 본 발명의 은 합금 재료는, 원소 주기표에서 인듐과 동족인 갈륨, 주석과 동족의 납, 납과 성질이 많이 유사한 비스무트와의 합금이어도 되고, 마찬가지로 우수한 성질을 나타낸다.

이상을 정리하면, 본 발명의 은 합금 재료는, 프로세스 내성으로서, 부착력, 내열성, 저전기 저항성, 내플라즈마성을 겸비한, 매우 유용한 재료인 것을 알았다.

또, 이들의 평가 결과는, 어디까지나 본 발명의 은 합금 재료의 성질을 나타내기 위해서 설정한 조건에 있어서의 결과이다. 개개의 조건은 재료 간의 차이를 명확하게 하기 위해서, 상정되는 사용 조건보다도 의도적으로 엄격한 조건으로 설정하고 있다. 본 발명의 적용 범위는 표 1, 표 2에 기재한 결과에 의해 한정되는 것이 아니다.

본 발명의 은 합금 재료는, 또한, 알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 해도 된다. 이들 원소를 첨가하는 것에 의해, 내열성, 내플라즈마성, 부착력을 더욱 향상시켜, 최적의 합금 재료를 얻을 수 있다.

본 발명의 은 합금 재료를 TFT 어레이 기판의 배선 등의 구성 재료로서 이용하는 경우, 바람직한 재료는, 은을 주체로 하여, 아연을 포함하는 은 합금 재료이다. 이와 같이, 은에 아연을 첨가한 경우에 있어서는, 내열성, 부착력, 내플라즈마성의 향상이라는 효과가 얻어져, TFT 어레이 기판의 제조 프로세스에 적합한 재료로 된다.

또, 본 발명의 은 합금 재료는, 은과 아연에 더하여, 의도적으로 첨가한 그 밖의 원소를 포함하고 있어도 된다. 본 발명은 은에 아연을 첨가하는 것이 내열성, 부착력, 내플라즈마성 향상에 효과적이라는 것에 기초한다. 따라서, 이들 이외의 다른 원소를 포함하는 경우에 있어서도, 아연 첨가에 의한 효과를 얻을 수 있는 구성의 은 합금 재료는, 본 발명의 범위에 포함된다.

또한, 본 발명의 은 합금 재료를 TFT 어레이 기판의 배선 등의 구성 재료로서 이용하는 경우, 가장 바람직한 재료는, 은을 주체로 하여, 인듐을 포함하는 은 합금 재료이다. 이와 같이, 은에 인듐을 첨가한 경우에 있어서는, 은에 대한 인듐의 비율이 0.5중량% 이상인 경우, 특징적으로 내플라즈마성의 대폭적인 향상이라는 효과가 얻어져, TFT 어레이 기판의 제조 프로세스에 적합한 재료로 된다.

본 발명의 은 합금 재료를 TFT 어레이 기판의 배선 등의 구성 재료로서 이용하는 경우, 저전기 저항으로서 가장 바람직한 재료는, 특히 은에 대하여, 인듐을 0.5중량% 이하의 비율로 포함하는 재료이다. 이 때, 전기 저항율이 2.7μΩ㎝ 이하로서, 종래의 알루미늄 배선으로서는 이루어질 수 없는 저전기 저항 배선의 형성이 가능하다. 배선의 저전기 저항화가 특히 요망되는 경우, 예를 들면 액정 TV용 등에 이용되는 액정 표시 장치에서, 본 발명의 은 합금 재료를 이용하여 회로 기판을 작성하는 것이 좋다.

본 발명의 은 합금 재료의 또 다른 우수한 특성으로서, 인듐을 적절히 함유하는 경우에 있어서, 높은 가시광 반사율을 갖고, 200℃ 혹은 300℃의 소성 후에 있어서도 이것을 유지한다. 이하, 이것에 대하여 설명한다.

측정용 샘플로서는, 표 1, 표 2에 기재한 비교예, 실시예와 동등한 은 혹은 은 합금막, 및 참고를 위해 비교예3로서, 마찬가지의 수순으로 작성한 알루미늄막을 이용했다. 이들은 모두 무알카리 유리 기판 위에 성막되고, 성막 시의 유리 기 판 온도는 100℃ 설정, 막두께는 0.2㎛ 정도의 두께가 되도록 했다. 가시광 반사율의 측정에는, 분광광도계(히타치 계측기 서비스, U-4100)를 이용하여, 380㎚ 내지 780㎚의 가시광 영역 전체에 걸쳐 측정을 행하였다.

본 발명의 은 합금막의 가시광 반사율을 도 20 내지 도 25에 있어서 설명한다. 이들 도면에 있어서, 횡축은 금속막 샘플에 조사한 광의 파장, 종축은 그 광의 반사율로서 가시광 반사율을 나티내고 있다. 각각의 도면에는 성막 완료, 200℃ 소성 후, 300℃ 소성 후의 반사율이 기록되어, 소성에 의한 반사율의 변화도 알 수 있게 되어 있다. 또, 이들의 소성의 처리 조건은, 크린 오븐을 이용하여, 질소 분위기에서 1시간 소성하는 조건으로 했다.

결과를 자세히 설명하면, 우선 도 20에 도시한 바와 같은 비교예1(은)의 경우에는, 상술한 바와 같이 내열성이 현저하게 불량하다. 100℃에서의 성막 완료에서는 높은 반사율임에도 불구하고, 200℃ 및 300℃의 소성 후에는 현저하게 반사율이 내려가 있다. 이 때문에, 200℃ 정도의 소성 공정을 수반하는 제조 프로세스에도 견딜 수 없어서, 예를 들면 반사형 액정 표시 장치의 광반사막 용도로서 이용하는 것은 곤란했다.

다음으로, 도 21에 도시한 바와 같은 비교예3(알루미늄)에서는, 광 반사율이 성막 완료, 200℃ 소성 후, 300℃ 소성 후에는 거의 변하지 않는다. 알루미늄은, 반사형 액정 표시 장치의 광반사막 용도로서도 종래 자주 이용되는 재료이다.

도 22는, 본 발명의 은 합금막의 예로, 은에 대하여 인듐을 0.05중량% 함유시킨 은 합금막의 예이다. 이 경우, 도 20의 은에서의 결과와는 크게 달라서, 200 ℃ 및 300℃의 열소성에 의해서도 반사율의 저하는 대폭 작다. 또한 도 21의 알루미늄막의 경우와 비교하면, 200℃ 소성 후에 있어서는 거의 대부분의 파장 영역에서 반사율이 높고, 300℃ 소성 후에 있어서도, 단파장측의 극히 좁은 영역을 제외하고, 전체적으로 반사율이 높다. 이에 의해, 본 실시예의 은 합금막이, 가시광 반사율이 높아서, 광반사막으로서 우수한 것을 알 수 있다.

도 23도 본 발명의 은 합금막의 예로, 은에 대하여 인듐을 0.2중량% 함유시킨 은 합금막의 예이다. 이 경우, 도 22의 실시예7의 경우와 거의 마찬가지의 결과이다. 200℃ 및 300℃ 소성에 의해서도 반사율의 저하는 작고, 알루미늄막보다도 전체적으로 보아 가시광 반사율이 높기 때문에, 광반사막으로서 우수하다.

도 24는, 은에 대하여 인듐을 0.5중량%의 비율로 포함하는 경우이다. 200℃ 소성에 의해서는, 단파장측의 극히 일부를 제외하고, 전체적으로 보아 알루미늄막보다도 반사율이 우수하다. 단, 300℃ 소성 후에는 특히 단파장측에서 반사율이 내려가서, 알루미늄막에 대하여 우위라고는 할 수 없다. 이와 같이, 은에 대해서는, 인듐을 적량 첨가하는 것이 좋고, 인듐을 지나치게 늘리면, 반사율은 저하한다.

도 25는, 은에 대하여 인듐을 1.6중량%의 비율로 포함하는 경우이다. 이 경우, 인듐의 함유량이 증가했기 때문에, 전체적으로 반사율이 내려가 있다. 따라서, 알루미늄에 대하여 우위라고는 할 수 없다.

이상을 종합하면, 본 발명 중, 인듐을 0.5중량% 이하의 비율로 함유하는 경우, 200℃ 소성에 의해서도 반사율이 성막 완료의 상태에서 근소하게만 변화하여, 알루미늄과 비교하더라도 거의 가시광 영역 전체에 걸쳐서 반사율이 높다. 이 때문에, 광반사막 용도에 적합하다.

또한, 본 발명 중, 인듐을 0.2중량% 이하의 비율로 함유하는 경우, 300℃ 소성에 의해서도 반사율의 저하가 억제되어, 알루미늄과 비교하더라도 거의 가시광 영역 전체에 걸쳐서 반사율이 높다. 이 때문에, 특히 내열성이 필요한 경우의 광반사막 용도에 적합하다.

또, 본 발명의 은 합금 재료는, 은과 인듐에 더하여, 의도적으로 첨가한 그 밖의 원소를 포함하고 있어도 된다. 본 발명은 은에 인듐을 첨가하는 것이 내플라즈마성 향상에 가장 효과적이라는 것에 기초한다. 따라서, 이들 이외의 다른 원소를 포함하는 경우에 있어서도, 인듐 첨가에 의한 효과를 얻을 수 있는 구성의 은 합금 재료는, 본 발명의 범위에 포함된다.

본 발명의 범위는, 그 실시 형태로서, 은과 아연과 인듐을 포함하는 재료인 경우, 은과 주석과 인듐을 포함하는 재료인 경우, 은과 아연과 주석을 포함하는 재료인 경우에 미친다.

본 발명의 은 합금 재료는, TFT 어레이 기판 위의 배선 등을 구성하는 재료로서 적합하게 이용된다. 그리고, 이 TFT 어레이 기판은, 전자 장치의 하나인 액정 표시 장치에 적합하게 이용된다.

본 실시 형태에 따른 TFT 어레이 기판 및 액정 표시 장치에 대하여, 도 1 내지 도 4를 참조하면서 이하에 설명한다.

본 실시 형태에 따른 액정 표시 장치는, 도 1에 도시하는 화소를 갖고 있다. 또, 도 1은, 액정 표시 장치의 TFT 어레이 기판(11)에 있어서의 1 화소의 개략 구성을 도시하는 평면도이다. 또한, 도 1에 있어서의 A-A선 화살표 단면도를 도 2에 도시한다.

이들 도 1, 도 2에 도시한 바와 같이, TFT 어레이 기판(11)에서는, 유리 기판(절연성 기판)(12) 위에 있어, 게이트 배선(13)과 소스 배선(14)이 매트릭스 형상으로 설치되고, 이들의 교차부 근처에 스위칭 소자인 TFT(15)가 설치되어 있다. 또한, 인접하는 게이트 배선(13)의 사이에는 보조 용량 배선(16)이 설치되어 있다.

도 2에 도시한 바와 같이, 유리 기판(12) 위에는, 게이트 배선(13)으로부터 분기하여 이루어지는 게이트 전극(17), 및 보조 용량 배선(16)이 형성되고, 이들의 위에 게이트 절연층(18)이 형성되어 있다.

게이트 전극(17) 상에는, 상기 게이트 절연층(18)을 개재하여, 비정질 실리콘층(19), n⁺형 실리콘층(20), 소스 전극(21), 드레인 전극 배선(22)이 형성되어, TFT(15)가 형성된다. 여기서, 소스 전극(21)은 소스 배선(14)으로부터 분기하여 형성된다.

드레인 전극 배선(22)은, TFT(15)로부터 컨택트홀(23)까지 연장되어, TFT(15)의 드레인 전극으로 되는 역할과, TFT(15)와 화소 전극(24)을 전기적으로 접속하는 역할과, 컨택트홀(23)로 보조 용량 배선(16)과의 사이에 전기 용량을 형성하는 역할을 갖는다. 또한, 이 상층에, TFT(15)를 피복하는 보호층(25)과, 평탄화 등을 위한 층간 절연층(26)과, 액정 등에 전압을 인가하기 위한 화소 전극(24) 이 형성된다.

이하, 이러한 화소가 설치되는 유리 기판(12) 위의 영역을 화소 형성 영역(61)이라 칭하고, 후의 도 4에 도시한다.

또한, 본 실시 형태에 따른 액정 표시 장치는, 도 3의 (a)에 도시하는 단자부(28)를 갖고 있다. 단자부(28)는, TFT 어레이 기판(11)에 외부 회로 기판, 구동용 드라이버 IC 등을 전기적으로 접속하기 위한 접속부이다. 또, 도 3의 (a)는, 액정 표시 장치의 TFT 어레이 기판(11)에 있어서의 1 단자부의 개략 구성을 도시하는 평면도이다. 또한, 도 3의 (a)에 있어서의 B-B선 화살표 단면도를 도 3의 (b)에 도시한다.

도 3의 (b)에 도시한 바와 같이, 단자부(28)는, 유리 기판(12)측으로부터, 단자 배선(30), 게이트 절연층(18), 단자 전극(29)을 배치하도록 구성된다. 단자 전극(29)은, 외부 회로 기판, 구동용 드라이버 IC와의 전기적 접속을 양호하게 하는 등의 목적으로 배치된다. 단자 배선(30)은, 화소 형성 영역(61) 내의, 게이트 배선(13), 소스 배선(14) 등과 접속되어 있다.

이하, 이러한 단자부(28)가 설치되는 유리 기판(12) 위의 영역을 단자부 형성 영역(62)이라 칭하고, 다음의 도 4에 도시한다.

도 4는, TFT 어레이 기판(11)의 평면도로서, 화소 형성 영역(61), 단자부 형성 영역(62)은, 유리 기판(12) 위에 도시한 바와 같이 배치된다. 화소 형성 영역(61)과 단자부 형성 영역(62)은, 각각 도 1 내지 도 3에 도시한 바와 같은 화소와 단자부를 다수 구비하고 있다.

본 실시 형태에 있어서, TFT 어레이 기판(11)의 제조에는, 예를 들면 잉크제트 방식과 같은, 형성하는 층의 재료를 토출 혹은 적하하는 패턴 형성 장치가 사용된다. 이 패턴 형성 장치는, 도 5에 도시한 바와 같이, 기판(31)(상기 유리 기판(12)에 상당)을 장착하는 장착대(32)를 구비하며, 잉크제트 헤드(33)와, 잉크제트 헤드(33)를 X 방향으로 이동시키는 X 방향 구동부(34), 및 Y 방향으로 이동시키는 Y 방향 구동부(35)가 설치되어 있다. 잉크제트 헤드(33)는, 장착대(32) 상의 기판(31) 상에 대하여, 예를 들면 배선 재료를 포함하는 유동성의 액적을 토출한다.

또한, 상기 패턴 형성 장치에는, 잉크제트 헤드(33)에 잉크를 공급하는 잉크 공급 시스템(36)과, 잉크제트 헤드(33)의 토출 제어, X 방향 구동부(34) 및 Y 방향 구동부(35)의 구동 제어 등의 각종 제어를 행하는 컨트롤 유닛(37)이 설치되어 있다. 컨트롤 유닛(37)으로부터는, X 및 Y 방향 구동부(34, 35)에 대하여 도포 위치 정보가 출력되고, 잉크제트 헤드(33)의 헤드 드라이버(도시 생략)에 대하여 토출 정보가 출력된다. 이에 의해, X 및 Y 방향 구동부(34, 35)에 연동하여 잉크제트 헤드(33)가 동작하여, 기판(31) 상의 목적 위치에 목적량의 액적이 공급된다.

상기의 잉크제트 헤드(33)는, 피에조 액튜에이터를 사용하는 피에조 방식의 것, 헤드 내에 히터를 갖는 버블 방식의 것, 혹은 그 밖의 방식의 것이어도 된다. 잉크제트 헤드(33)로부터의 잉크 토출량의 제어는, 인가 전압의 제어에 의해 가능하다. 또한, 액적 토출 수단은, 잉크제트 헤드(33)에 대신하여, 단순히 액적을 적하시키는 방식의 것 등, 액적을 공급 가능한 것이면 어떤 방식이어도 된다. 혹은 기판 위에 미리 형성해 둔 배선 형성 재료에 대한 친액 영역과 비친액 영역을 이용 하여, 소정의 패턴을 얻는 도포 혹은 침지와 같은 방식이어도 된다.

다음으로, 본 실시 형태의 액정 표시 장치에서의 TFT 어레이 기판(11)의 제조 방법에 대하여 설명한다.

본 실시 형태에 있어서, TFT 어레이 기판(11)은, 도 6에 도시한 바와 같이, 게이트 배선 전처리 공정(101), 게이트 배선 형성 공정(102), 게이트 절연막·반도체막 성막 공정(103), 게이트 절연막·반도체막 가공 공정(104), 소스·드레인 배선 전처리 공정(105), 소스·드레인 배선 형성 공정(106), 채널부 가공 공정(107), 보호막·층간 절연층 성막 공정(108), 보호막 가공 공정(109), 및 화소 전극 형성 공정(110)으로 이루어진다.

(게이트 배선 전처리 공정(101))

이 게이트 배선 전처리 공정(101)에서는, 상술한 패턴 형성 장치를 사용하여, 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16) 등을 형성하기 위한 전처리를 행한다. 이것을 도 7의 (a) 및 도 8의 (a)을 참조하면서 이하에 설명한다. 도 7의 (a), 도 8의 (a)는, TFT 어레이 기판(11)이 구비하는 유리 기판(12)의 평면도이다.

본 게이트 배선 전처리 공정(101)에서는, 이들의 도면에 도시되는 게이트 배선 형성 영역(41), 게이트 전극 형성 영역(42), 보조 용량 배선 형성 영역(43), 및 단자 배선 형성 영역(44)에, 패턴 형성 장치에서의 유동성 배선 재료의 토출(적하)에 의해 적절하게 유동성의 배선 재료가 도포되기 위한 처리를 행한다.

이 처리에는 대략적으로 다음과 같은 것이 있다.

제1로서는 기판(유리 기판(12)) 상에, 유동성의 배선 재료에 대하여 기판이 습윤되기 쉽거나, 반발하기 쉬운 성질을 부여한다. 게이트 배선 형성 영역(41), 게이트 전극 형성 영역(42), 보조 용량 배선 형성 영역(43), 및 단자 배선 형성 영역(44)을 형성하기 위한 친수 영역(친액 영역), 이들의 비형성 영역으로서의 발수 영역(발액 영역)을 패턴화하는 친발수 처리(친발액 처리)이다.

제2로서는 액류를 규제하는 가이드, 즉 게이트 배선 형성 영역(41) 등에 따른 가이드를 형성하는 처리이다.

전자에서는, 이산화 티탄을 이용한 광촉매에 의한 친발액 처리가 대표적이다. 후자에서는, 레지스트 재료를 이용하여, 포토리소그래피에 의해 가이드 형성을 행한다. 또한, 상기 가이드 혹은 기판면에 친발액성을 부여하기 위해서, 이들을 CF₄, O₂ 가스를 도입한 플라즈마 분위기에 노출시키는 처리를 행하는 경우가 있다. 여기서 사용하는 레지스트는, 배선 형성 후, 박리한다.

여기서는, 다음과 같이, 이산화 티탄을 사용한 광촉매 처리를 행하였다. 즉, TFT 어레이 기판(11)의 유리 기판(12)에는, 불소계 비이온 계면 활성제인 ZONYL FSN(상품명: 듀퐁사제)를 이소프로필 알콜에 혼합한 것을 도포했다. 또한, 게이트 배선 패턴 등의 마스크에는 광촉매층으로서 이산화 티탄 미립자 분산체와 에탄올의 혼합물을 스핀 코팅으로 도포하고, 150℃에서 소성했다. 그리고, 상기 마스크를 사용하여, 유리 기판(12)에 대하여 UV광에 의한 노광을 행하였다. 노광 조건으로서는, 365㎚의 자외광을 사용하여, 70㎽/㎠의 강도로 2분간 조사했다.

여기서, 이산화 티탄에 의한 친발액 영역의 형성에 대하여, 도 9의 (a)∼도 9의 (d)를 참조하면서 이하에 설명한다.

도 9의 (a)는, 유리 기판(1)에, 스핀 코팅법 등을 이용하여, 불소계 비이온 계면 활성제인 ZONYL FSN(상품명, 듀퐁사제)를 이소프로필 알콜에 혼합한 제1 막(2)을 도포한 부분을 도시하고 있다.

도 9의 (b)는, 투명 유리 기판(3) 위에 설치된 게이트 배선 패턴 등의 마스크(4)로 UV 노광을 하고 있는 부분인데, 마스크(4)의 패턴면에는, 광촉매층(5)으로서, 상기 이산화 티탄 미립자 분산체와 에탄올의 혼합물을 도포하고, 150℃에서 열처리하고 있다.

상기 조건에 의한 노광 후에는, 도 9의 (c) 및 도 9의 (d)에 도시한 바와 같이, UV 노광된 부분(6)만이 습윤성이 향상되어, 친액 영역이 형성되었다.

(게이트 배선 형성 공정(102))

다음으로, 게이트 배선 형성 공정(102)에 대하여, 도 7의 (b), 도 7의 (c) 및 도 8의 (b), 도 8의 (c)를 참조하면서 이하에 설명한다.

도 7의 (b), 도 7의 (c), 도 8의 (b), 도 8의 (c)는, 게이트 배선 형성 공정(102)을 완료한 상태를 도시하는 도면이다. 도 7의 (b), 도 8의 (b)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 7의 (c), 도 8의 (c)는, 각각 도 7의 (b), 도 8의 (b)에 있어서의 C-C선 화살표 단면도, D-D선 화살표 단면도이다.

본 게이트 배선 형성 공정(102)에서는, 게이트 배선 형성 영역(41) 등의 친 액 영역에, 유동성의 배선 재료를 도포했다. 여기에는, 패턴 형성 장치를 사용하고, 유동성의 배선 재료에는, 유기막을 코팅했다, 은 인듐 합금 미립자를 유기 용매 내에 분산시킨 것을 이용했다. 이 때의 유동성 배선 재료에 포함되는 은과 인듐은, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정했다. 배선 폭은 대략 50㎛이고 잉크제트 헤드(33)로부터의 배선 재료의 토출량은 40pl로 설정했다.

또, 이 유동성 배선 재료에 포함되는 은과 인듐의 비율은, 후의 게이트 절연막·반도체막 가공 공정(104), 채널부 가공 공정(107), 보호막 가공 공정(109)으로 드라이 에칭이 행하여지는 것을 고려하여, 내플라즈마성을 갖도록 선택하고 있다. 단, 그 비율은 제조 프로세스나 요구하는 TFT 어레이 기판의 성능 등에 따라 적절하게 선택할 수 있는 것이다.

친액 처리된 면에서는, 잉크제트 헤드(33)로부터 토출된 유동성의 배선 재료가, 게이트 배선 형성 영역(41)을 따라서 넓어지기 때문에, 토출 간격을 대략 100∼500㎛ 간격으로 적절하게 조정하여 도포를 행하였다. 도포 후에 300℃에서 1시간 소성을 행하여, 은과 인듐으로 구성되는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16), 단자 배선(30)을 형성했다.

여기서, 게이트 배선(13) 등은, 은과 인듐으로 구성되어 있기 때문에, 300℃의 조건에 대하여 충분한 내열성을 갖고, 표면 평활성을 잃게 되지 않는다. 종래의 은에서는, 현저하게 표면 평활성을 잃게 되기 때문에, 상층과의 리크가 발생하여, 불량으로 되었다.

또한, 게이트 배선(13) 등은, 유리 기판(12)에 직접 접하는데, 본 실시예에 서는 은과 인듐으로 구성되어 있기 때문에, 유리 기판에 대한 부착력이 충분하여, 후의 공정에서 박리하지 않는다. 종래의 은에서는, 부착력이 작기 때문에, 후의 공정에서 박리가 발생하여, 불량으로 되었다.

또, 소성 온도를 300℃로 설정한 것은, 차단의 게이트 절연막·반도체막 성막 공정(103)에 있어서 약 300℃의 처리 열이 가해지기 때문이다. 따라서, 소성 온도는 이 온도에 한정되는 것이 아니다.

(게이트 절연막·반도체막 성막 공정(103))

계속해서, 게이트 절연막·반도체막 성막 공정(103)에 대하여, 도 10의 (a) 및 도 10의 (b) 및 도 11의 (a) 및 도 11의 (b)를 참조하면서 이하에 설명한다.

도 10의 (a) 및 도 10의 (b) 및 도 11의 (a) 및 도 11의 (b)는, 게이트 절연막·반도체막 성막 공정(103)이 완료한 상태의 유리 기판(12)을 도시하는 도면이다. 도 10의 (a), 도 11의 (a)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 10의 (b), 도 11의 (b)는, 각각 도 10의 (a), 도 11의 (a)의 E-E선 화살표 단면도, F-F선 화살표 단면도이다.

이 게이트 절연막·반도체막 성막 공정(103)에서는, 게이트 배선 형성 공정(102)을 거친 유리 기판(12) 위에, 후에 각각, 게이트 절연층(18)으로 되는 게이트 절연막(45), 비정질 실리콘층(19)으로 되는 비정질 실리콘막(46), 및 n⁺형 실리콘층(20)으로 되는 n⁺형 실리콘막(47)을 연속 성막한다. 여기서, 게이트 절연막(45)은 질화 실리콘으로 이루어지는 막이다. 이들 막은 모두 CVD법에 의해 성막하고, 각 각의 막두께는 순서대로, 0.3㎛, 0.15㎛, 0.04㎛로 했다. 성막 온도는 300℃이었다.

게이트 배선(13)에는, 상기 공정에서 설명한 바와 같이, 은 이외에 첨가한 인듐에 의해서 내열성이 향상하고 있어, 새로운 결정 성장이 억제된다. 그래서, 300℃의 고온 조건 하에서도 표면이 거칠어지는 경우도 없어서, 은 단체로 형성되는 것보다도, 표면성이 좋은 게이트 배선(13)이 얻어진다. 이 때문에, 게이트 절연층(18)을 개재하여 이 위에 형성되는 반도체층(27)이나 소스 전극(21)과 리크하지 않게 되어, 수율이 향상함과 함께, TFT의 특성도 안정된다.

(게이트 절연막·반도체막 가공 공정(104))

다음으로, 게이트 절연막·반도체막 가공 공정(104)에 대하여, 도 12의 (a) 및 도 12의 (b) 및 도 13의 (a) 및 도 13의 (b)를 참조하면서 이하에 설명한다.

도 12의 (a) 및 도 12의 (b) 및 도 13의 (a) 및 도 13의 (b)는, 게이트 절연막·반도체막 가공 공정(104)이 완료한 상태를 도시하는 도면이다. 도 12의 (a), 도 13의 (a)는, 각각 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 12의 (b), 도 13의 (b)는, 각각 도 12의 (a), 도 13의 (a)에 있어서의 G-G선 화살표 단면도, H-H선 화살표 단면도이다.

이 게이트 절연막·반도체막 가공 공정(104)에서는, 포토리소그래피를 이용하여 가공했다.

우선, 제1 포토리소그래피에 의해, 비정질 실리콘막(46), n⁺형 실리콘막(47) 을 가공했다. 이들은, 화소 형성 영역(61)에서는 게이트 전극(17) 상방에 섬 형상으로 남겨지도록 가공되고, 단자부 형성 영역(62)에 있어서는 남겨지지 않도록 가공된다. 이에 의해, 비정질 실리콘층(19), 후에 n⁺형 실리콘층(20)으로 되는 n⁺형 실리콘 가공막(48)을 얻었다. 에칭은 드라이 에칭법에 의해, 6불화유황(SF₆) 가스, 염화수소(HCl) 가스의 혼합 가스를 도입하여 행하였다. 여기까지는, 게이트 절연막(45)이 기판의 전면을 피복하고 있기 때문에, 단자 배선(30) 등이 드라이 에칭 분위기에 노출되지 않는다.

계속해서, 제2 포토리소그래피에 의해서, 게이트 절연막(45)을 가공했다. 단자부 형성 영역(62)에 있어서, 부분적으로 게이트 절연막(45)을 에칭하여, 게이트 절연층(18), 개구부(49)를 얻었다. 에칭은 드라이 에칭법에 의해, CF₄ 가스, O₂ 가스의 혼합 가스를 도입하여 행하였다.

이 게이트 절연막(45)의 드라이 에칭에 있어서는, 단자부 형성 영역(62)에 형성하는 개구부(49), 도시는 생략되어 있지만 그 밖의 전기적 접속을 위한 부분에서, 단자 배선(30)이 드라이 에칭 분위기에 노출된다. 이것은, 드라이 에칭법은 제어성이 좋은 방법이기는 하지만, 실제의 제조에서는 오버 에칭을 방지할 수 없는 것에 의한다.

여기서, 종래의 기술인 은에 의해서 단자 배선(30)을 형성했다면, 내플라즈마성을 갖지 않는다. 그 때문에, 개구부(49)로 단자 배선(30)이 크게 에칭되어, 불량으로 된다. 이것에 대하여, 본 실시 형태에 있어서는, 단자 배선(30)은 은과 인듐으로 구성되고, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정하고 있다. 이 때문에, 내플라즈마성을 가지게 되어, 이러한 드라이 에칭 처리에 견딜 수 있다.

(소스·드레인 배선 전처리 공정(105))

다음으로, 소스·드레인 배선 전처리 공정(105)에 대하여, 도 14의 (a)를 참조하면서 이하에 설명한다. 도 14의 (a)는, 게이트 절연막·반도체막 가공 공정(104)을 거친 유리 기판(12)에 소스 배선(14), 소스 전극(21), 및 드레인 전극 배선(22)을 형성하기 위한 배선 가이드(52)를 형성한 상태를 도시하는 평면도이다.

본 소스·드레인 배선 형성 공정(106)에서는, 단자부 형성 영역(62)에 배선 등을 형성하지 않기 때문에, 여기서는 화소 형성 영역(61)에 대해서만 설명한다.

이 공정에서는, 소스 배선(14), 소스 전극(21), 및 드레인 전극 배선(22)을 형성하는 영역(소스·드레인 형성 영역(53))을 제외하도록 배선 가이드(52)를 형성한다. 배선 가이드(52)는 포토레지스트 재료를 이용하여 형성했다. 즉, 포토레지스트를 게이트 절연막·반도체막 가공 공정(104)을 거친 유리 기판(12) 위에 도포하고, 프리베이킹을 행한 후, 포토마스크를 이용하여 노광, 현상을 행하고, 다음으로 포스트베이킹을 행하였다. 여기서 형성한 배선 가이드(52)는, 소스 배선(14), 소스 전극(21)을 형성하는 영역의 선 폭이 10㎛, 드레인 전극 배선(22)을 구성하는 영역의 선 폭이 10㎛에서 40㎛로 되도록 형성했다. 소스 전극(21), 드레인 전극 배선(22)의 간격, 즉 TFT의 채널부(51)의 길이는 4㎛로 되도록 했다.

또, 패턴 형성 장치에 의해 도포되는 배선 재료가 기초면으로 되는 면에 잘 융합되도록, 게이트 절연층(18)의 상면에는, 산소 플라즈마로써 친액 처리를 실시함과 함께, 배선 가이드(52)에는 CF₄ 플라즈마에 노출시킴으로써 발액 처리를 실시하여도 된다.

또한, 상기의 배선 가이드(52)의 형성에 대신하여, 상기 게이트 전극 형성에 이용한 광촉매에 의한 친발액 처리 방법으로써, 배선 혹은 전극의 패턴에 따른 친발액 처리를 실시하여도 된다.

(소스·드레인 배선 형성 공정(106))

계속해서, 소스·드레인 배선 형성 공정(106)에 대하여, 도 14의 (b), 도 14의 (c)를 참조하면서 이하에 설명한다. 도 14의 (b), 도 14의 (c)는, 본 소스·드레인 배선 형성 공정(106)이 완료한 상태를 도시하는 도면이다. 도 14의 (b)는, 유리 기판(12) 위의 화소 형성 영역(61)에 있어서의 평면도이다. 도 14의 (c)는, 도 14의 (b)에 있어서의 I-I선 화살표 단면도이다.

본 소스·드레인 배선 형성 공정(106)에서도, 단자부 형성 영역(62)에 배선 등을 형성하지 않기 때문에, 화소 형성 영역(61)에 대해서만 설명한다.

이 소스·드레인 배선 형성 공정(106)은, 전공정에서 설치한 배선 가이드(52)를 이용하여, 소스 배선(14), 소스 전극(21), 및 드레인 전극 배선(22)을 형성하는 공정이다. 도포 장치에는 도 5에 도시한 바와 같은 패턴 형성 장치를 이용했다.

이 때, 유동성의 배선 재료에는, 유기막을 코팅한, 은 인듐 합금 미립자를 유기 용매 내에 분산시킨 것을 이용했다. 이 때의 유동성의 배선 재료에 포함되는 은과 인듐은, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정했다.

또, 이 유동성의 배선 재료에 포함되는 은과 인듐의 비율은, 후의 채널부 가공 공정(107), 보호막 가공 공정(109)에서 드라이 에칭이 행하여지는 것을 고려하여, 내플라즈마성을 갖도록 선택하고 있다. 단, 그 비율은 제조 프로세스나 요구하는 TFT 어레이 기판의 성능 등에 따라 적절하게 선택할 수 있는 것이다.

여기서는, 잉크제트 헤드(33)로부터의 유동성의 배선 재료의 토출량을 2pl로 설정했다. 형성 막두께는 0.3㎛로 했다. 소성의 온도는, 비정질 실리콘막(46) 등이 약 300℃에서 성막되었기 때문에, 이것보다도 낮은 온도 200℃로 했다. 배선 가이드(52)는, 유기 용매를 이용하여 제거했다.

(채널부 가공 공정(107))

계속해서, 채널부 가공 공정(107)에 대하여, 도 15를 참조하면서 이하에 설명한다. 도 15는, 본 채널부 가공 공정(107)이 완료한 상태를 도시하는 도면으로서, 도 14의 (b) 중의 I-I 선의 위치에 상당하는 화살 표시 단면도이다.

본 채널부 가공 공정(107)에서는, TFT의 채널부(51)의 가공을 행한다. 이 처리는, 염소 가스를 이용한 드라이 에칭에 의해서 행해지지만, 이 때 새로운 포토리소그래피는 행하지 않고, 소스 전극(21), 드레인 전극 배선(22)의 패턴을 이용하여 가공을 행한다.

본 실시 형태에서는, 전공정에 잉크제트 장치와 같은 패턴 형성 장치를 이용하고 있다. 이와 같이 소스 배선(14), 소스 전극(21), 및 드레인 전극 배선(22)을 형성한 경우, 이들의 위에 레지스트를 남겨 놓는 것이 공정 상 불가능하다. 따라서, 이 채널부 가공 공정(107)에 있어서는, 이들의 소스 배선(14) 등 자체를 마스크로 하여 채널부(51)의 가공을 행하기 때문에, 이들의 소스 배선(14) 등은, 에칭 개시로부터 종료까지의 장시간에 걸쳐서 드라이 에칭 분위기에 노출된다.

즉, 특히 잉크제트 장치와 같은 패턴 형성 장치를 이용했던 경우에 있어서는, 소스 배선(14) 등에는 높은 드라이 에칭 분위기에 대한 내성(내플라즈마성)이 요구된다.

종래의 은 단체로 구성하는 소스 배선(14) 등에서는, 내플라즈마성을 갖지 않기 때문에, 배선의 대부분이 에칭되어 목적의 도전성이 얻어지지 않기 때문에, 불량으로 되었다. 이것에 대하여, 본 실시 형태에 있어서는, 소스 배선(14) 등은 은과 인듐으로 구성되고, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정하고 있다. 이 때문에, 내플라즈마성을 가지게 되어, 이러한 드라이 에칭 처리에 견딜 수 있다.

이와 같이, 본 발명의 은과 인듐으로 구성되는 배선 재료는, 높은 내플라즈마성을 갖고 있기 때문에, 종래에는 어렵던 패턴 형성 장치를 이용한 TFT 어레이 기판의 제조 방법을 용이하게 한다.

(보호막·층간 절연층 성막 공정(108))

계속해서, 보호막·층간 절연층 성막 공정(108)에 대하여, 도 16의 (a) 및 도 16의 (b) 및 도 17의 (a) 및 도 17의 (b)를 참조하면서 이하에 설명한다. 도 16의 (a) 및 도 16의 (b) 및 도 17의 (a) 및 도 17의 (b)는, 본 보호막·층간 절연 층 성막 공정(108)이 완료한 상태를, 도시하는 도면이다. 도 16의 (a), 도 17의 (a)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 16의 (b), 도 17의 (b)는, 각각 도 16의 (a), 도 17의 (a)에 있어서의 J-J선 화살표 단면도, K-K선 화살표 단면도이다.

본 보호막·층간 절연층 성막 공정(108)에서는, 우선, 전공정을 거친 유리 기판(12) 위에, CVD법에 의해 질화 실리콘막(55)을 성막했다. 이 때의 기판 온도는 200℃로 설정하고 있다.

다음으로, 이 질화 실리콘막(55)의 위에, 감광성 아크릴 수지 재료를 도포했다. 계속해서, 마스크를 이용한 노광과, 현상과, 소성을 햄함으로써, 소정의 패턴을 갖는 층간 절연층(26)을 얻었다. 이 때, 드레인 전극 배선(22)과 보조 용량 배선(16)이 중첩되는 부분에는, 개구부(56)를 형성하고 있다. 한편, 단자부 형성 영역(62)에서는, 층간 절연층(26)은 전면에서 형성되지 않는다.

(보호막 가공 공정(109))

계속해서, 보호막 가공 공정(109)에 대하여, 도 18의 (a) 및 도 18의 (b)를 참조하면서 이하에 설명한다. 도 18의 (a) 및 도 18의 (b)는, 본 보호막 가공 공정(109)이 완료한 상태를 도시하는 도면이다. 도 18의 (a) 및 도 18의 (b)는, 각각 도 16의 (a), 도 17의 (a)에 있어서의 J-J선, K-K선으로 나타내는 위치에서의 화살 표시 단면도이다.

본 보호막 가공 공정(109)에서는, 보호막·층간 절연층 성막 공정(108)으로 형성된 질화 실리콘막(55)을, 층간 절연층(26)의 패턴으로 가공한다. 화소 형성 영역(61)에 있어서는, 개구부(56) 바로 아래에 있는 질화 실리콘막(55)은 에칭되어, 보호층(25)과, 컨택트홀(23)을 얻는다. 한편, 단자부 형성 영역(62)에 있어서는, 전체면에서 질화 실리콘막(55)은 에칭되어, 제거된다. 에칭은 드라이 에칭법에 의해, CF₄ 가스, O₂ 가스의 혼합 가스를 도입하여 행하였다.

이 질화 실리콘막(55)의 드라이 에칭에 있어서는, 컨택트홀(23)이나, 단자부(28)에 있는 개구부(49)에 있어서, 드레인 전극 배선(22)이나, 단자 배선(30)의 일부가 드라이 에칭 분위기에 노출된다. 이것은, 드라이 에칭법은 제어성이 좋은 방법이기는 하지만, 실제의 제조에서는 오버 에칭을 방지할 수 없는 것에 기인한다.

종래의 기술인 은은, 내플라즈마성을 갖지 않는다. 따라서, 이 경우에는, 드레인 전극 배선(22)이나, 단자 배선(30)의 일부가 크게 에칭되어, 불량으로 된다. 이것에 대하여, 본 실시 형태에 있어서는, 드레인 전극 배선(22)이나, 단자 배선(30)은 은과 인듐으로 구성되고, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정하고 있다. 이 때문에, 내플라즈마성을 가지게 되어, 이러한 드라이 에칭 처리에 견딜 수 있다.

(화소 전극 형성 공정(110))

최후의 공정으로서, 후에 화소 전극(24), 단자 전극(29)으로 되는 ITO(인듐 주석 산화물)막을 스퍼터법에 의해서 성막했다. 이 때의 기판 온도는 200℃로 했다. 계속해서, 포토리소그래피를 이용하여 이 ITO막을 패터닝하여, 도 1, 도 2, 도 3의 (a) 및 도 3의 (b) 및 도 4에 도시되는 TFT 어레이 기판(11)을 얻었다.

이와 같이 본 발명의 재료는, 종래의 은 단체에는 없는 우수한 유리 기판에 대한 부착력을 갖기 때문에, 일련의 제조 프로세스에 견뎌, 게이트 배선 등의 박리에 의한 불량이 발생하지 않는다.

또한, 본 발명의 재료는, 종래의 은 단체에는 없는 우수한 내열성을 갖기 때문에, 본 실시예와 같은 300℃의 고온 조건 하에 기판이 노출되는 경우라도 표면이 거칠어지지는 않아서, 표면 평활성이 좋은 게이트 배선(13), 보조 용량 배선(16), 게이트 전극(17) 등이 얻어진다. 이 때문에, 게이트 절연층(18)을 개재하여 이 위에 형성되는 소스 배선(14), 반도체층(27), 소스 전극(21) 등과 리크하지 않게 되어, 수율이 향상함과 함께, TFT의 특성도 안정된다.

그리고, 무엇보다도 본 발명의 재료가, 높은 내플라즈마성을 구비하는 것이, 이러한 제조 프로세스를 가능하게 하고 있다.

본 실시 형태에 있어서는, 게이트 절연막·반도체막 가공 공정(104)에 있어서의 게이트 절연막(45)의 에칭, 채널부 가공 공정(107)에 있어서의 n⁺형 실리콘 가공막(48)의 에칭, 보호막 가공 공정(109)에 있어서의 질화 실리콘막(55)의 에칭의 합계 3개의 공정에서 드라이 에칭이 이용되고 있다. 이 때, 종래의 은 단체에 의해 배선, 전극 등을 형성하고 있었던 경우에는, 오버 에칭시, 혹은 그 밖의 막의 에칭 마스크로 될 때에 에칭되어, 불량으로 되었다. 그런데, 본 실시 형태와 같이, 은과 인듐을 포함하는 본 발명의 배선 재료는 우수한 내플라즈마성을 갖고 있기 때문에, 불량으로 되지 않는다.

이와 같이, TFT 어레이 기판의 제조에 있어서는, 드라이 에칭이 다용되고, 그에 따라, 배선, 전극 등을 구성하는 재료로서 높은 드라이 에칭 내성(내플라즈마성)이 요구된다. 본 발명의 은을 주체로 하여, 인듐을 포함하는 재료는, 높은 내플라즈마성을 갖고, 특히 TFT 어레이 기판 위의 배선, 전극 등을 구성하는 재료로서 매우 우수하다.

또한, 본 발명의 재료는, 본 실시 형태와 같이 소스 배선(14), 소스 전극(21) 등을 잉크제트 방식과 같은 패턴 형성 장치에 의해서 묘화하여, 형성하는 경우에는 특히 유효하다. 이러한 경우, 소스 배선(14) 등은 n⁺형 실리콘층(20)의 형성을 위한 에칭 마스크로 되기 때문에, 에칭의 개시로부터 종료의 장시간에 걸쳐, 드라이 에칭 분위기에 노출된다. 따라서, 종래의 은 단체를 사용하고 있는 경우에는 이러한 프로세스는 어려웠다. 그러나, 본 발명의 재료는 이러한 패턴 형성 장치에 의해서 TFT 어레이 기판을 제조하는 것을 가능하게 한다.

이와 같이, 본 발명의 은 합금 재료는, 잉크제트 장치와 같은 도포 장치를 이용한 제조 프로세스에 특히 적합하고, 유동성의 배선 재료에 포함되어 유익하게 이용되는 재료이다. 또, 후술한 바와 같이, 패턴 형성 장치를 이용하지 않고 행하는 제조 방법에 있어서도, 마찬가지로 유익하게 이용되는 재료이다.

본 실시 형태에서는, 합계 6회에 걸쳐 포토마스크를 사용하여, 노광, 현상 공정을 행하는 6매 마스크 프로세스이다. 보다 저비용으로 TFT 어레이 기판을 생산하기 위해서, 이것을 1회 줄인 5매 마스크 프로세스도 폭넓게 이용되고 있다. 이 경우, 하프톤 노광 등을 이용하지 않는 가장 용이한 방법은, 게이트 절연막(45)과 질화 실리콘막(55)을 연속하여 에칭 가공함으로써 게이트 절연층(18)과 보호층(25)을 형성하는 방법이다. 그러나, 이 경우에는 특히 드레인 전극 배선(22)에 형성되는 노출부는 장시간 드라이 에칭 분위기에 노출되어, 가혹한 사용 조건에 견딜 필요가 있다.

이 이유를 생각하기 위해서, 에칭 중인 기판의 모습을 생각한다. 우선, 질화 실리콘막(55)을 에칭하고 있는 동안에는 전체면에 막이 있기 때문에, 문제는 없다. 그러나, 이것에 연속하는 게이트 절연막(45)의 에칭 중에는, 예를 들면 드레인 전극 배선의 컨택트홀(23)에 형성되는 노출부가, 에칭의 개시로부터 종료까지 항상 드라이 에칭 분위기에 직접 노출된다. 이것은 매우 장시간이고, 가혹한 프로세스 조건이다.

따라서, 이러한 5매 마스크 프로세스인 경우에는 특히, 드레인 전극 배선(22)에는 높은 내플라즈마성이 요구되는데, 은과 인듐을 포함하는 은 합금 재료로 대표되는 본 발명의 은 합금 재료는, 높은 내플라즈마성을 구비하기 때문에, 그와 같은 경우에 있어서도 사용할 수가 있어, 사용 범위는 넓다.

또, 본 실시 형태는, 6매 마스크 프로세스에서, 단자 배선(30)을 게이트 배선(13) 등과 동일 공정에서 형성하는 형태이지만, 본 발명의 범위는 이것에 한정되지 않는다. 게이트 절연층(18), 또는 보호층(25)으로 되는 질화 실리콘막을 기판 전면에 성막하고, 드라이 에칭에 의해서 부분적으로 제거하는 현재의 대부분의 제조 방법에 있어서는, 전기적 접속을 위해 이들을 제거하는 부분이 반드시 있어서, 그 밑에 배치되는 전극, 배선 등에는 오버 에칭에 대한 내플라즈마성이 반드시 요구된다. 본 발명은, 내플라즈마성이 우수한 재료를 제공하여, 이들의 TFT 어레이 기판의 제조 프로세스에 대하여 우수한 효과를 발휘한다.

본 실시 형태에서는, 유동성의 배선 재료에는, 유기막을 코팅한, 은 인듐 합금 미립자를 유기 용매 내에 분산시킨 것을 이용했다. 이 때의 유동성의 배선 재료에 포함되는 은과 인듐은, 은에 대한 인듐의 비율이 약 5중량%로 되도록 설정했다. 단, 이 은에 대한 인듐의 비율은, 제조 프로세스에 따라 적절한 내플라즈마성을 갖도록, 혹은 요구하는 TFT 어레이 기판의 성능 등에 따라, 적절하게 선택할 수 있는 것이다.

또한, 이 유동성의 배선 재료의 형태는, 은과 인듐을, 은 인듐 합금의 미립자로서 포함하는 형태에 한정되지 않는다. 은의 미립자, 인듐의 미립자를 따로따로 작성하여, 용매 내에 독립적으로 분산시킨 형태이어도 된다. 또한, 반드시 미립자에 한정되는 것은 아니고, 은, 혹은 인듐이, 금속 화합물의 양태로 용매 내에 포함되는 형태이어도 된다.

본 실시예에서는, 은과 인듐을 포함하는 은 합금 재료에 의해서, 소스 배선(14), 게이트 배선(13) 등의 배선, 전극 등을 형성했지만, 이것에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성해도 된다. 또, 이들의 원소에 더하여, 적어도, 알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 은 합금 재료이어도 된다.

〔실시 형태2〕

본 발명의 다른 실시 형태에 대하여, 도 6 및 도 19의 (a) 및 도 19의 (b)를 참조하면서 이하에 설명한다.

상기 실시 형태1에 있어서는, 게이트 배선 형성 공정(102), 소스·드레인 배선 형성 공정(106)에 있어서, 잉크제트 방식과 같은 패턴 형성 장치가 이용되었다.

본 실시 형태에 따른 TFT 어레이 기판(71)은, 실시 형태1의 경우와 마찬가지로, 도 6에 도시되는 제조 공정도와 마찬가지로 작성되지만, 차이는 게이트 배선 형성 공정(102)에 있어서, 2 종류 이상의 유동성의 배선 재료를 이용하여, 기판 내의 각 부에서 조성이 서로 다른 배선 등을 형성하는 것(분별 도포)을 행하는 점이다.

이하의 설명에 있어서, 실시 형태1과 실질적으로 마찬가지의 기능을 갖는 구성 요소를 동일한 참조 부호로 나타내고, 여기서는 설명을 생략한다.

도 19의 (a) 및 도 19의 (b)에 본 실시 형태에 있어서의 TFT 어레이 기판(71)을 도시한다. 도 19의 (a)는, TFT 어레이 기판(71)의 단자부 형성 영역(62)에서의 평면도이고, 도 19의 (b)는, 도 19의 (a) 중의 L-L선 화살표 단면도이다. 도 4에 도시하는 화소 형성 영역(61)에 형성되는 화소 부분은, 실시 형태1과 마찬가지로 구성된다. 도 19의 (a) 및 도 19의 (b)와 같이, 본 실시 형태의 TFT 어레이 기 판(71)에서는, 단자 배선(72)은 단자 배선 접속부(73)와 접하여, 이들은 전기적 도통을 갖는다.

단자 배선(72)은, 게이트 절연층(18)으로 피복되기 때문에, 프로세스 내성 중, 내열성과, 유리 기판에 대한 부착력을 갖도록 선택해 두면 된다. 내플라즈마성에 대해서는, 드라이 에칭 분위기에 노출되지 않기 때문에 필요없다. 한편, 특히 대형의 액정 표시 장치에 사용되는 회로 기판을 작성하기 위해서는, 되도록이면 단자 배선(72)의 전기 저항을 작게 해두고자 한다. 이러한 이유로, 단자 배선(72)은, 은에 대한 인듐의 함유량이 3중량%로 되도록 구성했다. 이 부분의 전기 저항율은 약 6μΩ㎝ 이다. 또한, 화소 형성 영역(61)에 있는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16)도, 단자 배선(72)과 동일한 이유로, 보다 저전기 저항으로 되도록, 은에 대한 인듐의 함유량이 3중량%로 되도록 구성했다.

한편, 단자 배선 접속부(73)는, 전기적 접속을 위한 에칭 공정에서, 오버 에칭에 의해, 드라이 에칭 분위기에 노출된다. 그 때문에, 내플라즈마성을 중시하여, 은에 대한 인듐의 함유량이 10중량%로 되도록 구성했다. 이 단자 배선 접속부(73)는, TFT 어레이 기판 위의 게이트 배선(13)이나, 소스 배선(14), 단자 배선(72)보다도 훨씬 짧고, 전기 저항율은 다른 부분보다도 커도 된다.

물론, 실시 형태1과 동일하게, 단자 배선(72)과 단자 배선 접속부(73)는, 양쪽 모두 동일한 구성으로, 즉 은에 대한 인듐의 함유량이 5중량%로 되도록 구성해도 된다. 그런데, 본 실시 형태와 같이 개개의 부분에 필요하게 되는 성능에 따라 분별 도포를 행하는 것에 의해, 전체적으로 보다 저전기 저항인 배선, 전극 등을 형성할 수 있기 때문에, 보다 대형의 회로 기판, 보다 대형의 표시 장치 등을 실현할 수 있는 장점이 있다.

본 실시 형태의 제조 방법을 이하에 설명한다.

상술한 바와 같이, 본 실시 형태에서의 TFT 어레이 기판(71)은, 상기 실시 형태1의 경우와 거의 마찬가지로 작성되지만, 차이는 게이트 배선 형성 공정(102)에 있어서, 유동성의 배선 재료의 분별 도포를 행하는 점이다. 이것은, 도 5에 도시한 바와 같은 패턴 형성 장치에, 적어도 2 종류의 유동성의 배선 재료를 토출하는 기능을 갖게 함으로써 실현한다. 즉, 잉크제트 헤드(33)를 적어도 2개 설치하거나, 동일한 잉크제트 헤드(33) 내에 2 종류의 유동성의 배선 재료를 취급할 수 있도록 해두고, 잉크 공급 시스템(36), 컨트롤 유닛(37), 토출 위치 정보 등도 이것에 대응시켜 두는 것에 의해 실현할 수 있다.

이러한 패턴 형성 장치를 이용하여, 은에 대한 인듐의 함유량이 서로 다른 2 종류의 유동성의 배선 재료를, 실시 형태1과 마찬가지로 토출했다. 단자 배선(72)을 형성하기 위한 영역에는, 단자 배선(72)으로 되었을 때에, 은에 대한 인듐의 함유량이 3중량%로 된 유동성의 배선 재료를 토출했다. 한편, 단자 배선 접속부(73)를 형성하기 위한 영역에는, 단자 배선 접속부(73)로 되었을 때에, 은에 대한 인듐의 함유량이 10중량%로 된 유동성의 배선 재료를 토출했다. 한편, 화소 형성 영역(61)에 있는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16)을 형성하기 위한 영역에는, 단자 배선(72)과 동일한 유동성의 배선 재료를 토출했다. 토출 후, 실시 형태1과 마찬가지로 300℃에서 1시간 소성을 행하여, 소정의 단자 배선 (72), 단자 배선 접속부(73) 등을 얻었다.

본 실시 형태에서는, 잉크제트 방식과 같은 패턴 형성 장치가 기판면 내에서 분별 도포를 할 수 있는 것, 동일 공정 시에 형성되는 배선 등이 각각의 부분에서 서로 다른 내플라즈마성 또는 도전성을 필요로 하고 있는 것, 그리고 본 발명의 재료의 인듐 함유량과 도전성과 프로세스 내성의 관계를 잘 조합하고 있는 점이 중요하다. 이에 의해, 제조가 용이하고, 양호한 전기적 특성을 갖는 대형의 TFT 어레이 기판의 제조가 가능하게 된다.

또, 본 실시 형태에서는, 단자 배선(72)과 단자 배선 접속부(73)는, 도 19의 (a) 및 도 19의 (b)에 도시된 바와 같은 인듐 함유량이 서로 다른 경계(74)를 가지고 있지만, 이것에 한하지 않는다. 인듐 함유량이 경계 부근에서 완만히 변화해도 된다. 그 형성 방법으로서는, 유동성의 배선 재료가 상호 자연스럽게 혼합되어도 되고, 교대로 2 종류를 토출하는 등 의도적으로 혼합해도 된다. 또한, 경계(74)의 위치는, 반드시 도 19의 위치에 한하는 것이 아니다. 실질적으로 상기한 바와 같은 효과가 얻어지도록, 다소라도 다른 부분에 접속되어 있어도 된다.

물론 TFT 어레이 기판(71)으로서 필요하고, 또한 제조 공정 중에 드라이 에칭 분위기에 노출되는 부분에서, 인듐 함유량을 늘린 배선, 전극 등을 설치한다는 것이, 본 실시 형태의 중요한 점이다.

이와 같이, 본 발명의 은 합금 재료는, 은에 대한 인듐의 함유량이 예를 들면 1중량%이나, 3중량%와 같이 비교적 낮은 경우에도, 분별 도포를 행함으로써 많은 제조 프로세스에 대응하여, 게이트 배선(13) 등의 배선, 전극을 구성하는, 특히 저전기 저항인 재료로서 적절하게 이용될 수 있는 것이다.

또한, 본 실시 형태에서의 유동성의 배선 재료의 형태는, 은과 인듐을, 은 인듐 합금의 미립자로서 포함하는 형태에 한정되지 않는다. 은의 미립자, 인듐의 미립자를 따로따로 작성하여, 용매 내에 독립적으로 분산시킨 형태이어도 된다. 또한, 반드시 미립자에 한정되는 것은 아니고, 은, 혹은 인듐이, 금속 화합물의 양태로 용매 내에 포함되는 형태이어도 된다.

또, 본 실시 형태에서는, 은과 인듐을 포함하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성했지만, 이것에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성해도 된다. 또, 이들 원소에 더하여, 적어도, 알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 은 합금 재료이어도 된다.

또한, 은과 인듐, 은과 아연 등, TFT 어레이 기판(71) 위에서 구성이 서로 다르도록, 장소에 따라 구분하여 사용하여도 된다.

〔실시 형태3〕

본 발명의 또 다른 실시 형태에 대하여 설명하면, 이하와 같다.

상기 실시 형태2에 있어서는, 게이트 배선 형성 공정(102)에 있어서, 잉크제 트 방식으로 대표되는 패턴 형성 장치가 이용되어, TFT 어레이 기판(71) 위에서 구성이 서로 다른 배선 재료의 분별 도포가 행해졌다.

이하의 설명에 있어서, 상기 실시 형태1 및 2과 실질적으로 마찬가지의 기능을 갖는 구성 요소를 동일한 참조 부호로 나타내고, 여기서는 설명을 생략한다.

본 실시 형태에 있어서는, 게이트 배선 형성 공정(102)에 대신하여, 소스·드레인 배선 형성 공정(106)에 있어서, 구성이 서로 다른 배선 재료의 분별 도포를 행한다. 예를 들면 이것은, 은에 대한 인듐의 함유량이 소스 전극(21) 및 소스 배선(14)인 경우에 3중량%, 드레인 전극 배선(22)인 경우에 10중량%로 되도록 구성하는 것이다.

또한, 드레인 전극 배선(22) 내에서, 은에 대한 인듐의 함유량이 3중량%, 10중량%로 되도록 분별 도포하여, 컨택트홀(23) 부근에서, 내플라즈마성이 향상하도록해도 된다. 기타, 본 실시 형태의 TFT 어레이 기판 위에서의 임의의 장소에서, 이러한 분별 도포가 행해져도 된다.

또한, 본 실시 형태에서의 유동성의 배선 재료의 형태는, 실시 형태2와 동일하게, 은과 인듐을, 은 인듐 합금의 미립자로서 포함하는 형태에 한정되지 않는다. 은의 미립자, 인듐의 미립자를 따로따로 작성하여, 용매 내에 독립적으로 분산시킨 형태이어도 된다. 또한, 반드시 미립자에 한정되는 것은 아니고, 은, 혹은 인듐이, 금속 화합물의 양태로 용매 내에 포함되는 형태이어도 된다.

또, 본 실시 형태에서 이용하는 배선 재료는, 실시 형태2와 동일하게, 은과 인듐으로 구성되는 재료에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 소스 배선(14) 등을 형성해도 된다. 또, 이들의 원소 외에, 적어도, 알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 은 합금 재료이어도 된다.

또한, 은과 인듐, 은과 아연 등, TFT 어레이 기판 위에서 구성이 서로 다르도록, 장소에 따라 구분하여 사용하여도 된다.

또, 실시 형태2와 실시 형태3은, 조합하여 실시하는 것이 가능하다. 즉, 게이트 배선 형성 공정(102), 소스·드레인 배선 형성 공정(106)의 양방에 있어서, 분별 도포를 행하는 것도 가능하다.

상술한 본 발명의 실시 형태1 내지 실시 형태3에 있어서는, 잉크제트 방식과 같은 유동성의 배선 재료의 액적을 토출하는 패턴 형성 장치를 이용했다. 그러나, 본 발명의 은 합금 재료는, 이러한 패턴 형성 장치를 이용하지 않아도 마찬가지로 유익하게 이용할 수 있다. 이 경우, 대응하는 공정에서, 종래의 스퍼터법 혹은 증착법과 포토리소그래피를 이용한 가장 일반적인 방법으로 TFT 어레이 기판을 제작한다. 단, 유동성의 배선 재료가 아니고, 스퍼터용 타깃, 증착용 증발원 등을 이용하여, 본 발명의 은 합금 조성에 따라 형성된 배선, 전극 등을 얻는다. 본 발명의 은 합금 재료는, 이러한 경우에 있어서도, 내열성, 부착력, 내플라즈마성과 같은 우수한 프로세스 내성을 갖고, 또한 저전기 저항인 재료로서 유익하게 이용된 다.

또, 본 발명의 은 합금 재료는, 2층 이상의 재료를 중첩시켜 이루어진 다층 배선 구조의 1층으로서도, 유익하게 이용할 수 있다. 예를 들면 300℃에서 열소성해도, 은 단체와 같이 표면 평활성을 잃게 되지 않고, 또한, 특히 인듐을 포함하여, 그 함유량이 예를 들면 은에 대하여 5중량%, 혹은 10중량% 등, 비교적 많은 경우에는 충분한 내플라즈마성을 갖고, 그 하층의 배선을 보호하는 보호 금속층으로서 효과적으로 이용할 수 있다. 또한, 실시 형태1에 있어서의 반도체층(27)과 직접 접촉시켜, 전기적 접속을 얻기 위한 소스 전극(21), 드레인 전극 배선(22)의 전부, 또는 그 일부로서 이용할 수 있고, 마찬가지로 우수한 내열성, 부착력을 발휘하여, TFT 어레이 기판의 제작 프로세스에 유익하게 이용된다.

혹은, 본 발명의 은 합금 재료는, 반사형 TFT 액정 표시 장치 등에 이용되는 TFT 어레이 기판 위의 광반사성 전극에 이용할 수도 있다. 이 경우, 본 발명의 은 합금 재료의 우수한 내열성에 의해, 예를 들면 300℃에서 열소성해도, 은 단체와 같이 표면 평활성을 잃게 되는 경우는 없다. 그 때문에, 설계 외의 광산란이 발생하지 않고, 광반사성 전극으로서 충분한 광반사율을 유지할 수 있는 등, TFT 어레이 기판으로서의 특성을 충분히 발휘시킬 수 있다.

또한, 본 발명의 은 합금 재료 중, 특히 은에 대한 인듐의 함유 비율이 0.5중량% 이하인 경우에 있어서는, 전기 저항율이 2.7μΩ㎝ 이하로서, 종래의 알루미늄 배선으로서는 이루어질 수 없는 저전기 저항 배선의 형성이 가능하여 유익하다. 단, 인듐의 함유량이 낮기 때문에, 내플라즈마성은 충분하지 않아서, 일반적으로는 다른 금속막을 적층하는 등이 필요하다. 기판에 대한 부착력에 관해서도, 인듐의 함유량이 낮기 때문에 충분하지 않으므로, 기초 처리 등이 필요하게 되는 경우가 있다.

〔실시 형태4〕

또, 이하의 설명에 있어서, 상기 실시 형태1 내지 실시 형태3와 실질적으로 마찬가지의 기능을 갖는 구성 요소를 동일한 참조 부호로 나타내고, 여기서는 설명을 생략한다.

상기 실시 형태2에 있어서는, 게이트 배선 형성 공정(102)에 있어서, 잉크제트 방식으로 대표되는 패턴 형성 장치가 이용되어, TFT 어레이 기판(71) 위에서 구성이 서로 다른 배선 재료의 분별 도포가 행해졌다. 한편, 상기 실시 형태3에 있어서는, 소스·드레인 배선 형성 공정(106)에 있어서, 구성이 서로 다른 배선 재료의 분별 도포가 행해졌다.

본 실시 형태에서는, 게이트 배선 형성 공정(102)에 있어서, 스퍼터법이 이용되어 배선 등의 형성이 행하여지고, 이들 배선 등은 본 발명의 은 합금 재료와, 티탄이 적층되어 있다.

도 26의 (a) 및 도 26의 (b), 도 27의 (a) 및 도 27의 (b)는, 본 실시 형태에 있어서, 게이트 배선 형성 공정(102)을 완료한 상태를 도시하는 도면이다. 도 26의 (a), 도 27의 (a)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 26의 (b), 도 27의 (b)는, 각각 도 26 의 (a), 도 27의 (a)에 있어서의 M-M선 화살표 단면도, N-N선 화살표 단면도이다.

이들 도면에 있어서, 게이트 배선(80), 게이트 전극(81), 보조 용량선(82), 및 단자 배선(83)은 동일한 적층 구조를 갖고, 2층으로 이루어진다. 유리 기판(12)에 가까운 측의 각 층(80a, 81a, 82a, 83a)은 본 발명의 은 합금으로 이루어지고, 은에 대한 인듐의 함유량이 0.2중량% 이다. 이들의 상층측의 각 층(80b, 81b, 82b, 및 83b)은 티탄으로 이루어진다. 참조부호 80a, 81a, 82a, 83a, 80b, 81b, 82b, 및 83b의 막두께는 모두 0.2㎛로 했다.

본 실시 형태에 있어서는, 유리 기판(12)에 가까운 측의 각 층(80a, 81a, 82a, 및 83a)은, 은과 인듐으로 이루어지는 합금으로 형성되기 때문에 내열성이 있어, 후의 공정에서 300℃ 정도의 소성이 행하여지더라도, 게이트 배선(80) 등에 악영향이 나타나지 않는다. 종래의 은 단체로 이들을 형성한 경우에 있어서는, 내열성이 없기 때문에 현저한 표면 요철이 발생하여, 상층과의 리크 불량이 발생하고 있었다.

인듐의 함유량이 0.5중량% 이하의 은 합금이면, 상술한 바와 같이 전기 저항율이 2.7μΩ㎝ 이하로서, 알루미늄으로서는 실현 불가능한 저전기 저항의 배선의 형성이 가능하다. 본 실시의 예에서는, 전기 저항율은 2.3μΩ㎝ 정도로, 매우 낮다. 따라서, 배선의 저전기 저항화가 특히 요망되는 경우, 예를 들면 액정 TV용 등의 액정 표시 장치에서, 본 발명의 은 합금 재료는 유용한 재료이다.

본 실시 형태에 있어서, 게이트 배선(80) 등의 형성 방법에 대하여 설명한다. 여기서는, 게이트 배선 형성 공정(102)에 있어서, 잉크제트 방식으로 대표되 는 패턴 형성 장치를 이용하지 않기 때문에, 게이트 배선 전처리 공정(101)에 상당하는 공정은 행하지 않았다.

우선, 유리 기판(12) 위에, 스퍼터법에 의해, 은에 대하여 인듐을 0.2중량% 포함하는 은 합금막을 0.2㎛의 두께로 성막했다. 이 때, 스퍼터용 타깃으로서는 은에 인듐을 고용화시킨 합금 타깃을 이용했다.

다음으로, 티탄을 스퍼터법에 의해서, 진공 속에서 연속 성막했다. 이와 같이 하여 얻은 막을 포토리소그래피에 의해서 가공하여, 도 26의 (a) 및 도 26의 (b), 도 27의 (a) 및 도 27의 (b)에 도시되는 게이트 배선 등을 얻었다. 이 때의 에칭에는 드라이 에칭법을 이용했다.

단자 배선(83) 등에는, 후의 공정을 생각하면 내플라즈마성이 필요한데, 본 실시 형태에 있어서는, 상층측의 티탄에 의해서 그것을 얻고 있다.

이와 같이, 본 발명의 은 합금 재료는 다층 배선 구조의 1층으로서 이용되어도 되고, 은에 대하여 인듐을 0.5중량% 이하로 함으로써, 종래의 알루미늄으로서는 실현할 수 없던 저전기 저항의 배선을 실현하고 있다.

또, 상기의 형성 방법에서는, 유리 기판(12) 위에 직접, 본 발명의 은 합금막을 성막했지만, 기판에 대한 부착력이 충분히 얻어지지 않는 경우에는, 양자의 중간에 금속 등으로 이루어지는 중간층을 설치하여도 되고, 유리 기판을 플라즈마, 약품 등으로 표면 처리함으로써 부착력을 얻어도 된다.

본 발명에 있어서는, 상층측의 각 층(80b, 81b, 82b, 83b)의 재료는, 티탄에 한하지 않고, 크롬, 몰리브덴, 탄탈, 텅스텐, 혹은 이들에 질소, 산소를 함유시킨 재료, 혹은 ITO(인듐 주석 산화물) 등의 금속 산화물이어도 된다. 게이트 배선(80) 등의 형성에는, 실시 형태1 등과 동일하게, 유동성의 배선 재료를 도포하여 적층해도 되고, 은과 인듐으로 이루어지는 증발원을 이용하여, 증착법에 의해서 성막, 가공하여 형성해도 된다.

본 실시 형태에서는, 게이트 배선 형성 공정(102)에 있어서, 본 발명의 은 합금과 티탄으로 이루어지는 막에 의해서 배선이 형성되었지만, 본 발명의 다른 실시 형태로서, 소스·드레인 배선 형성 공정(106)에 있어서, 마찬가지로 적층막으로 이루어지는 배선을 형성해도 된다. 이 경우라도, 은과 인듐으로 이루어지는 합금은 내열성이 있기 때문에, 후의 공정에서 소성이 행하여지더라도 악영향이 나타나지 않는다.

이 경우에 있어서도, 은에 대하여 인듐을 0.5중량% 이하로 함으로써, 종래의 알루미늄으로서는 실현할 수 없던 저전기 저항의 배선을 실현할 수 있다.

혹은, 본 발명의 은 합금 재료는, 반사형 TFT 액정 표시 장치 등에 이용되는 TFT 어레이 기판 위의 광반사성 전극에 이용할 수도 있다. 이 경우, 본 발명의 은 합금 재료의 우수한 내열성에 의해, 예를 들면 300℃에서 열소성해도, 은 단체와 같이 표면 평활성을 잃게 되는 경우는 없다. 그 때문에, 설계 외의 광산란이 발생하지 않아서, 광반사성 전극으로서 충분한 광반사율을 유지할 수 있는 등, TFT 어레이 기판으로서의 특성을 충분히 발휘시킬 수 있다.

이 경우, 바람직하게는 은에 대하여 인듐을 0.5중량% 이하 포함하는 은 합금 재료가 좋고, 더욱 바람직하게는, 은에 대하여 인듐을 0.2중량% 이하 포함하는 은 합금 재료가 좋다.

〔실시 형태5〕

또, 이하의 설명에 있어서, 상기 실시 형태1 내지 4와 실질적으로 마찬가지의 기능을 갖는 구성 요소를 동일한 참조 부호로 나타내고, 여기서는 설명을 생략한다.

본 발명의 실시 형태1에서 기술한 바와 같이, 본 발명의 은 합금 재료 중, 은에 대하여 인듐을 0.5중량% 이하 포함하는 은 합금 재료로 제작한 막은, 200℃의 소성 후에 있어서도 가시광 반사율이 높다. 더 바람직하게는, 은에 대하여 인듐을 0.2중량% 이하 포함하는 은 합금 재료로 제작한 막은, 300℃의 소성 후에 있어서도 가시광 반사율이 높다. 이 때문에, 광반사막 용도에 적합하다.

본 실시 형태에서는, 은에 대하여 인듐을 0.2중량% 포함하는 은 합금 재료에 의해, 광반사성 전극을 형성하고 있다. 이 광반사성 전극은, TFT 어레이 기판 위에서 다수 형성되어 있다. 이것에 대하여 이하에 설명한다.

본 실시 형태에 따른 반사형 TFT 액정 표시 장치는, 도 28에 도시하는 화소를 갖고 있다. 또, 도 28은, 반사형 TFT 액정 표시 장치의 TFT 어레이 기판(91)에 있어서의 1 화소의 개략 구성을 도시하는 평면도이다. 또한, 도 28에 있어서의 O-O선 화살표 단면도를 도 29에 도시한다. 본 실시 형태에 있어서, 본 발명의 실시 형태1 등의 액정 표시 장치와 다른 점의 1개는, 광반사성 전극(84)을 구비하는 점이다. 이 광반사성 전극은, 액정 표시 장치가 구비하는 액정층(도시 생략)에 전압 을 인가하기 위한 전극임과 동시에, 액정 표시 장치에 입사한 외광을 반사 또는 산란시키는 것에 의해 화상 표시를 얻는 역할을 갖는다.

또한, 본 실시 형태에 따른 액정 표시 장치는, 도 30의 (a)에 도시하는 단자부(28)를 갖고 있다. 단자부(28)는, TFT 어레이 기판(91)에 외부 회로 기판, 구동용 드라이버 IC 등을 전기적으로 접속하기 위한 접속부이다. 또, 도 30의 (a)는, 액정 표시 장치의 TFT 어레이 기판(91)에 있어서의 1 단자부의 개략 구성을 도시하는 평면도이다. 또한, 도 30의 (a)에 있어서의 P-P선 화살표 단면도를 도 30의 (b)에 도시한다.

도 30의 (b)에 도시한 바와 같이, 단자부(28)는, 유리 기판(12)측으로부터, 단자 배선(30), 게이트 절연층(18), 단자 전극(85)을 배치하도록 구성된다. 단자 전극(85)은, 본 발명의 실시 형태1 등과는 달리, 은에 대하여 인듐을 0.2중량% 포함하는 은 합금 재료로 제작되어 있다.

또, 반사형 TFT 액정 표시 장치에서는, 층간 절연층(26)에 요철 형상을 설치하여, 외광의 반사 또는 산란을 컨트롤하는 경우가 있지만, 본 발명의 내용에 영향을 미치는 것이 아니므로, 여기서는 생략하고 있다.

이 반사형 TFT 액정 표시 장치의 제작를 위해서는, 광반사성 전극의 형성 이후, 대략 160℃ 내지 200℃ 정도에서 기판을 소성하는 것이 필요하다. 예를 들면, 액정 배향막(도시 생략)의 성막 등 때문이다. 이 때문에, 광반사성 전극(84)에는 내열성이 필요하다.

종래의 은에서는, 내열성이 현저하게 뒤떨어져 있었기 때문에, 백탁하여, 전 혀 쓸 수 없는 재료였다. 본 발명의 은 합금 재료에서는, 예를 들면 은에 대하여 인듐을 0.2중량% 포함하는 경우, 이들의 소성에 견디고, 또한 종래 자주 이용되는 알루미늄보다도 전체적으로 높은 가시광 반사율을 얻을 수 있다. 이 때문에, 본 발명의 은 합금 재료를 반사형 TFT 액정 표시 장치에 이용함으로써, 종래의 알루미늄의 경우보다도 밝은 표시가 가능하여, 표시 성능이 향상하는 장점이 얻어진다.

본 실시 형태에 따른 광 반사성 전극(84), 및 단자 전극(85)의 제작 방법을 이하에 설명한다.

본 실시 형태에서는, 도 18의 (a) 및 도 18의 (b)에 도시되는 바와 같은, 보호막 가공 공정(109) 완료의 기판에 대하여, 성막을 행하였다. 성막 방법은 스퍼터법으로, 성막 온도는 100℃로 하고, 스퍼터용 타깃으로서는, 은에 인듐을 고용화시킨 합금 타깃을 이용했다. 이와 같이 하여, 은에 대하여 인듐을 0.2중량% 포함하는 은 합금막을 0.2㎛의 두께로 성막했다.

이와 같이 하여 얻은 은 합금막을 포토리소그래피에 의해서 소정의 패턴으로 가공하여, 도 28 내지 도 30로 도시되는 광반사성 전극(84), 및 단자 전극(85)을 얻었다. 이 때의 에칭에는 아세트산, 인산, 질산을 포함하는 에칭액을 이용하여, 습식 엣칭법에 의해서 행하였다.

이와 같이, 본 발명의 은 합금 재료 중, 은에 대하여 인듐을 0.5중량% 이하 포함하는 은 합금 재료로 제작한 막은, 200℃의 소성 후에 있어서도 가시광 반사율이 높고, 그 광반사율은 전체적으로 알루미늄보다도 우수하기 때문에, 산업상 매우 유용하다. 더욱 바람직하게는, 은에 대하여 인듐을 0.2중량% 이하 포함하는 은 합 금 재료로 제작한 막은, 300℃의 소성 후에 있어서도 가시광 반사율이 높아서, 보다 엄격한 제조 조건에 견딜 수 있는 장점이 있다.

또, 광반사성 전극(84), 및 단자 전극(85)의 제작 방법은 이들의 방법에 한정되는 것이 아니고, 실시 형태1 등과 동일하게, 유동성의 배선 재료를 도포하고나서 형성해도 되고, 인듐을 포함한 은으로 이루어지는 증발원을 이용하여, 증착법에 의해서 성막, 가공하여 형성해도 된다.

또한, 상기의 형성 방법에서는, 층간 절연층(26) 상에 직접, 본 발명의 은 합금막을 성막했지만, 부착력이 충분히 얻어지지 않는 경우에는, 양자의 중간에 금속 등으로 이루어지는 중간층을 설치하여도 되고, 층간 절연층의 표면을, 플라즈마, 약품 등으로 표면 처리함으로써 부착력을 얻어도 된다.

또한, 본 발명의 은 합금 재료는, PDP(플라즈마 디스플레이 패널)을 구성하는 유리 기판 위의 버스 전극, 데이터 전극으로서도 이용된다. 이들 전극은 PDP를 구동하기 위해서 전면 유리 기판, 또는 배면 유리 기판에 배치되는 것으로서, 종래에는 은, 크롬/구리/크롬, 알루미늄/크롬의 구성이었다. 구리나 알루미늄은 유리 기판에 대한 부착력이 약하기 때문에, 이와 같이 유리 기판과의 사이에 크롬층을 끼우는 구조로 하지 않으면 사용할 수 없었다. 한편, 종래의 은은 내열성에 과제가 있어, 고온 소성에 의해 결정립의 성장이 발생하여, 사용하기 어려운 재료였다.

이것에 대하여, 본 발명의 은 합금 재료는, 우수한 내열성과, 유리 기판에 대한 부착력을 갖기 때문에, 종래의 은 등의 이들 재료에 대신하여, 버스 전극, 데이터 전극으로서 유익하게 이용된다.

〔실시 형태6〕

본 실시 형태에서는, 상기한 각 실시 형태에 있어서 설명한 은 합금 재료를, 회로 기판의 일종인 TFT 어레이 기판의 배선(전극을 포함함)의 배선 재료로서 사용한 TFT 어레이 기판 및 액정 표시 장치에 대하여 설명한다.

여기서 사용하는 은 합금 재료는, 유리 기판 등의 절연성 기판 위에 형성되는 배선 또는 전극을 구성하는 재료로서, 은을 주체로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하고 있다.

상기의 구성의 은 합금 재료를 이용하면, 저전기 저항이고, 내열성이나, 유리 기판에 대한 부착력, 내플라즈마성 등의 프로세스 내성이 높은 배선 또는 전극을 형성할 수 있다.

본 실시 형태에 따른 TFT 어레이 기판 및 액정 표시 장치에 대하여, 도 1, 도 2, 도 4 및 도 31을 참조하면서 이하에 설명한다.

이들 도 1, 도 2에 도시한 바와 같이, TFT 어레이 기판(11)에서는, 유리 기판(절연성 기판)(12)상에 있어서, 게이트 배선(13)과 소스 배선(14)이 매트릭스 형상으로 설치되고, 이들의 교차부 근처에 스위칭 소자인 TFT(15)가 설치되어 있다. 또한, 인접하는 게이트 배선(13)의 사이에는 보조 용량 배선(16)이 설치되어 있다.

드레인 전극 배선(22)은, TFT(15)로부터 컨택트홀(23)까지 연장되어, TFT(15)의 드레인 전극으로 되는 역할과, TFT(15)와 화소 전극(24)을 전기적으로 접속하는 역할과, 컨택트홀(23)에 의해 보조 용량 배선(16)과의 사이에 전기 용량을 형성하는 역할을 갖는다. 또한, 이 상층에, TFT(15)를 피복하는 보호층(25)과, 평탄화 등을 위한 층간 절연층(26)과, 액정 등에 전압을 인가하기 위한 화소 전극(24)이 형성된다.

또한, 본 실시 형태에 따른 액정 표시 장치는, 도 31의 (a)에 도시하는 단자부(28)를 갖고 있다. 단자부(28)는, TFT 어레이 기판(11)에 외부 회로 기판, 구동용 드라이버 IC 등을 전기적으로 접속하기 위한 접속부이다. 또, 도 31의 (a)는, 액정 표시 장치의 TFT 어레이 기판(11)에 있어서의 1 단자부의 개략 구성을 도시하는 평면도이다. 또한, 도 31의 (a)에 있어서의 L-L선 화살표 단면도를 도 31의 (b)에 도시한다.

도 31의 (b)에 도시한 바와 같이, 단자부(28)는, 유리 기판(12)측으로부터, 단자 배선(30), 게이트 절연층(18), 단자 전극(29)을 배치하도록 구성된다. 단자 전극(29)은, 외부 회로 기판, 구동용 드라이버 IC와의 전기적 접속을 양호하게 하는 등의 목적으로 배치된다. 단자 배선(30)은, 화소 형성 영역 내의, 게이트 배선(13), 소스 배선(14) 등과 접속되어 있다.

또, 본 실시 형태에서는, 상기 단자 배선(30)과 단자 전극(29)은, 모두 유리 기판(12) 위에 형성된 것이고, 모두 동일 조성의 은 합금 재료인 은 인듐 합금으로 이루어져 있다. 단, 단자 배선(30)과, 단자 전극(29)에서는, 은에 대한 인듐의 함유 비율이 다르다. 여기서는, 단자 배선(30)에 있어서의 은에 대한 인듐의 함유 비율은, 단자 전극(29)에 있어서의 은에 대한 인듐의 함유 비율보다도 작아지도록 배합비가 조정되어 있다.

도 4는, TFT 어레이 기판(11)의 평면도로서, 화소 형성 영역(61), 단자부 형성 영역(62)은, 유리 기판(12) 위에 도시한 바와 같이 배치된다. 화소 형성 영역(61)과 단자부 형성 영역(62)은, 각각 도 1, 도 2 및 도 31에 도시한 바와 같은 화소와 단자부를 다수 구비하고 있다.

본 실시 형태에 있어서, TFT 어레이 기판(11)의 제조에는, 상기 실시 형태1에서 설명한 패턴 형성 장치를 사용하기 때문에, 이 장치의 상세 내용에 대해서는 생략한다.

또, 본 실시 형태에 있어서, 도 31의 (b)에 도시한 바와 같이, 단자 배선(30)과 단자 전극(29)을 모두 유리 기판(12) 위에 형성하고, 더구나, 각각이 인듐의 함유량이 서로 다른 은 합금 재료로 형성하기 위해서는, 잉크제트 헤드(33)는, 적어도, 배합 비율이 서로 다른 은 합금 재료로 이루어지는 유동성의 배선 재료를 토출할 수 있는 기구를 가질 필요가 있다.

예를 들면, 도 32의 (a) 및 도 32의 (b)에 도시한 바와 같이, 잉크제트 헤드(33)의 진행 방향(화살표 방향)을 따라서 배선부용 저저항 재료의 유동성의 배선 재료를 토출하기 위한 제1 헤드(33a)와, 단자부용 내플라즈마 재료의 유동성의 배선 재료를 토출하기 위한 제2 헤드(33b)를 순서대로 구비하며, 이들 제1 헤드(33a)와 제2 헤드(33b)를 적절하게 전환하여 유동성의 배선 재료를 토출하도록 하는 것이 생각된다.

상기 구성의 잉크제트 헤드(33)를 이용한 단자부의 형성에 대한 상세 내용은 후술한다.

여기서, 본 실시 형태의 액정 표시 장치에서의 TFT 어레이 기판(11)의 제조 방법에 대하여 설명하지만, 상기 실시 형태1과 동일한 내용에 대해서는, 그 설명을 생략한다.

즉, 본 실시 형태에 있어서도, 상기 실시 형태1과 마찬가지로, 도 6에 도시 하는 제조 공정에 의해 TFT 어레이 기판(11)을 제조한다.

따라서, 상기 실시 형태1과 다른 점에 대하여 주로 설명한다.

(게이트 배선 전처리 공정(101))

이 게이트 배선 전처리 공정(101)은, 상기 실시 형태와 동일한 것의 설명은 생략한다.

(게이트 배선 형성 공정(102))

다음으로, 게이트 배선 형성 영역(41) 등의 친수 영역(친액 영역)에, 유동성의 배선 재료를 도포했다. 여기에는, 패턴 형성 장치를 사용하고, 유동성의 배선 재료에는, 유기막을 코팅한, 은 구리 합금, 은 팔라듐 합금, 은금 합금 등 배선에 사용할 수 있는데, 여기서는, 상기 실시예3∼실시예6에 기술되는, 은 인듐 합금 미립자를 유기 용매 내에 분산시킨 것을 이용했다. 이것은, 평탄성, 내플라즈마성, 저저항을 인듐의 함유량으로 폭넓게 대응할 수 있어서, 저저항이 필요한 장소, 내플라즈마성이 필요한 장소에 용도에 맞게 조합하여 사용할 수 있기 때문이다. 이 때의 유동성의 배선 재료에 포함되는 은과 인듐은, 은에 대한 인듐의 비율이 약 10중량% 이하로 적절하게 조정되었다. 배선 폭은 대략 50㎛이고, 잉크제트 헤드(33)로부터의 배선 재료의 토출량은 40pl로 설정했다.

합금 미립자는, 미리 은과 인듐을 적응량 혼합하고, 아크 용해나 이온 빔 등의 방법으로 합금화한 것을 모재료로 하여, 희 가스, 유기 용매 분위기에서 재차 증착하는 것에 의해 미립자 제작하여, 용매에 분산시켜도 된다.

또, 이 유동성 잉크에 포함되는 은과 인듐의 비율은, 후의 게이트 절연막·반도체막 가공 공정(104), 채널부 가공 공정(107), 보호막 가공 공정(109)에서 드라이 에칭이 행하여지는 것을 고려하여, 플라즈마에 노출되는 개소에는 은 인듐 합금을, 은에 대한 인듐의 비율이 약 10중량%로 되도록 했다.

한편, 게이트 배선에는, 이 후의 공정인 게이트 절연막·반도체막 성막 공정(103) 시에 300℃의 온도가 인가되기 때문에, 게이트 배선에는 이 온도에 의해서도 결정 성장 등에 의해 표면이 거칠어지는 경우가 있어서는 안될 것, 또한, 게이트 배선에 신호가 인가되는 시간은 수십μsec로 단시간이기 때문에, 게이트 배선의 저항에 의해서 드라이버에게 가까운 TFT와 떨어진 위치에 있는 TFT와의 신호 지연에 의한 응답 특성 변화가 가능한 한 작을 것이 필요하기 때문에, 배선은 저저항일 것이 요구된다. 이러한 것을 고려하여 게이트 절연층이나 보호막으로 피복되어 직접 플라즈마에 노출되지 않는 부분에는 은에 대한 인듐의 비율이 약 5중량%로 되는 것을 사용했다. 단, 그 비율은 제조 프로세스나 요구하는 TFT 어레이 기판의 성능 등에 따라 적절하게 선택할 수 있는 것이다.

친수(액) 처리된 면에서는, 잉크제트 헤드(33)로부터 토출된 유동성의 배선 재료가, 게이트 배선 형성 영역(41)을 따라서 넓어지기 때문에, 토출 간격을 대략 50∼500㎛ 간격으로 적절하게 조정하여 도포를 행하였다. 도포 후에 300℃에서 1시간 소성을 행하여, 은과 인듐으로 구성되는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16), 단자 배선(30)을 형성했다.

또한, 게이트 배선(13) 등은, 유리 기판(12)에 직접 접하지만, 본 실시 형태에 있어서는 은과 인듐으로 구성되어 있기 때문에, 유리 기판에 대한 부착력이 충분하여, 후의 공정에서 박리하지 않는다. 종래의 은에서는, 부착력이 작기 때문에, 후의 공정에서 박리가 발생하여, 불량으로 되었다.

다음으로, 게이트 배선을 잉크제트 방식으로 형성하는 것에 대하여 설명한다. 도 35는 게이트 배선의 개략도를 도시한다. 게이트 배선의 전체를 도시한 것으로, 게이트 배선(13)과 보조 용량 배선(16)과 단자 배선(30)으로 이루어진다. 게이트 배선(13)은, 기판의 단부에서 드라이버 IC(도시 생략)의 단자와 연결되어 있다. 또한 보조 용량 배선(16)은 한쪽의 단부에서 단자 배선(30)에 모아져 있다. 또한, 도 35의 각 부재 번호는, 도 7의 (a)∼도 7의 (c) 및 도 8의 (a)∼도 8의 (c)와 대응하는 개소를 동일 번호로 나타내고 있다.

상술된 바와 같이, 게이트 배선부에는 은에 대한 인듐의 비율이 5중량%인 은 합금 재료로 구성하고, 단자 배선, 단자에서는 은에 대한 인듐의 비율이 10중량%인 은 합금 재료로 구성하고 있다. 이들, 종류가 서로 다른 배선 재료는, 도 5에 도시하는 잉크제트 장치의 액적 공급 장치에 각각 따로따로 탑재하고, 잉크제트 헤드(33)도 유동성의 배선 재료의 종류의 수만큼 준비했다. 여기서는 은에 대한 인듐의 비율이 5중량% 용과 은에 대한 인듐의 비율이 10중량% 용으로 2 헤드(도 32의 (a) 및 도 32의 (b) 참조)를 준비했다.

이 상황을 도시한 것이, 도 32의 (a) 및 도 32의 (b)이다. 도 32의 (a)에서는, 도 7의 (a)의 게이트 배선 형성 영역(41)에 은에 대한 인듐의 비율이 5중량%인 배선 재료를, 이 재료 전용의 헤드인 제1 헤드(33a)에 의해, 도포을 행하고 있는 것을 도시하고 있다. 다음으로, 도 32의 (b)와 같이, 도 8의 (a)의 단자 배선 형성 영역(44)에는 인듐의 비율이 10중량%인 배선 재료를, 이 재료 전용의 헤드인 제2 헤드(33b)에 의해, 도포를 행하는 것을 나타내고 있다.

이 때, 2개의 재료는 유동성의 재료이기 때문에, 토출 후에 유리 기판(12) 위에서 서로 섞여 있기 때문에, 후의 소성 공정 후에는, 전기적 접속되어 있게 된다. 또한, 서로 섞여 있는 영역에서는, 부분적으로 양(兩)액에 의한 중간적 상태가 만들어지지만, 예를 들면 도 8의 (a)의 단자 배선 형성 영역(44)의 단자부에 모 두 유입되고, 목적으로 하는 배합비가 되지 않도록 단자 배선 형성 영역(44)의 충분히 앞에서 배선 재료를 전환하면 되어, 예를 들면, 단자부의 앞 수백㎛ 정도의 부분에서 각 재료를 전환하면 충분하다. 물론 단자부에서부터 먼저 도포를 행하여도 된다.

또한, 도 7의 (b)에 도시하는 게이트 전극(17)을, 인듐의 함유량이 많은 은 합금 재료로 형성해도 된다. 왜냐하면, 특히 이 게이트 전극(17)은, 후의 공정에서, 해당 게이트 전극(17) 상에 반도체층이 형성되기 때문에, 특히 평활성에 우수한 것이 바람직하기 때문이고, 또한 은에 대한 인듐의 비율이 5중량%보다도 10중량%인 것이 결정 성장 억제에는 보다 안정적으로 효과가 얻어지기 때문이다. 또한, 마찬가지의 표면 평활성이 얻어지는 다른 재료로서는, 예를 들면 은에, 코발트, 티탄, 니오븀, 몰리브덴 등의 고융점 금속을 섞어도 된다.

이와 같이 형성한 배선의 특징을 더 설명하면, 동일 배선 상의, 적어도 2개소의 부위의 특성이 각각 상이하게 된다. 여기서는, 게이트 배선(30)의 배선 부분과 전극 부분에서 특성을 서로 다르게 하고 있다. 구체적으로 설명하면, 상술된 바와 같이, 배선 재료인 은 인듐 합금에 있어서의 은에 대한 인듐의 비율을 서로 다르게 함으로써, 각각의 부분(부위)에서의 특성을 서로 다르게 하고 있다.

또, 부위의 특성을 서로 다르게 하기 위해서, 배선 재료를 서로 다르게 해도 된다.

여기서, 동일 배선이란, 형상적으로 연속인 배선으로서, 기판 위의 회로는 이와 같은 배선이 복수 모여 회로 기판이 형성되고, 이들 복수의 배선의 하나의 단 위를 말한다.

또한, 상술한 바와 같이, 배선은 단층으로 되어 있는 것이 바람직하다. 이것에 대하여, 종래, 이하의 이유 때문에 배선이 다층화되어 있었다.

종래, 인가되는 열에 대한 표면성의 변화가 없는 것, 즉 내열성, 드라이 에칭 가공에 있어서의 플라즈마 내에서의 에칭 가스에 견디는 것, 즉 내플라즈마성, 부착력 등의 성능과, 배선으로서의 저항값과의 양립은, 종래 층 형상으로 배선 재료를 중첩함으로써 행하고 있었다. 즉, 예를 들면 알루미늄 등의 저저항 금속을 주된 금속으로 하여, 거기에 실리콘, 구리를 미량 인가하는 것에 의해 내열성을 부여한 배선 재료의 위 혹은 아래에, 티탄, 몰리브덴 등을 부착력 재료로, 탄탈, 니오븀 등을 내플라즈마성 재료로서 위에 형성하여 이용하고 있었다.

이와 같이, 종래, 2층, 혹은 3층 구조를 취하여, 목적의 성능을 달성하는 경우가 있었다. 특히, TFT 어레이 기판에 이용되는 배선 재료는, 여기에 기술한 여러가지 성능을 2 항목 이상 동시에 충족시킬 필요가 있는 경우가 많다. 이 때문에, 하나의 배선 모양막을 형성하는 데 있어서, 성막 공정에서도 2회, 3회와 같이 복수회 필요하고, 장치도 그 공정만큼 필요하게 되기 때문에, 설비투자가 늘어나게 된다. 또한, 형성한 막을 패턴으로 가공하는 데에 있어서도, 층 형상으로된 막을 동일한 에칭 재료로 가공해 가기 위해서는, 그 선정도 뜻대로 되지 않는다.

또한, TFT 어레이 기판에서는, 후의 공정을 위해서 형성 막두께가 제한되는 경우가 있다. 이것은 중첩되는 막에 의해서 생성되는 단차에 의해, 상에 형성되는 배선 등의 막이 끊어지는 경우가 있기 때문이다. 또한 이러한 막두께의 제한이 있 는 상황에서, 층 형상으로 형성되는 재료 즉, 상기 탄탈, 니오븀 등은, 비저항이 높은 것이 많다.

따라서, 전기 전도에 주로 기여하는 저저항 금속 부분에는, 보다 저저항일 것이 요구된다. 그 때문에, 저저항의 재료를 찾는 것이나, 이미 다른 요구 성능으로 합금화되어 있는 경우에는, 대체가 될 재료를 찾는 것은 대단히 곤란하다.

또한, 배선 폭을 늘리는 방향으로 대처하는 방법도 있지만, 예를 들면 액정용의 패널에서는, 화소의 개구 면적을 넓힘으로써 밝은 화면이 요구되는 관계때문에, 배선 폭을 늘리는 것도 곤란하다.

이러한 관점에서, 본원과 같이 배선이 단층으로 형성되는 것은, 상기의 과제를 해결하게 되어, 비용면, 성능면에서 모두 매우 중요한 것이다. 이것은, 액체 재료뿐만 아니라, 스퍼터나 증착에 있어서도 동일한 것이다.

액체 재료에서는, 특히 잉크제트 방식을 이용하여 형성시에 분별 도포가 가능하게 되기 때문에, 더욱 단층화되는 의미가 커진다. 또한, 액체 재료이더라도 잉크제트에 의해서, 액체 재료를 층 형상으로 형성하는 것은, 설비투자나 택트 타임과 같은 제조 비용의 관점에서 생각하면 과제인 것에는 변함이 없다.

또한, 액체 재료로 한 경우의 다른 이점으로서, 특히 본 실시 형태와 같이 은 인듐계에서 인듐의 배합비를 조정하는 경우에는, 동일 계통의 재료를 사용할 수 있는 점이다. 동일 계통의 재료란, 미립자 재료를 분산시킨 용매나, 미립자를 분산시켜 응집하는 것을 방지하는 보호 콜로이드를 유사한 성질의 것을 사용하는 것, 금속이 금속 화합물로 용매 내에 포함되는 경우에는, 그 용매끼리 서로 섞임으로 써, 불필요한 침전물을 석출하지 않는다는 것이다. 미립자의 예로 말하면 동일 계통 용제에서는, 혼합되었을 때의 쇼크가 작아, 미립자가 혼합에 의해서 응집이나, 침전하는 것이 적다. 서로 너무 다른 극성을 갖는 용매로 이루어지는 액체 재료를 혼합하면, 분리나 응집이 발생하기 쉽다. 또한, 이러한 액체 재료를 토출하는 잉크제트 헤드에 대해서도, 유동성의 배선 재료에 대한 헤드 구성 재료, 예를 들면 헤드 내부에서 사용되는 접착제의 선택지가 넓어, 헤드의 유동성의 배선 재료에 대한 튜닝이 용이하게 된다. 물론, 다른 응집이나 침전이 없도록 신중히 선별하여, 상이한 용제계에서도 혼합시키는 것은 가능하다. 그러나 이 선별이나 튜닝에는 방대한 시간이 걸리는 경우가 많아서, 이 점을 고려하면, 동일 계통의 재료인 것은, 대단히 유용하다.

또한, 여기서 단층이라고 부르고 있는 것은, 성막에서는, 1층에 의한 배선 형성, 액체에서는, 한 번의 도포에 의해서, 배선으로서의 성능을 충족시키기 위하여 필요한 기능막을 형성하는 것에 대하여 말한다. 예를 들면 친발수(친발액) 처리와 같이, 분별 도포에만 필요하고, 적극적으로 부착력을 향상시키는 기능을 하지 않는 층과의 다층화, 후의 공정에 있어서 성막되는 것, 또한 부착성의 부여를 분리하여, 부착성을 향상시키는 막을 먼저 형성하고 그 위에 상기 설명한 구성을 한번의 도포에 의해서 형성하는 등의 경우가 단층이라는 것에 의해서 배제되는 것이 아니다.

(게이트 절연막·반도체막 성막 공정(103))

본 실시 형태에서는, 게이트 절연막·반도체막 성막 공정(103)에 대하여, 상 기 실시 형태1과 동일하기 때문에 설명은 생략한다.

(게이트 절연막·반도체막 가공 공정(104))

도 12의 (a) 및 도 12의 (b) 및 도 13의 (a) 및 도 13의 (b)는, 게이트 절연막·반도체막 가공 공정(104)이 완료한 상태를 도시하는 도면이다. 도 12의 (a), 도 13의 (a)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 12의 (b), 도 13의 (b)는, 각각 도 12의 (a), 도 13의 (a)에 있어서의 G-G선 화살표 단면도, H-H선 화살표 단면도이다.

우선, 제1 포토리소그래피에 의해, 비정질 실리콘막(46), n⁺형 실리콘막(47)을 가공했다. 이들은, 화소 형성 영역(61)에서는 게이트 전극(17) 상방에 섬 형상으로 남겨지도록, 단자부 형성 영역(62)에서는 남겨지지 않도록 가공된다. 이에 의해, 비정질 실리콘층(19), 후에 n⁺형 실리콘층(20)으로 되는 n⁺형 실리콘 가공막(48)을 얻었다. 에칭은 드라이 에칭법에 의해, 6불화유황(SF₆) 가스, 염화수소(HCl) 가스의 혼합 가스를 도입하여 행하였다. 여기까지는, 게이트 절연막(45)이 기판의 전면을 피복하고 있기 때문에, 단자 배선(30) 등이 드라이 에칭 분위기에 노출되지 않는다.

여기서, 종래의 기술인 은에 의해서 단자 배선(30)을 형성했다면, 내플라즈마성을 갖지 않는다. 그 때문에, 개구부(49)에서 단자 배선이 크게 에칭되어, 불량으로 된다. 이것에 대하여, 본 실시 형태에 있어서는, 단자 배선(30)은 은과 인듐으로 구성되고, 은에 대한 인듐의 비율이 약 10중량%로 되도록 설정하고 있다. 이 때문에, 내플라즈마성을 가지게 되어, 이러한 드라이 에칭 처리에 견딜 수 있다.

(소스·드레인 배선 전처리 공정(105))

이 소스·드레인 배선 전처리 공정(105)에 대해서는, 상기 실시 형태1과 동일하기 때문에 설명은 생략한다.

(소스·드레인 배선 형성 공정(106))

이 소스·드레인 배선 형성 공정(106)에 대해서는, 상기 실시 형태1과 동일하기 때문에 설명은 생략한다.

또한, 여기서도, 배선이 단층인 것은, 게이트 배선 공정에서 설명한 것과 동일하게 이점을 갖는다.

(채널부 가공 공정(107))

이 채널부 가공 공정(107)에 대해서는, 상기 실시 형태1과 동일하기 때문에 설명은 생략한다.

(보호막·층간 절연층 성막 공정(108))

이 보호막·층간 절연층 성막 공정(108)에 대해서는, 상기 실시 형태1과 동일하기 때문에 설명은 생략한다.

(보호막 가공 공정(109))

이 보호막 가공 공정(109)에 대해서는, 상기 실시 형태1과 동일하기 때문에 설명은 생략한다.

(화소 전극 형성 공정(110))

최후의 공정으로서, 후에 화소 전극(24), 단자 전극(29)으로 되는 ITO(인듐 주석 산화물)막을 스퍼터법에 의해서 성막했다. 이 때의 기판 온도는 200℃로 했다. 계속해서, 포토리소그래피를 이용하여 이 ITO막을 패터닝하여, 도 1, 도 2, 도 31의 (a) 및 도 31의 (b) 및 도 4에 도시되는 TFT 어레이 기판(11)을 얻었다.

이와 같이 본 발명의 재료는, 종래의 은 단체에는 없는 우수한 유리 기판에 대한 부착력을 갖기 때문에, 일련의 제조 프로세스에 견뎌, 게이트 배선 등의 박리 에 의한 불량이 발생하지 않는다.

또한, 본 발명의 재료는, 종래의 은 단체에는 없는 우수한 내열성을 갖기 때문에, 본 실시예와 같은 300℃의 고온 조건 하에 기판이 노출되는 경우라도 표면이 거칠어지지는 않고, 표면 평활성이 좋은 게이트 배선(13), 보조 용량 배선(16), 게이트 전극(17) 등이 얻어진다. 이 때문에, 게이트 절연층(18)을 개재하여 이 위에 형성되는 소스 배선(14), 반도체층(27), 소스 전극(21) 등과 리크하지 않게 되어, 수율이 향상함과 함께, TFT의 특성도 안정된다.

본 실시 형태에 있어서는, 게이트 절연막·반도체막 가공 공정(104)에 있어서의 게이트 절연층(18)의 에칭, 채널부 가공 공정에서의 n⁺형 실리콘 가공막(48)의 에칭, 보호막 가공 공정(109)에 있어서의 질화 실리콘막(55)의 에칭의 합계 3개의 공정에서 드라이 에칭이 이용되고 있다. 이 때, 종래의 은 단체에 의해 배선, 전극 등을 형성하고 있었던 경우에는, 오버 에칭시, 혹은 그 밖의 막의 에칭 마스크로 될 때에 에칭되어, 불량으로 되었다. 그런데, 본 실시 형태와 같이, 은과 인듐을 포함하는 본 발명의 배선 재료는 우수한 내플라즈마성을 갖고 있기 때문에, 불량으로 되지 않는다.

이와 같이, TFT 어레이 기판의 제조에 있어서는, 드라이 에칭이 다용되고, 그에 따라, 배선, 전극 등을 구성하는 재료로서 높은 드라이 에칭 내성(내플라즈마 성)이 요구된다. 본 발명의 은을 주체로 하여, 인듐을 포함하는 재료는, 높은 내플라즈마성을 갖고, 특히 TFT 어레이 기판 위의 배선, 전극 등을 구성하는 재료로서 매우 우수하다.

또한, 본 발명의 재료는, 본 실시 형태와 같이 소스 배선(14), 반도체층(27), 소스 전극(21) 등을 잉크제트 방식과 같은 패턴 형성 장치에 의해서 묘화하여, 형성하는 경우에는 특히 유효하다. 이러한 경우, 소스 배선(14) 등은 n⁺형 실리콘층(20)의 형성을 위한 에칭 마스크로 되기 때문에, 에칭의 개시로부터 종료의 장시간에 걸쳐, 드라이 에칭 분위기에 노출된다. 따라서, 종래의 은 단체를 사용하고 있는 경우에는 이러한 프로세스는 어려웠다. 그러나, 본 발명의 재료는 이러한 패턴 형성 장치에 의해서 TFT 어레이 기판을 제조하는 것을 가능하게 한다.

이와 같이, 본 발명의 은 합금 재료는, 잉크제트 장치와 같은 도포 장치를 이용한 제조 프로세스에 특히 적합하여, 유동성의 배선 재료에 포함되어 유익하게 이용되는 재료이다. 또, 후술한 바와 같이, 패턴 형성 장치를 이용하지 않고 행하는 제조 방법에 있어서도, 마찬가지로 유익하게 이용되는 재료이다.

본 실시 형태에서는, 합계 6회에 걸쳐 포토마스크를 사용하여, 노광, 현상 공정을 행하는 6매 마스크 프로세스이다. 보다 저비용으로 TFT 어레이 기판을 생산하기 위해서, 이것을 1회 줄인 5매 마스크 프로세스도 폭넓게 이용되고 있다. 이 경우, 게이트 절연막(45)과 질화 실리콘막(55)을 연속하여 에칭 가공함으로써 게이트 절연층(18)과 보호층(25)을 형성하는 방법이다. 그러나, 이 경우에는 특히 드레인 전극 배선(22)에 형성되는 노출부는 장시간 드라이 에칭 분위기에 노출되어, 가혹한 사용 조건에 견딜 필요가 있다.

이 이유를 생각하기 위해서, 에칭 중인 기판의 모습을 생각한다. 우선, 질화 실리콘막(55)을 에칭하고 있는 동안에는 전체면에 막이 있기 때문에, 문제는 없다. 그러나, 이것에 연속하는 게이트 절연막(45)의 에칭 중에는, 드레인 전극 배선의 컨택트홀(23)에 형성되는 노출부가, 에칭의 개시로부터 종료까지 항상 드라이 에칭 분위기에 직접 노출된다. 6매 마스크인 경우는 오버 에칭만이 있었던데 대하여, 이것은 매우 장시간이고, 가혹한 프로세스 조건이다.

또, 본 실시 형태는, 6매 마스크 프로세스에서, 단자 배선(30)을 게이트 배선 등과 동시에 형성하는 형태이지만, 본 발명의 범위는 이것에 한정되지 않는다. 게이트 절연층(18), 또는 보호층(25)으로 되는 질화 실리콘막을 기판 전면에 성막하고, 드라이 에칭에 의해서 부분적으로 제거하는 현재의 대부분의 제조 방법에 있어서는, 전기적 접속을 위해 이들을 제거하는 부분이 반드시 있어서, 그 밑에 배치되는 전극, 배선 등에는 오버 에칭에 대한 내플라즈마성이 반드시 요구된다. 본 발명은, 내플라즈마성이 우수한 재료를 제공하여, 이들의 TFT 어레이 기판의 제조 프로세스에 대하여 우수한 효과를 발휘한다.

본 실시 형태에서는, 유동성의 배선 재료에는, 유기막을 코팅한, 은 인듐 합금 미립자를 유기 용매 내에 분산시킨 것을 이용했다. 이 때의 유동성의 배선 재료에 포함되는 은과 인듐은, 은에 대한 인듐의 비율이 약 10중량% 이하를 적절하게이용하여 형성했다. 단, 이 은에 대한 인듐의 비율은, 제조 프로세스에 따라 적절한 내플라즈마성을 갖도록 하거나, 혹은 요구하는 TFT 어레이 기판의 성능 등에 따라, 적절하게 선택할 수 있는 것이다.

본 실시 형태에서는, 은과 인듐을 포함하는 은 합금 재료에 의해서, 소스 배선(14), 게이트 배선(13) 등의 배선, 전극 등을 형성했지만, 이것에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성해도 된다. 또, 은뿐만 아니라, 알루미늄, 구리를 주된 금속으로 해도 되고, 또한 이들 원소에 더하여, 적어도, 알루미늄, 구리, 니켈, 금, 은, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 은 합금 재료이어도 된다.

여기서, 상술한 게이트 배선 형성 공정(102) 및 소스·드레인 배선 형성 공정(106)에 있어서의 배선 형성의 상세 내용에 대하여 이하에 설명한다.

처음에, 게이트 배선 형성 공정(102)에 대하여, 도 32의 (a)∼도 32의 (e)를 참조하면서 설명한다.

우선, 도 32의 (a)에 도시한 바와 같이, 게이트 배선 전처리 공정(101)에 있어서, 표면에 친발수(친발액) 처리가 실시된 유리 기판(12)의 배선 형성 영역에, 잉크제트 헤드(33)의 제1 헤드(33a)에 의해서, 배선부용 저저항 재료의 유동성의 배선 재료를 토출하여 단자 배선(30)을 형성한다.

계속해서, 도 32의 (b)에 도시한 바와 같이, 단자 배선(30)의 형성된 후의 유리 기판(12) 위의 단자 전극 형성 영역에, 잉크제트 헤드(33)의 제2 헤드(33b)에 의해서, 단자부용 내플라즈마 재료의 유동성의 배선 재료를 토출하여 단자 전극(39)을 형성한다.

계속해서, 도 32의 (c)에 도시한 바와 같이, 유리 기판(12) 위에 형성된 단자 배선(30)과 단자 전극(29)을 소성한 후, 보호막으로 되는 게이트 절연막(45)을 단자 배선(30) 및 단자 전극(29)을 피복하도록 형성한다.

그 후, 도 32의 (d)에 도시한 바와 같이, 단자 가공을 행하기 위해서, 단자 전극(29)에 대응하는 부분의 게이트 절연막(45)을 개구하도록 마스크로 되는 레지스트재(100)를 설치하고, 마스크 노광 등으로 패턴을 형성한다.

마지막으로, 도 32의 (e)에 도시한 바와 같이, 단자 전극(29)에 대응하는 게 이트 절연막(45)의 영역을 에칭한 후, 레지스트재(100)를 박리하여, 단자부(28)를 형성한다.

이와 같이, 잉크제트 헤드(33)를 기능별로 2개의 헤드를 설치하여, 2 종류의 유동성의 배선 재료를 취급할 수 있도록 하는 경우에는, 잉크 공급 시스템(36), 컨트롤 유닛(37), 토출 위치 정보 등도 이것에 대응시켜 두는 것이 필요하다.

이와 같이 형성된 단자부(28)는, 도 31의 (a) 및 도 31의 (b)에 도시된 바와 같다. 또, 단자 배선(30)은, 단자 전극(29)과 접하여, 이들은 전기적 도통을 하고 있다.

단자 배선(30)은, 게이트 절연층(18)으로 피복되기 때문에, 프로세스 내성 중, 내열성과, 유리 기판에 대한 부착력을 갖도록 선택해 두면 된다. 내플라즈마성에 대해서는, 드라이 에칭 분위기에 노출되지 않기 때문에 필요없는 것이다.

예를 들면, 특히 대형의 액정 표시 장치에 사용되는 회로 기판을 제작하는 것을 예로 들어 설명하면, 대형의 액정 표시 장치에서는 배선 길이가 길어지기 때문에, 되도록이면 배선의 전기 저항을 작게 하는 것이 바람직하다. 이러한 경우에, 단자 배선(30)은, 은에 대한 인듐의 함유량을 3중량%로 되도록 구성할 수 있다. 이 때, 이 부분의 전기 저항율은 약 4μΩ㎝로 된다. 또한, 화소 형성 영역(61)에 있는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16)도, 배선 길이가 길어지기 때문에 단자 배선(30)과 동일한 이유로, 보다 저전기 저항으로 되도록, 은에 대한 인듐의 함유량이 3중량%로 되도록 구성할 수 있다.

한편, 단자 전극(29)은, 전기적 접속을 위한 에칭 공정에서, 오버 에칭에 의 해, 드라이 에칭 분위기에 노출된다. 그 때문에, 내플라즈마성을 중시하여, 역시 은에 대한 인듐의 함유량이 10중량%로 되도록 구성할 수 있다. 이 단자 전극(29)은, TFT 어레이 기판 위의 게이트 배선(13)이나, 소스 배선(14), 단자 배선(30)보다도 훨씬 짧고, 전기 저항율은 다른 부분보다도 커도 된다.

물론, 단자 배선(30)과 단자 전극(29)은, 양쪽 모두 동일한 구성, 즉 은에 대한 인듐의 함유량이 10중량%로 되도록 구성해도 된다. 그런데, 본 실시 형태와 같이 개개의 부분에 필요하게 되는 성능에 따라 분별 도포를 행함으로써, 전체적으로 보다 저전기 저항인 배선, 전극 등을 형성할 수 있기 때문에, 보다 대형의 회로 기판, 보다 대형의 표시 장치 등을 실현할 수 있는 장점이 있다.

여기서, 상기 잉크제트 헤드(33)는, 제1 헤드(33a)와 제2 헤드(33b)를 이용하여, 은에 대한 인듐의 함유량이 서로 다른 2 종류의 유동성의 배선 재료를 토출하여 단자 배선 및 단자 전극을 형성하고 있다. 구체적으로 설명하면, 단자 배선(30)을 형성하기 위한 영역에는, 단자 배선(30)으로 되었을 때에, 은에 대한 인듐의 함유량이 3중량%로 된 유동성의 배선 재료를 토출했다. 한편, 단자 전극(29)을 형성하기 위한 영역에는, 단자 전극(29)으로 되었을 때에, 은에 대한 인듐의 함유량이 10중량%로 된 유동성의 배선 재료를 토출했다.

한편, 화소 형성 영역(61)에 있는 게이트 배선(13), 게이트 전극(17), 보조 용량 배선(16)을 형성하기 위한 영역에는, 단자 배선(30)과 동일한 유동성의 배선 재료를 토출했다. 토출 후, 300℃에서 1시간 소성을 행하여, 소정의 단자 배선(30), 단자 전극(29) 등을 얻었다. 이와 같이, 인듐의 함유량이 3중량%인 유동성 의 배선 재료를 화소 형성 영역(61)의 배선부에 이용함으로써, 더욱 저저항의 배선이 가능하다.

또, 본 실시 형태에서는, 단자 배선(30)과 단자 전극(29)은, 인듐 함유량이 서로 다른 재료가 접촉하는 경계를 가지고 있지만, 이것에 한하지 않는다. 인듐 함유량이 경계 부근에서 완만히 변화해도 된다. 그 형성 방법으로서는, 유동성의 배선 재료가 상호 자연스럽게 혼합되어도 되고, 교대로 2 종류를 토출하는 등 의도적으로 혼합해도 된다.

물론 TFT 어레이 기판(11)으로서 필요한 부분에서, 제조 공정 중에 드라이 에칭 분위기에 노출되는 부분에서, 인듐 함유량을 늘린 배선, 전극 등을 설치한다는 것이, 본 실시 형태의 중요한 점이다.

또, 본 실시 형태에서는, 은과 인듐을 포함하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성했지만, 이것에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 게이트 배선(13) 등을 형성해도 된다. 또, 또한, 은뿐만 아니라, 알루미늄, 구리를 주된 금속으로 해도 되고, 또한 이들 원소에 더하여, 적어도, 알루미늄, 구리, 니켈, 금, 은, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 특징으로 하는 은 합금 재료이어도 된다.

또한, 은과 인듐, 은과 아연 등, TFT 어레이 기판(11) 상에서 구성이 서로 다르도록, 장소에 따라 구분하여 사용하여도 된다.

다음으로, 소스·드레인 배선 형성 공정(106)의 상세 내용에 대하여, 이하에 설명한다. 여기서, 은에 대한 인듐의 함유량이 소스 전극(21) 및 소스 배선(14)인 경우에 3중량%, 드레인 전극 배선(22)인 경우에 10중량%로 되도록 구성하는 것이다.

또한, 드레인 전극 배선(22) 내에서, 은에 대한 인듐의 함유량이 3중량%, 10중량%로 되도록 분별 도포하여, 컨택트홀(23) 근방에서, 내플라즈마성이 향상하도록해도 된다. 기타, 본 실시 형태의 TFT 어레이 기판 위에서의 임의의 장소에서, 이러한 분별 도포가 행해져도 된다.

또, 소스·드레인 배선의 배선 재료는, 은과 인듐으로 구성되는 재료에 한하지 않고, 은과 아연을 포함하는 은 합금 재료이어도 된다. 은과, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 하는 은 합금 재료에 의해서, 소스 배선(14) 등을 형성해도 된다. 또한, 은뿐만 아니라, 알루미늄, 구리를 주된 금속으로 해도 되고, 또한 이들 원소에 더하여, 적어도, 알루미늄, 구리, 니켈, 금, 은, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 포함하는 것을 특징으로 하는 특징으로 하는 은 합금 재료이어도 된다.

또, TFT 어레이 기판(11)을 제조하는 경우에는, 상술된 바와 같이, 게이트 배선 형성 공정(102), 소스·드레인 배선 형성 공정(106)의 양방에 있어서, 분별 도포를 행하여도 되고, 또한, 한쪽의 공정만 분별 도포를 행하여도 된다.

여기서, 배선부, 단자부 등 배선 재료를 용도에 맞추어서 도포했을 때, 각각의 재료가 접하는 부분에 대하여 설명한다.

예를 들면 도 33의 (a)에 도시한 바와 같이, 재료 M에서 배선부로서의 단자 배선(30)을 도포한 후에, 도 33의 (b)에 도시한 바와 같이, 단자부를 형성하는 단자 전극(29)에 상당하는 개소에 재료 N을 도포한다. 이 때, 재료 M과 재료 N이란, 경계 부분 P에 있어서, 접하여 있거나, 상호 섞인 상태로 되어 있다.

도 34의 (a)∼도 34의 (c)에, 잉크제트 도포에 의해서 서로 다른 재료 M과 N이 접한 경우에 그 경계에서 일어난다고 예상되는 상태를 도시한다.

도 34의 (a)는, 재료 M, N이 경계에 있어서 상호 액체로 서로 섞인 경우이고, 서로 섞였기 때문에 재료 M과 재료 N과는 다른 상태 즉 중간 상태(중간 영역)가 발생한 상태를 나타내고 있다.

이 상태는, 재료 M과 재료 N의 혼합 비율에 따라서 변하는데, 어느 정도까지 서로 섞어서 중간 상태를 만들지는, 도포 후 함유하는 용매가 언제까지 남아 있을지에도 관계되어 있다. 즉, 용제가 건조하면, 액의 유동성에 의해서 서로 섞이는 것은 발생하지 않기 때문이다. 단, 소성 시의 미립자 금속의 용융으로 재료 M, N의 중간 상태는 생성되지만, 그 영역은 액체 상태에서 서로 섞여서 만들어지는 중간 상태와 비교하면 매우 좁다고 생각된다. 여기서는, 액체 상태에서 서로 섞이는 것에 주목하고 있고, 이 때에는 재료 M, N의 경계는 매우 불명료하게 된다.

도 34의 (b)는, 먼저 도포된 재료 M의 용제분이 대강 건조한 후에 재료 N이 도포된 상태에서, 액 상태에서 재료 M, N이 섞이지 않는 상태를 도시하고 있다.

이 상태에서는, 재료 M과 N이 섞여 있지 않기 때문에, 쌍방의 경계는 비교적 명확하게 존재한다. 단, 소성 시에, 재료 M, N에 포함되는 미립자가 상호 용융함에 따른 중간 상태는 만들어진다.

도 34의 (c)는, 도 34의 (a) 및 도 34의 (b)의 중간적인 경우에, 뒤로부터 도포된 재료 N의 용제분으로 재료 M이 다시 액상으로 되어 재료 M과 N의 영역이 불명료하게 된 상태를 나타내고 있다. 이 때에는, 서로 섞이는 영역이 도 34의 (a) 에 비교하여 좁기 때문에, 그 중간 거리에서 가상적인 경계를 설정할 수 있다.

본 실시 형태에서는, 소성 후에 전기적으로 재료 M과 N이 연결되어 있는 것이 중요하다. 도 34의 (a)∼도 34의 (c)의 상태는 각각 전기적으로 접속되어 있고, 본 발명에서는 어떤 상태를 만나더라도 문제는 없다. 단지, 후술하는 바와 같이, 재료 M과 N을 섞어 중간 상태를 적극적으로 이용함에 따른 저항 제작의 경우에는 도 34의 (a)의 상태가 바람직하고, 그 저항의 단부는 도 34의 (b) 또는 도 34의 (c)의 상태인 것이 바람직하다. 또한, 여기서는, 재료 M과 재료 N의 경계에만 강조하여 설명하고 있고, 도포하는 과정에서의 표면의 평탄성에 대해서는 본 설명에는 관계가 없기 때문에, 모두 평탄한 상태에서 도 34를 기술하고 있다.

본원 발명을 이용하면, 저저항의 배선 재료와 합금에 의해서 고저항으로 한 배선 재료를 적절하게 조합하는 것에 의해서 저항 형성이나 배선의 저항을 조절하는 것이 가능하다. 그 예에 대하여 이하에 설명한다.

도 35에 있어서의 게이트 배선의 개략도에 있어서, 드라이버 IC의 단자 전극과 게이트 배선을 연결하는 단자 배선으로서는 배선 길이를 일치시키기 위하여 단자와 게이트 배선과의 거리가 짧은 개소, 즉, 드라이버 IC의 중앙부에 접속되는 개소에서는 배선 형상을 지그재그 형상으로 하고, 드라이버 단자와 게이트 배선과의 거리가 긴 개소, 즉, 드라이버 IC의 단부에 접속되는 개소에서는 직선 형상으로서 접속되어 있다.

여기서, 도 36의 (a)에 도시한 바와 같은 길이 D, 한개의 배선 길이가 L인 지그재그 패턴을 상정한다. 이 도 36의 (a)에서는 절첩이 4회 있기 때문에, 총 배 선 길이는 대략 8L이다. 따라서 거리 D를 직선으로 연결한 경우와 비교하면 저항은, 대략 8L/D 배로 되어 있다.

예를 들면, D=600㎛, L=150㎛로 하면, 8L/D=2로 되므로, 배선 폭, 막두께를 바꾸지 않으면, 배선의 비저항을 2배로 하면 된다. 배선 저항을 조정하기 위해서는,

(1) 원하는 비저항의 재료로 형성함

(2) 비저항이 서로 다른 재료를 조합하는 것에 의해 조정함

(3) 배선 형상 막두께를 변경함

과 같은 3 종류의 방법이 있을 수 있다.

(1)의 방법에서는, 도 33의 (a) 및 도 33의 (b)에 도시한 바와 같이, 함유 금속 부분의 비저항이 낮은 재료, 재료 M과 비저항이 높은 재료, 재료 N을 준비하고, 배선은 재료 M으로 형성하고, 저항을 형성하는 장소에는 재료 N을 이용함으로써, 저항을 형성할 수 있다. 이 방법을 상기 도 36의 (a)에 있어서, D=600㎛, L=150㎛인 경우에 적용하면, 은에 대한 인듐의 비율이 5중량% 일 때의 비저항이 약 6.1μΩ·㎝(실시예5)이고, 은에 대한 인듐의 비율이 10중량%인 비저항이 12.3μΩ·㎝(실시예6)이기 때문에, 여기서, 재료 M을 은에 대한 인듐의 비율이 5중량%인 합금, 재료 N을 은에 대한 인듐의 비율이 10중량%인 합금이라고 하면, 막두께, 선 폭을 바꾸지 않으면, 도 36의 (b)에 도시한 바와 같이, 지그재그 패턴을 이용하지 않더라도 직선으로 저항을 형성할 수 있게 된다.

(2)의 재료 M과 재료 N에서 중간 저항을 조정하는 방법은, 예를 들면 도 37 의 (a) 및 도 37의 (b)에 도시한 바와 같이, 잉크제트 헤드(33) 중, 선행하는 제1 헤드(33a)에 의해서, 재료 M을 간헐적으로 토출한 후에, 다음의 제2 헤드(33b)에 의해서 그 간극에 재료 N을 토출함으로써, 재료 M과 재료 N을 섞어 재료 M과 재료 N으로 만들어지는 저항값을 갖는 배선(중간체)을 얻는 것이 가능하게 된다.

이 때, 재료 M과 재료 N과의 토출 간격, 토출 비율을 바꾸면 저항값은 재료 M과 재료 N과의 혼합비를 조정할 수 있다.

이하에, 상기한 바와 같은 중간체를 형성하는 것 외의 예에 대하여 설명한다.

도 38의 (a) 및 도 38의 (b) 및 도 39의 (a) 및 도 39의 (b)에서는, 재료 M의 토출 비율이 달라서, 도 38의 (a) 및 도 38의 (b)는 3적에 1회의 비율로 재료 M이 토출되고 있는 예를 도시하고, 도 39의 (a) 및 도 39의 (b)는 3적에 2회의 비율로 재료 M이 토출되고 있는 예를 도시하고 있다. 동일 막두께, 동일 배선 폭, 한 방울의 토출량, 토출 간격이 동일하고, 도 34의 (b)와 같으면, 도 38의 (a) 및 도 38의 (b)쪽이 저항값은 높게 된다. 이와 같이, 재료 M과 재료 N의 토출 개수의 비율로 저항값을 조정할 수 있다. 물론, 막두께, 선 폭, 토출량, 토출 간격도 변경하여 적절하게 조정하는 것도 가능하다.

또한, 단면 내부의 상태가 도 34의 (a)이면, 그 저항값은 반드시 혼합비에 비례한 중간값이 되는 것은 아니다. 금속의 합금인 경우에는, 다른 재료를 섞었을 때는, 때때로 양자의 저항값보다 높게 된다. 또한, 금속이 화합물을 형성하는 혼합비로 된 경우에는, 저항값은 낮게 되는 경우가 있다. 이들은, 이종 재료가 서로 섞임으로써, 전기 전도에 기여하는 전도 전자의 산란 확률이 단순하게 혼합된 경우에는 높게 되기 때문이고, 화합물로 되는 경우에는, 결정된 결정 구조를 취하기 때문에, 확률이 낮게 되기 때문이다. 본 실시예의 경우에도, 혼합 후에 소성으로 미립자가 융합하기 때문에, 금속 합금인 경우와 유사한 현상이 일어나고 있다고 생각된다. 이와 같이 저항값이 평균값이 되지 않는 경우에는, 미리 저항 특성을 조사해 둘 필요가 있다.

한편, 토출된 액적이 건조되고나서 중첩되어 있는 경우, 즉 도 34의 (b), 도 34의 (c)와 같은 경계일 때는, 재료 M과 재료 N은 접하고 있는 상태에서, 서로 섞여 있지 않기 때문에, 저항값은, 양자의 평균값에 가깝게 된다. 따라서 이 경우에는, 토출량의 비로 재료 M과 재료 N의 중간 저항값으로 조정할 수 있다. 이와 같이 도포 후의 상태에서, 저항값을 조정하는 것도 가능하다.

단, 도 34의 (a)에서는, 재료 M과 재료 N과의 경계가 불명료하기 때문에, 저항으로서의 배선 길이가 명확하게 되지 않고, 저항값이 변동되게 되기 때문에, 저항으로 되는 부분의 단부는 명료한 경계가 나오도록, 도 34의 (b)에 도시한 바와 같이, 건조시키는 편이 바람직하다.

도 38의 (b) 및 도 39의 (b)는, 각각 도 38의 (a), 도 39의 (a)의 단면도를 도시하고 있고, 저항체 길이를 명확히 하기 위해서, 단부에서는, 도 34의 (b)에 도시한 바와 같이, 경계가 명확하게 되도록 충분히 건조시키고나서, 재료 M, N을 사이에 토출하고, 저항 부분에서는, 도 34의 (a)에 도시한 바와 같이, 액체 상태에서 혼합시키는 것에 의해, 재료 M, N의 경계를 불명료하게 한 예로 도시하고 있다.

(3)의 배선 폭, 막두께를 바꾸는 경우를, 도 40의 (a)∼도 40의 (c)를 참조하면서 이하에 설명한다.

도 40의 (a)는, 토출 간격을 좁힌 경우를 도시하고 있고, 이 경우에는 도포 재료의 농도, 배선 폭이 변하지 않으면 막두께를 증가시키게 된다.

이것에 대하여, 도 40의 (b)는, 토출 간격을 넓힌 예로서, 파선 타원으로 도시한 곳이, 액적이 착탄한 위치이다. 이 도 40에서는, 친발수(친발액) 처리로 미리 저항 형성 위치를 친수(액)화한 영역의 2개소에 착탄한 재료 N이, 친수(액) 패턴을 따라서 넓어진 경우를 도시하고 있고, 도 40의 (a)의 토출 간격을 채운 경우와 비교하여 막두께가 얇게 되어 있다. 이와 같이 토출 간격을 넓히고, 막두께를 얇게 함으로써 보다 값이 높은 저항을 만드는 것이 가능하다.

이와 같이, 저항값이 서로 다른 재료를 상기 (1)∼(3)의 방법을 적절하게 조합하는 것에 의해서, 만드는 것이 가능하게 된다.

이것은, 유리 상에 모노리식으로 IC를 형성하는 경우에 유효하다. Si 웨이퍼를 가공하는 IC 프로세스에 있어서는, 이온 주입에 의해서 저항을 적절하게 만드는 것이 행해지는데, 이 예와 같이 예를 들면 액정 표시 장치의 패널과 같이 대형 기판으로부터 제작되는 패널에서는, 이온 주입의 방법은, 장치 규모가 커져, 장치그 자체나 장치 가격의 면에서 생각하면 현실적이지 않다. 그래서, 이와 같이 기판 위에서 저항이 필요하게 되는 회로 기판 형성에는 이러한 방법은 대단히 유효하다.

또한, 저항으로서 이용되는 재료에는, 본 실시 형태에서 설명한 바와 같이, 은에 대한 인듐의 비율을 바꾼 재료를 이용하는 것도 가능하고, 보다 저항이 높은 재료로서는, 은 내에 비저항이 높은 재료 예를 들면, 코발트, 니켈 등의 재료나 고융점 재료인, 탄탈, 몰리브덴, 텅스텐, 니오븀 등을 섞은 합금을 이용하여도 되고, 은과의 합금이 아닌 단체의 재료로서 사용해도 된다.

또한, 도 40의 (c)에 도시한 바와 같이, 친발수(친발액) 처리를 이용하여 배선 형성 위치를 친수(액)화할 때에, 배선 폭을 좁게 하는 것도 가능하다. 이 경우에는, 막두께가 동일하면, 저항이 높게 된다. 이와 같이, 배선 폭에 따라 저항의 컨트롤을 하는 것이 가능하다.

여기서 이용한 도 38의 (a), 도 39의 (a), 도 40의 (a)에서는, 설명을 알기 쉽게 하기 위하여 굳이 저항체의 부분을 착탄 직후의 액적 형상을 명확하게 도시함으로써 설명하고 있지만, 본 실시 형태는 이들 도면에 한정되는 것이 아니다. 친발수(친발액) 처리 후의 영역에 착탄한 경우, 착탄 후의 액적 형상은 친수 영역(친액 영역)위에서 넓어져 가기 때문에, 도면과 같이 명확하게 착탄 직후의 형상이 남지 않는 것도 발생할 수 있다. 특히 착탄 후에도 액적 상태이면, 도 38의 (b), 도 39의 (b)에 도시한 바와 같이, 재료 M, N은 서로 혼합되어 일체로 되는 경우도 있을 수 있다.

또, 본 실시 형태에서는, 잉크제트 방식과 같은 유동성의 액적을 토출하는 패턴 형성 장치를 이용했다. 그러나, 본 발명의 은 합금 재료는, 이러한 패턴 형성 장치를 이용하지 않아도 마찬가지로 유익하게 이용할 수 있다. 이 경우, 대응하는 공정에서, 종래의 스퍼터법 혹은 증착법과 포토리소그래피를 이용한 가장 일 반적인 방법으로 TFT 어레이 기판을 제작한다. 단, 유동성의 배선 재료가 아니고, 스퍼터용 타깃, 증착용 증발원 등을 이용하여, 본 발명의 은 합금 조성에 따라 형성된 배선, 전극 등을 얻는다. 본 발명의 은 합금 재료는, 이러한 경우에 있어서도, 내열성, 부착력, 내플라즈마성과 같은 우수한 프로세스 내성을 갖고, 또한 저전기 저항인 재료로서 유익하게 이용된다.

또, 본 발명의 은 합금 재료는, 2층 이상의 재료를 중첩시켜 이루어진 다층 배선 구조의 1층으로서도, 유익하게 이용할 수 있다. 예를 들면 300℃에서 열소성해도, 은 단체와 같이 표면 평활성을 잃게 되지 않고, 또한, 특히 인듐을 포함하여, 그 함유량이 예를 들면 은에 대하여 10중량% 등, 비교적 많은 경우에는 충분한 내플라즈마성을 갖고, 그 하층의 배선을 보호하는 보호 금속층으로서 효과적으로 이용할 수 있다. 또한, 실시 형태1에 있어서의 반도체층(27)과 직접 접촉시켜, 전기적 접속을 얻기 위한 소스 전극(21), 드레인 전극 배선(22)의 전부, 또는 그 일부로서 이용할 수 있고, 마찬가지로 우수한 내열성, 부착력을 발휘하여, TFT 어레이 기판의 제작 프로세스에 유익하게 이용된다.

또한, 본 발명의 은 합금 재료, 배선의 구성, 배선 형성 방법은, PDP(플라즈마 디스플레이 패널)를 구성하는 유리 기판 위의 버스 전극, 데이터 전극으로서도 이용된다. 이들의 전극은 PDP를 구동하기 위해서 전면 유리 기판, 또는 배면 유리 기판에 배치되는 것이고, 종래에는 은, 크롬/구리/크롬, 알루미늄/크롬의 구성이었다. 구리나 알루미늄의 기판에 대한 부착력 향상, 팽창 계수의 차이에 대한 대책 등으로부터, 이와 같이 유리 기판과의 사이에 크롬층을 끼우는 구조로 하지 않으면 사용할 수 없었다. 한편, 종래의 은은 내열성에 과제가 있어, 고온 소성에 의해 결정립의 성장이 발생하여, 사용하기 어려운 재료였다.

이것에 대하여, 본 발명의 은 합금 재료는, 우수한 내열성과, 유리 기판에 대한 부착력을 갖기 때문에, 종래의 은 등의 이들의 재료에 대신하여, 버스 전극, 데이터 전극으로서 유익하게 이용된다.

본 발명의 은 합금 재료와, 배선의 구성, 배선 형성 방법은, EL(일렉트로 루미네센스)를 이용한 표시 장치에 대해서도 이용할 수 있다. 액정 표시 장치와 비교하여 EL 표시 장치는 전류량에 의해서 발광 휘도의 계조를 제어하는 경우가 있다. 이와 같은 경우, 화소를 만들고 있는 발광 소자에 전류를 공급하는 전류 공급선에는, 저저항의 재료가 요구된다. 이것은, 배선 저항에 의해서 전력이 소비되어, 발광 효율이 나쁘게 되거나, 표시 장치의 발열, 표시면에 얼룩이 생기거나 하게 되기 때문이다.

또한, EL 소자를 구동하는 회로 기판은 TFT 어레이를 이용한 회로 형성인 경우가 많고, 본 실시예에서 도시한 공정과 마찬가지의 공정을 거쳐 제작되는 경우가 있다. 따라서 본 실시예에서 설명한 내용을, EL을 이용한 표시 장치에 적용하는 것이 가능하다. 특히, 전류 공급선으로 되는 배선, 외부 회로로부터 구동 드라이버로의 전류 공급선에 선택적으로 저저항으로 되는 배선 재료 즉, 은에 대한 인듐의 함유량이 3중량%인 은 합금 재료를 사용하고, 신호선, 단자 전극에는 은에 대한 인듐의 함유량이 10중량%인 재료를 사용할 수 있다.

또한 본 발명의 은 합금 재료, 배선의 구성, 배선 형성 방법은, 플렉시블 기판이나, 유리 에폭시 기판의 배선 재료로서 이용할 수도 있다. 이들 기판에 있어서의 접속 단자는, 은에 대한 인듐의 함유량을 많게 하여, 내산화에 중점을 둔 구성으로 하고, 내부의 배선 부분에는, 은에 대한 인듐의 함유량을 적게 하여 저저항의 배선으로서 사용할 수 있다.

또한, 상기 은 합금 재료 중, 특히 은에 대한 인듐의 함유 비율이 0.5중량% 이하인 경우에 있어서는, 전기 저항율이 2.7μΩ㎝ 이하로서, 종래의 알루미늄 배선으로서는 이루어질 수 없는 저전기 저항 배선의 형성이 가능하여 유익하다. 단, 인듐의 함유량이 낮기 때문에, 내플라즈마성은 충분하지 않아서, 일반적으로는 다른 금속막을 적층하는 등이 필요하다. 기판에 대한 부착력에 관해서도, 인듐의 함유량이 낮기 때문에 충분하지 않으므로, 기초 처리 등이 필요하게 되는 경우가 있다. 따라서, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료이더라도, 기초 처리를 실시하면 회로 기판의 배선의 본선으로서 사용할 수 있다.

이하에, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료를 배선 재료로 한 경우의 회로 기판의 제조 방법에 대하여 설명한다.

도 6에 도시한 게이트 배선 형성 공정(102)에 있어서, 잉크제트 방식으로 대표되는 패턴 형성 장치가 이용되어, TFT 어레이 기판(71) 위에서 구성이 서로 다른 배선 재료의 분별 도포가 행해졌다. 한편, 상기 실시 형태3에 있어서는, 소스·드레인 배선 형성 공정(106)에 있어서, 구성이 서로 다른 배선 재료의 분별 도포가 행해졌다.

여기서는, 게이트 배선 형성 공정(102)에 있어서, 스퍼터법이 이용되어 배선 등의 형성이 행하여지고, 이들 배선 등은 본 발명의 은 합금 재료와, 티탄이 적층되어 있다.

도 41의 (a) 및 도 41의 (b), 도 42의 (a) 및 도 42의 (b)는, 본 실시 형태에 있어서, 게이트 배선 형성 공정(102)을 완료한 상태를 도시하는 도면이다. 도 41의 (a), 도 42의 (a)는, 각각, 유리 기판(12) 위의 화소 형성 영역(61), 단자부 형성 영역(62)에 있어서의 평면도이다. 도 41의 (b), 도 42의 (b)는, 각각 도 41의 (a), 도 42의 (a)에 있어서의 M-M선 화살표 단면도, N-N선 화살표 단면도이다.

이들 도면에 있어서, 게이트 배선(80), 게이트 전극(81), 보조 용량선(82), 및 단자 배선(83)은 동일한 적층 구조를 갖고, 2층으로 이루어진다. 유리 기판(12)에 가까운 측의 각 층(80a, 81a, 82a, 83a)은 본 발명의 은 합금으로 이루어지고, 은에 대한 인듐의 함유량이 0.2중량%이다. 이들의 상층측의 각 층(80b, 81b, 82b, 및 83b)은 티탄으로 이루어진다. 참조부호 80a, 81a, 82a, 83a, 80b, 81b, 82b, 및 83b의 막두께는 모두 0.2㎛로 했다.

여기서는, 유리 기판(12)에 가까운 측의 각 층(80a, 81a, 82a, 및 83a)은, 은과 인듐으로 이루어지는 합금으로 형성되기 때문에 내열성이 있어, 후의 공정에서 300℃ 정도의 소성이 행하여지더라도, 게이트 배선(80) 등에 악영향이 나타나지 않는다. 종래의 은 단체로 이들을 형성한 경우에 있어서는, 내열성이 없기 때문에 현저한 표면 요철이 발생하여, 상층과의 리크 불량이 발생하고 있었다.

인듐의 함유량이 0.5중량% 이하의 은 합금이면, 상술한 바와 같이 전기 저항율이 2.7μΩ㎝ 이하로서, 알루미늄으로서는 실현 불가능한 저전기 저항의 배선의 형성이 가능하다. 본 예에서는, 전기 저항율은 2.3μΩ㎝ 정도로, 매우 낮다. 따라서, 배선의 저전기 저항화가 특히 요망되는 경우, 예를 들면 액정 TV용 등의 액정 표시 장치에서, 본 발명의 은 합금 재료는 유용한 재료이다.

본 설명에 있어서, 게이트 배선(80) 등의 형성 방법에 대하여 설명한다. 여기서는, 게이트 배선 형성 공정(102)에 있어서, 잉크제트 방식으로 대표되는 패턴 형성 장치를 이용하지 않기 때문에, 게이트 배선 전처리 공정(101)에 상당하는 공정은 행하지 않았다.

우선 유리 기판(12) 위에, 스퍼터법에 의해, 은에 대하여 인듐을 0.2중량% 포함하는 은 합금막을 0.2㎛의 두께로 성막했다. 이 때, 스퍼터용 타깃으로서는 은에 인듐을 고용화시킨 합금 타깃을 이용했다. 다음으로 티탄을 스퍼터법에 의해서, 진공 속에서 연속 성막했다. 이와 같이 하여 얻은 막을 포토리소그래피에 의해서 가공하여, 도 41의 (a) 및 도 41의 (b), 도 42의 (a), 도 42의 (b)에 도시되는 게이트 배선 등을 얻었다. 이 때의 에칭에는 드라이 에칭법을 이용했다.

단자 배선(83) 등에는, 후의 공정을 생각하면 내플라즈마성이 필요한데, 본 설명에 있어서는, 상층 측의 티탄에 의해서 그것을 얻고 있다.

이와 같이, 본 은 합금 재료는 다층 배선 구조의 1층으로서 이용되어도 되고, 은에 대하여 인듐을 0.5중량% 이하로 함으로써, 종래의 알루미늄으로서는 실현할 수 없었던 저전기 저항의 배선을 실현하고 있다.

본 발명에 있어서는, 상층측의 각 층(80b, 81b, 82b, 83b)의 재료는, 티탄에 한하지 않고, 크롬, 몰리브덴, 탄탈, 텅스텐, 혹은 이들에 질소, 산소를 함유시킨 재료, 혹은 ITO(인듐 주석 산화물) 등의 금속 산화물이어도 된다. 게이트 배선(80) 등의 형성에는, 상술한 바와 같이, 유동성의 배선 재료를 도포하여 적층해도 되고, 은과 인듐으로 이루어지는 증발원을 이용하여, 증착법에 의해서 성막, 가공하여 형성해도 된다.

본 설명에서는, 게이트 배선 형성 공정(102)에 있어서, 본 발명의 은 합금과 티탄으로 이루어지는 막에 의해서 배선이 형성되었지만, 본 발명의 다른 실시 형태로서, 소스·드레인 배선 형성 공정(106)에 있어서, 마찬가지로 적층막으로 이루어지는 배선을 형성해도 된다. 이 경우라도, 은과 인듐으로 이루어지는 합금은 내열성이 있기 때문에, 후의 공정에서 소성이 행하여지더라도 악영향이 나타나지 않는다.

더구나, 은에 대하여, 인듐을 포함하게 하는 것에 의해, 소성한 경우에, 알루미늄보다도 반사율이 높은 막을 형성할 수 있다. 특히, 배선이 반사판이나 반사 전극을 겸하는 경우에는, 은에 대하여 인듐을 0.5중량% 이하의 은 합금 재료로 배선을 형성하면 된다.

이상과 같이, 본 발명의 은 합금 재료는, 절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 것을 특징으로 한다.

또한, 상기 원소는, 적어도 아연을 포함하고 있어도 된다.

이 경우, 은을 주성분으로 하고, 적어도 아연을 포함하도록 한 은 합금 재료에 의해서 배선, 전극 등을 형성하면, 저전기 저항성을 크게 잃지 않고서, 내열성과, 부착력과, 염소 가스, 혹은 산소 가스를 도입하는 조건에서의 내플라즈마성의 향상을 도모할 수 있다.

또한, 상기 원소는, 적어도 인듐을 포함하고 있어도 된다.

이 경우, 은을 주체로 하고, 적어도 인듐을 포함하도록 한 은 합금 재료에 의해서 배선, 전극 등을 형성하면, 저전기 저항성을 크게 잃지 않고서, 내열성과, 부착력과, 특징적으로 내플라즈마성의 대폭적인 향상을 도모할 수 있다.

더구나, 은에 인듐을 적량 첨가하여 성막하면, 200℃ 혹은 300℃의 소성에서도, 높은 가시광 반사율을 유지하는 은 합금막이 얻어진다. 이러한 은 합금막은, 종래의 알루미늄의 광반사막을 이용한 경우와 비교하더라도 전체적으로 반사율이 높기 때문에, 예를 들면 반사형 액정 표시 장치의 광반사성 전극 등에 이용하면, 보다 밝은 표시가 가능하다.

또한, 은과 인듐의 합금 재료는, 인듐의 은에 대한 함유량을 조정하면, 내열성, 부착력, 내플라즈마성, 높은 가시광 반사율 등에 있어서 넓은 범위에서 커버할 수 있다.

인듐의 함유량(인듐/은(중량%))은, 0.5중량% 내지 28중량%이 바람직하다. 인듐의 함유량을 낮게 하면, 내플라즈마성은 낮게 되지만 저저항화를 도모할 수 있다. 그러나, 인듐의 함유량이 0.5중량%보다도 적어지면, 내플라즈마성이 낮아지게 된다는 문제가 발생한다. 또한, 인듐의 함유량을 높게 하면, 저항값이 높아지지만, 내플라즈마성은 높게 된다. 그러나, 인듐의 함유량이 28중량%보다도 많아지면, 은과의 고용체 형성을 행할 수 없다는 문제가 발생한다. 이와 같이, 은에 대한 인듐의 함유량을 적절하게 조절하는 것만으로, 회로 기판 위의 배선 부분이나 단자 부분 등과 같이 필요하게 되는 특성이 서로 다른 부위이더라도 용이하게 특성을 변경하는 것이 가능하게 된다.

상기 은과 상기 원소와의 조성 범위는, 은 합금으로서의 전기 저항율이 10μ Ω㎝ 이하로 되도록 설정되어 있어도 된다.

이 경우, 종래의 기술인 알루미늄, 알루미늄 합금 배선 기술에서는, 전기 저항율이 대략 4μΩ㎝ 내지 10μΩ㎝의 범위에 있다. 따라서, 이러한 본 발명의 은 합금 재료는, 소정의 전기 특성이 얻어져, 종래의 배선 설계를 거의 변경하지 않고서 도입할 수 있다.

상기 은 합금 재료에 대하여, 또한, 알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소 중 적어도 1 종류의 원소가 포함되어 있어도 된다.

상기의 각 원소는, 은 합금 재료에 대하여, 내열성, 부착력, 내플라즈마성을 더욱 향상시키는 위한 보조 재료로서 유용하기 때문에, 이들 각 원소 중 적어도 1 종류의 원소가 포함되는 것에 의해, 내열성, 부착력, 내플라즈마성을 더욱 향상시킬 수 있다.

본 발명의 회로 기판은, 상기 구성의 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 것을 특징으로 한다.

상기의 회로 기판은, 저전기 저항의 배선을 갖는 구성으로 할 수 있기 때문에, 종래의 알루미늄, 알루미늄 합금 배선 기술인 경우와 동등한, 대형 회로 기판의 제조가 가능하다.

본 발명의 전자 장치는, 상기 회로 기판을 이용한 것을 특징으로 한다.

전자 장치로서는, 예를 들면 표시 장치나 액정 표시 장치가 있다.

표시 장치의 경우에는 특히 대형의 회로 기판이 폭넓게 이용되기 때문에, 본 발명의 저전기 저항의 회로 기판이 특히 적합하게 이용된다.

또한, 액정 표시 장치를 구성하는 회로 기판인 TFT 어레이 기판의 제조에 있어서는, 드라이 에칭법이 자주 이용되고 있기 때문에, 배선 및/또는 전극의 재료로서는, 내열성, 부착력, 내플라즈마성이 요구된다. 이 때문에, 본 발명의 은 합금 재료를 이용하여 배선이나 전극이 형성된 회로 기판을 이용하는 것은, 액정 표시 장치에 있어서, 매우 유용하다.

본 발명의 스퍼터용 타깃은, 은을 주체로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 은 합금 재료로 이루어지는 것을 특징으로 한다.

이러한 은 합금 재료를 스퍼터용 타깃으로서 사용하면, 프로세스 내성이 높은 배선이 얻어져, 본 발명의 회로 기판, 표시 장치 등을 생산성 양호하게, 제조하는 것이 가능하게 된다.

본 발명의 증발원은, 은을 주체로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 은 합금 재료로 이루어지는 것을 특징으로 한다.

이러한 은 합금 재료를 증발원으로서 사용하면, 프로세스 내성이 높은 배선이 얻어져, 본 발명의 회로 기판, 표시 장치 등을 생산성 양호하게, 제조하는 것이 가능하게 된다.

본 발명의 유동성 금속 함유 재료는, 은을 주체로 하고, 적어도, 주석, 아 연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하는 은 합금 재료를 포함하고 있는 것을 특징으로 한다.

이러한 구성의 유동성 금속 함유 재료를 이용함으로써, 프로세스 내성이 높은 배선이 얻어져서, 본 발명의 회로 기판, 표시 장치 등을 생산성 양호하게, 형성 또는 제조하는 것이 가능하게 된다.

또한, 본 발명의 은 합금은, 은을 주체로 하는 1차 고용체 형성 영역에서 작성할 수 있기 때문에, 그 경우, 은과 같이 유동화(잉크화)하기 쉬워서, 잉크제트 헤드를 이용한 배선 형성 프로세스의 재료로서 상응한다.

본 발명의 은 합금 재료는, 절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하는 것을 특징으로 한다.

은에 대한 인듐의 함유량이 0.5중량% 이하인 것이 바람직하다.

이 경우, 인듐의 함유량이 0.5중량%보다도 적어지면, 내플라즈마성이 낮아지게 된다는 문제가 발생하지만, 은 합금 재료에 있어서, 인듐 함유량이 0.5중량% 이하인 경우, 200℃ 소성 후에 있어서도, 가시광 영역의 거의 전체에서, 알루미늄보다도 높은 가시광 반사율이 얻어진다.

또한, 은에 대한 인듐의 함유 비율이 0.5중량% 이하인 경우에 있어서는, 종래의 알루미늄 배선으로서는 이루어질 수 없는 저전기 저항 배선의 형성이 가능하다. 배선의 저전기 저항화가 특히 요망되는 경우, 예를 들면 액정 TV용 등에 이용되는 액정 표시 장치에 이용되는 경우에 있어서, 본 발명의 은 합금 재료를 이용하 여 회로 기판을 작성하는 것이 좋다.

또한, 은에 대한 인듐의 함유량이 0.2중량% 이하인 것이 바람직하다.

이 경우, 은 합금 재료에 있어서, 인듐 함유량이 0.2중량% 이하인 경우, 300℃ 소성 후에 있어서도, 가시광 영역의 거의 전체에서, 알루미늄보다도 높은 가시광 반사율이 얻어진다.

이 때문에, 광반사성 전극(전극과 반사막을 겸한 전극 구조) 용도에 이용할 수 있어, 종래의 알루미늄인 경우보다도 밝은 표시가 가능하게 된다.

본 발명의 회로 기판의 제조 방법은, 상기 스퍼터용 타깃 또는 상기 증발원을 이용하여 절연성 기판 위에 배선 및/또는 전극을 형성하는 것을 특징으로 한다.

이러한 제조 방법에서는, 회로 기판 위에 프로세스 내성이 높은 배선을 형성할 수 있기 때문에, 회로 기판을 생산성 양호하게, 제조할 수 있다.

상기 유동성의 금속 함유 재료를 이용하여, 절연성 기판 위에 배선 및/또는 전극을 형성해도 된다.

이러한 유동성의 금속 함유 재료를 이용하는 제조 방법에서는, 회로 기판 위에 프로세스 내성이 높은 배선을 형성할 수 있기 때문에, 회로 기판을 생산성 양호하게, 제조하는 것이 가능하다.

여기서, 회로 기판이 구체적인 예로서는, 액정 표시 장치 등에 이용되는 TFT 어레이 기판, PDP(플라즈마 디스플레이 패널)에 이용되는 전극 기판, 프린트 배선 기판, 플렉시블 배선 기판 등이다.

이들의 회로 기판을 이용하여 제작되는, 표시 장치, 화상 입력 장치의 구체 적인 예로서는, 액정 표시 장치, PDP(플라즈마 디스플레이 패널), 유기 EL(일렉트로 루미네센스) 패널, 무기 EL 패널 등의 표시 장치, 지문 센서, X선 촬상 장치 등으로 대표되는 이차원 화상 입력 장치 등이다.

본 발명을 실시하는 데에 있어서 이용하는 절연성 기판은, 알카리 유리 기판, 무알카리 유리 기판, 플라스틱 기판 등의 절연성 기판인데, 예를 들면 배선 등을 형성하는 면측에 절연층을 코팅한 금속 기판 등, 실질적으로 절연성 기판과 마찬가지의 용도로 이용되는 기판을 포함한다.

발명의 회로 기판은, 기판 위에 형성된 배선을 갖는 회로 기판에 있어서, 동일 배선 상의, 적어도 2개소의 부위의 특성이 각각 상이한 것을 특징으로 한다.

동일 배선 상의 어느 부위의 특성을 다른 부위의 특성과 상이하게 하기 위해서는, 예를 들면, 각 부위의 재료의 조성 비율을 각각 상이하게 함으로써 실현할 수 있다. 또한, 각 부위의 구성 재료를 각각 상이하게 하는 것에 의해서도 실현할 수 있다.

예를 들면, 회로 기판으로서 액정 표시 장치에 사용되는 TFT 어레이 기판에 있어서는, 동일 배선 상의 배선 부분과 단자 부분에서는 필요한 특성이 서로 다르다. 배선 부분은, 저저항화가 필요하지만, 보호막이 형성되기 때문에, 내플라즈마성을 별로 필요로 하지 않는다. 이것에 대하여, 단자 부분은, 저저항화도 필요하 지만, 드라이버 등과의 접속으로 인해, 보호막에 의해서 보호되지 않기 때문에, 프로세스 내성(특히, 내플라즈마성)이 필요하게 된다.

따라서, 배선 부분의 배선은, 저저항화를 중시하는 특성으로 하고, 단자 부분의 배선은, 내플라즈마성을 중시하는 특성으로 되도록, 배선 재료의 조성 비율을 바꾸거나, 배선의 구성 재료를 바꾸거나 하면 된다.

또한, 상기 동일 배선은, 단층으로 형성되는 것이 바람직하다.

이 경우, 회로 기판의 박형화를 도모함과 함께, 배선 상에 형성되는 다른 배선과의 단차를 적게 할 수 있기 때문에, 단차에 의한 다른 배선의 단선을 방지할 수가 있어, 결과적으로, 회로 기판의 수율의 향상을 도모할 수 있다.

또한, 상기 동일 배선은, 다층으로 형성되어 있어도 된다.

예를 들면, 배선 재료와 기판과의 밀착성이 나쁜 경우에, 기판과 배선 재료와의 사이에, 기판과의 밀착성이 좋은 층을 형성하고, 그 위에 배선 재료를 도포하여 2층화한 동일 배선으로 해도 된다.

또한, 상기 배선은, 도체 재료를 포함하는 유동성 재료로 형성하는 것이 바람직하다.

또한, 다른 막을 적층하지 않고서 배선을 용이하게 형성하는 것이 가능해지므로, 제조 공정수의 저감 및 제조 비용의 저감을 용이하게 도모할 수 있다.

특성이 서로 다른 부위에 이용되는 도체 재료를 포함하는 액체 재료 각각은, 동일 계통의 용매, 유기물을 포함하도록 해도 된다.

이 경우, 특성이 서로 다른 배선 재료이더라도, 용제가 동일 계통이면, 액끼 리의 친숙성이 좋고, 응집하기 어렵고, 또한 분리하기 어렵기 때문에, 배선 형성을 효율적으로 행할 수 있다.

또한, 상기 배선은, 은, 알루미늄 및 구리 중의 어느 하나를 주된 재료로 한 금속으로 형성되어 있어도 된다.

이 경우, 저항값이 비교적 낮은, 은, 알루미늄 및 구리 중의 어느 하나를 주된 재료로 한 금속으로 배선이 형성되기 때문에, 배선 전체의 저저항화를 도모할 수 있다. 여기서, 배선의 주된 재료인 은, 알루미늄, 구리 이외의 성분에 의해서, 표면 평활성, 내플라즈마성, 부착성을 조절할 수 있다.

이러한 성분으로서는, 적어도 알루미늄, 인듐, 주석, 비스무트, 갈륨, 납, 구리, 금, 은, 코발트, 니켈, 팔라듐, 백금, 로듐, 바나듐, 티탄, 지르코늄, 니오븀, 탄탈, 텅스텐, 하프늄, 오스뮴, 이리듐 중에서 선택되는 1 종류 이상의 금속인 것이 바람직하다.

또한, 본원 발명자 등은, 배선 재료로서, 은을 주성분으로 하고, 이것에 인듐을 첨가한 합금을 재료로 하여 절연성 기판 위에 배선 혹은 전극을 형성한 경우에, 은 단체를 재료로 하여 절연성 기판 위에 배선 혹은 전극을 형성한 경우에 비교하여, 절연성 기판에 대한 배선 및 전극의 부착력이 향상함과 함께, 배선 및 전극의 내열성, 내플라즈마성이 향상하는 것을 발견했다. 또한, 상기의 인듐뿐만 아니라, 주석, 아연, 납, 비스무트, 갈륨을 은에 첨가한 합금이더라도 마찬가지의 효과를 얻는 것을 발견했다.

따라서, 상기 배선 재료에는, 이러한 은 합금 재료를 사용하는 것이 바람직 하다.

특히, 은 인듐 합금을 배선 재료로서 이용하는 것이 바람직하다.

이 경우, 은 인듐 합금 재료는, 인듐의 은에 대한 함유량을 조정하면, 표면 평활성, 부착력, 내플라즈마성 등에 있어서 넓은 범위에서 커버할 수 있다.

인듐의 함유량(인듐/은(중량%))은, 0.5중량% 내지 28중량%이 바람직하다. 인듐의 함유량을 낮게 하면, 내플라즈마성은 낮게 되지만 저저항화를 도모할 수 있다. 그러나, 인듐의 함유량이 0.5중량%보다도 적어지면, 내플라즈마성이 저하한다는 문제가 발생한다. 또한, 인듐의 함유량을 높게 하면, 저항값이 높아지지만, 내플라즈마성은 높게 된다. 그러나, 인듐의 함유량이 28중량%보다도 많아지면, 은과의 고용체 형성을 행할 수 없다는 문제가 발생한다. 이와 같이, 은에 대한 인듐의 함유량을 적절하게 조절하는 것만으로, 배선 상의 배선 부분이나 단자 부분 등과 같이 필요하게 되는 특성이 서로 다른 부위이더라도 용이하게 특성을 변경하는 것이 가능하게 된다.

또한, 잉크제트 방식에 의해서 배선 재료를 도포하도록 하면, 인듐 함유량이 서로 다른 배선 재료를 간단히 구분하여 사용할 수 있기 때문에, 부위에 따라서 서로 다른 특성을 갖는 배선을 용이하게 형성할 수 있다.

또한, 상기 구성의 회로 기판을, 채널부 가공시, 단자부 가공 시에 내플라즈마성이, 배선부에 저저항화가, 게이트 전극부에 표면 평활성이 요구되는 TFT 어레이 기판에 적용하면, TFT 어레이 기판의 수율의 향상 및 제조 비용의 저감을 도모하는 것이 가능하게 된다.

더구나, 본 발명의 회로 기판을, 상기한 바와 같은 TFT 어레이 기판에 적용하면, 상술된 바와 같이 수율 향상 등의 장점이 있기 때문에, 다른 전자 장치, 액정 표시 장치, 플라즈마 표시 장치 등의 표시 장치에도 적합하게 이용할 수 있다.

발명의 상세한 설명의 항에 있어서 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것이고, 그와 같은 구체예에만 한정하여 협의로 해석되야되는 것이 아니며, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서, 여러가지로 변경하여 실시할 수 있는 것이다.

본 발명에 따르면, 내열성을 갖고, 유리 기판에 대한 부착력이 강하고, 또한, 내플라즈마성이 높고, 또한 광반사율이 좋은 재료를 실현할 수 있는 은 합금 재료를 제공함과 함께, 박막의 다층화를 방지하여, 회로 기판의 제조 공정수의 증가 및 비용의 상승을 억제할 수 있는 회로 기판 및 그 제조 방법 및 전자 장치를 제공할 수 있다.

Claims

절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 은 합금 재료.
제1항에 있어서,

상기 원소는, 적어도 아연을 포함하고 있는 은 합금 재료.
삭제
삭제
제1항 내지 제2항 중 어느 한 항에 있어서,

상기 은과 상기 원소와의 조성 범위는, 은 합금으로서의 전기 저항율이 10μΩ㎝ 이하로 되도록 설정되어 있는 은 합금 재료.
제1항 내지 제2항 중 어느 한 항에 있어서,

알루미늄, 구리, 니켈, 금, 백금, 팔라듐, 코발트, 로듐, 이리듐, 루테늄, 오스뮴, 티탄, 지르코늄, 하프늄, 바나듐, 니오븀, 탄탈, 크롬, 몰리브덴, 텅스텐, 네오디뮴 중에서 선택되는 원소를 적어도 더 포함하는 은 합금 재료.
절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판.
절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을 구비한 전자 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을, 표시용의 회로 기판으로서 이용한 표시 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극을 구성하는 재료로서, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을, 액정 표시용의 회로 기판으로서 이용한 액정 표시 장치.
은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 스퍼터용 타깃.
은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 증발원.
은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며,

상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 유동성 금속 함유 재료.
은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며, 상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 스퍼터용 타깃, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며, 상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 증발원, 은을 주성분으로 하고, 적어도, 주석, 아연, 납, 비스무트, 인듐, 갈륨 중에서 선택되는 1 종류 이상의 원소를 포함하며, 상기 원소는, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이상 28중량% 이하인 배선 및/또는 전극 형성용의 유동성 금속 함유 재료 중 어느 하나를 이용하여 절연성 기판 위에 배선 및/또는 전극을 형성하는 회로 기판의 제조 방법.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하며, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료.
삭제
제15항에 있어서,

은에 대한 인듐의 함유량이 0.2중량% 이하인 은 합금 재료.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을 구비한 전자 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을, 표시용의 회로 기판으로서 이용한 표시 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료로 구성되는 배선 및/또는 전극을 갖는 회로 기판을, 액정 표시용의 회로 기판으로서 이용한 액정 표시 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.5중량% 이하인 은 합금 재료로 구성되는 광반사막을 갖고, 이 광반사막을 이용하여 표시를 행하는 표시 장치.
절연성 기판 위에 형성되는 배선 및/또는 전극, 또는 광반사막을 구성하는 재료로서, 은을 주성분으로 하고, 적어도 인듐을 포함하고, 은에 대한 인듐의 함유량이 0.2중량% 이하인 은 합금 재료로 구성되는 광반사막을 갖고, 이 광반사막을 이용하여 표시를 행하는 표시 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제