KR100639206B1 - 상변환 기억 소자 및 그 제조방법 - Google Patents
상변환 기억 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100639206B1 KR100639206B1 KR1020040050072A KR20040050072A KR100639206B1 KR 100639206 B1 KR100639206 B1 KR 100639206B1 KR 1020040050072 A KR1020040050072 A KR 1020040050072A KR 20040050072 A KR20040050072 A KR 20040050072A KR 100639206 B1 KR100639206 B1 KR 100639206B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- phase change
- lower electrode
- interlayer insulating
- spacer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 13
- 230000008859 change Effects 0.000 claims abstract description 68
- 239000010410 layer Substances 0.000 claims abstract description 37
- 125000006850 spacer group Chemical group 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 235000012489 doughnuts Nutrition 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 76
- 239000010409 thin film Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
- H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 하부전극을 노출시키는 콘택홀을 구비한 제1산화막; 상기 콘택홀 측벽에 형성된 스페이서; 상기 스페이서 및 하부전극 상에 형성되며 단면상으로 스페이서 형상이고 평면상으로 도넛 형상인 상변환막; 상기 상변환막의 상단 부분을 노출시키도록 콘택홀 내에 매립된 제2산화막; 및 상기 노출된 상변환막 부분과 콘택하도록 형성된 상부전극;을 포함하는 것을 특징으로 한다.
Description
도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도면.
도 2는 종래 상변환 기억 셀을 설명하기 위한 도면.
도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 5는 본 발명의 실시예에 따른 상변환 기억 소자의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 층간절연막
23 : 콘택플러그 24 : 하부전극
25 : 제1산화막 26 : 콘택홀
27 : 스페이서 28 : 상변환막
29 : 제2산화막 30 : 상부전극
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.
최근, 전원이 차단되더라도 저장된 데이터가 소멸되지 않는 특징을 갖는 플래쉬 메모리 소자들이 채택되고 있다. 이러한 플래쉬 메모리 소자들은 채널 상에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간 유전체막(Inter-Gate Dielectric Layer) 및 컨트롤 게이트 전극을 포함한다. 따라서, 상기 플래쉬 메모리 소자들의 신뢰성 및 프로그램 효율을 향상시키기 위해서는 터널산화막의 막질이 개선되어야 하고 셀의 커플링 비율이 증가되어야 한다.
또한, 플래쉬 메모리 소자들 대신에 새로운 비휘발성 메모리 소자들이 최근에 제안되었다. 예를 들면, 상변환 기억(Phase-Change Memory) 소자들이며, 상변환에 따른 전기저항 차이를 이용하여 정보를 저장하고, 찰코젠나이드(Chalcogenide) 합금재료(Ge2Sb2Te5) 박막이 비정질 상태에서 결정질 상태로 상변환을 하여 결정질 상태일 때 저항 및 활성화 에너지가 낮아지고, 장거리 원자질서와 자유전자 밀도는 높아진다. 상기 상변환 기억 소자의 장점은 Soc(System On Chip)으로 제작하기 쉬우며, 차세대 메모리 반도체 중에서 생산가격이 낮은 편이다. 상기 상변환 기억 소자의 처리속도는 5ns로 매우 빠르며, 소비전력이 낮고 동작온도의 범위는 -196∼180℃로 넓은영역을 가지고 있다.
도 1은 상변환 기억 셀을 프로그램 및 소거시키는 방법을 설명하기 위한 도 면이다.
도 1에 도시된 바와 같이, 상기 상변환 박막을 용융온도(Melting Temperature : Tm)보다 높은 온도에서 제 1 동작(First Operation; T1)동안 가열한 후에 냉각시키면, 상기 상변환 박막은 비정질 상태(Amorphous State)로 변한다(A). 반면에, 상기 상변환 박막을 상기 용융온도(Tm)보다 낮고 결정화온도(Crystallization Temperature : Tc)보다 높은 온도에서 상기 제 1 동작(T1)보다 긴 제 2 동작(Second Operation : T2)동안 가열한 후에 냉각시키면, 상기 상변환 물질막은 결정상태(Crystalline State)로 변한다(B). 여기에서, 비정질 상태를 갖는 상변환 박막의 비저항은 결정질 상태를 갖는 상변환 박막의 비저항보다 높다.
따라서, 읽기(Read) 모드에서 상기 상변환 박막을 통하여 흐르는 전류를 감지(Detection)함으로써, 상기 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별할 수 있다. 상기 상변환 박막으로는 게르마늄(Ge), 스티비움(Stibium : Sb), 텔루리움(Tellurium : Te)을 함유하는 화합물막(Compound Material Layer; 이하 GST막이라 함)이 널리 사용된다.
도 2는 종래 상변환 기억 셀을 설명하기 위한 도면이다.
도 2에 도시된 바와 같이, 종래 상변환 기억 소자는 하부전극(3)을 포함하는 반도체 기판(1) 상에 층간절연막(5)을 형성한다. 그 다음, 상기 층간 절연막(5)을 식각하여 소오스 영역들과 전기적으로 연결되는 콘택플러그(7)를 형성한 후에 콘택플러그(7)를 포함한 기판 결과물 상에 상변환막(9)을 형성한다. 이어서, 상기 상변 환막(9) 상에 상부전극(11)을 형성한다.
상기 상변환 기억 셀을 프로그램하기 위해 전압을 인가하면, 상기 상변환막(9)과 콘택플러그(7) 사이의 계면에서 열이 발생하여 상변환막의 일부분(9a)이 비정질 상태로 변한다. 상기 상변환막(9)과 콘택플러그(7)의 가장자리(C)의 열은 주변의 층간절연막(7)으로 확산되어 상태변화에 필요한 온도가 되지 않을 수 있다. 이로 인해, 상기 상변환막을 비정질화시킬때 상기 가장자리의 상변환막(9)이 비정질화되지 않은 비정상적 영역이 생성될 수 있다.
또한, 상변환 기억 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 하부전극과 상변환막의 접촉면적이 크기 때문에 상변화에 필요한 전류량이 증가하게 되고, 이로 인해 상변환 기억 소자의 속도에도 영향을 주게된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 하부전극과 상변환막과의 접촉면적을 줄여 전류량을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 하부패턴이 구비된 반도체 기판; 상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막; 상기 층간절연막 내에 형성된 콘택플러그; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 형성된 하부전극; 상기 하부전극을 포함한 층간절연막 상에 형성되며 하부전극을 노출시키는 콘택홀을 구비한 제1산화막; 상기 콘택홀 측벽에 형성된 스페이서; 상기 스페이서 및 하부전극 상에 형성되며 단면상으로 스페이서 형상이고 평면상으로 도넛 형상인 상변환막; 상기 상변환막의 상단 부분을 노출시키도록 콘택홀 내에 매립된 제2산화막; 및 상기 노출된 상변환막 부분과 콘택하도록 형성된 상부전극;을 포함하는 것을 특징으로 한다.
삭제
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 한다.
상기 스페이서는 질화막으로 이루어진 것을 특징으로 한다.
상기 제1산화막은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 한다.
또한, 본 발명은 하부패턴을 구비한 반도체 기판을 제공하는 단계; 상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 콘택플러그 및 이에 인접한 층간절연막 상에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 층간절연막 상에 제1산화막을 형성하는 단계; 상기 제1산화막을 식각하여 하부전극을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 측벽에 스페이서를 형성하는 단계; 상기 스페이서 및 하부전극 상에 단면상으로 스페이서 형상이고 평면상으로 도넛 형상인 상변환막을 형성하는 단계; 상기 콘택홀을 매립하도록 제1산화막 상에 제2산화막을 증착하는 단계; 상기 상변환막의 상단 부분이 노출되도록 제2산화막을 에치백하는 단계; 및 상기 노출된 상변환막의 상단 부분과 콘택하도록 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기에서, 상기 제1산화막은 그 형성 후에 CMP 공정을 이용해서 표면 평탄화 를 수행하는 것을 특징으로 한다.
삭제
상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 한다.
상기 스페이서는 질화막으로 형성하는 것을 특징으로 한다.
상기 제1산화막은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 설명하기 위한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 상변환 기억 소자는 하부패턴(미도시)을 포함하는 반도체 기판(21) 상에 하부패턴을 덮도록 층간절연막(22)이 형성되며, 상기 층간절연막(22) 내에 콘택플러그(23)가 형성된다. 상기 콘택플러그(23) 및 이에 인접한 층간절연막(22) 상에 하부전극(24)이 형성된다. 상기 하부전극(24)을 포함한 층간절연막(22) 상에 형성되며, 하부전극(24)을 노출시키는 콘택홀(26)을 구비한 제1산화막(25)이 형성된다. 상기 콘택홀(26) 측벽에 스페이서(27)가 형성되며, 상기 스페이서(27) 및 하부전극(24) 상에 단면상으로 스페이서 형태로 상변환막(28)이 형성된다. 상기 상변환막(28)의 상단 부분을 노출시키도록 콘택홀(26) 내에 매립된 제2산화막(29)이 형성된다. 상기 노출된 상변환막(28) 부분과 콘택하도록 제1산화막(25) 상에 상부전극(30)이 형성된다.
상기 상변환막(28)은 평면상으로 볼 때, 도넛 형상을 가진다. 상기 하부전극(24) 및 상부전극(30)은 폴리실리콘막 또는 금속막으로 이루어지는 것이 바람직하다. 상기 스페이서(27)는 질화막으로 이루어지는 것이 바람직하다. 상기 제1산화막(25)은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어지는 것이 바람직하다.
상기 상변환 기억 소자의 읽기(Read) 및 쓰기(Write) 동작시 상기 상변환막(28)의 접촉면에서 열이 발생하면 상기 상변화막의 상태가 비정질 상태 또는 결정질 상태로 변한다. 본 발명의 상변환 기억 소자는 콘택홀(26)을 일정한 크기로 형성한 후에 콘택홀(26) 측벽에 스페이서(27)를 형성하고, 상변환막을 스페이서(27) 및 하부전극(24) 상에 스페이서 형태로 형성함으로써 하부전극(24)과 상변환막(28)과의 접촉면적(D)이 작아지기 때문에 상변화에 필요한 전류를 감소시킬 수 있으므로, 상변환 기억 소자의 속도를 향상시킬 수 있다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판(21) 상에 하부패턴을 덮도록 제1층간절연막(22)을 형성한다. 그 다음, 상기 층간절연막(22) 내에 콘택플러그(23)를 형성하고, 상기 콘택플러그(23) 및 이에 인접한 층간절연막(22) 상에 하부전극(24)을 형성한다. 이때, 상기 하부전극(24)은 폴리실리콘막 또는 금속막으로 형성한다.
도 4b에 도시된 바와 같이, 상기 하부전극(24)을 포함한 층간절연막(22) 상에 제1산화막(25)을 형성한다. 이때, 상기 제1산화막(25)은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성한다. 이어서, 상기 제1산화막(25)이 일정 두께를 갖도록 CMP 공정을 이용해서 제1산화막(25) 표면을 평탄화시킨다. 그 다음, 상기 제1산화막(25)을 식각하여 하부전극(24)을 노출시키는 콘택홀(26)을 형성한다.
도 4c에 도시된 바와 같이, 상기 노출된 하부전극(24)과 제1산화막(25)을 포함한 기판 결과물 상에 질화막을 증착한다. 이어서, 상기 질화막에 이등방성 식각 공정을 사용하여 콘택홀(26) 측벽에 스페이서(27)를 형성한다. 이때, 상기 스페이서(27)는 질화막으로 형성한다.
도 4d에 도시된 바와 같이, 상기 하부전극(24)과 스페이서(27) 및 제1산화막을 포함한 기판 결과물 상에 상변화막(28)을 형성한다. 그 다음, 상기 상변환막(28)에 비등방성 식각 공정을 이용하여 스페이서(27) 및 하부전극(24) 상에 단면상으로 스페이서 형태의 상변환막(28)을 형성한다. 이때, 도 5에 도시된 바와 같이, 상기 상변환막(28)은 평면상으로 스페이서(27)와 하부전극(24) 사이에 도넛 형상으로 형성된다.
그 다음, 상기 콘택홀(26)을 매립하도록 제1산화막(25) 상에 제2산화막(29)을 증착한다. 이어서, 상기 상변환막(28)의 상단 부분이 노출되도록 제2산화막(29)을 에치백한다.
도 4e에 도시된 바와 같이, 상기 상변환막(28)과 콘택하도록 제1산화막(25) 상에 상부전극(30)을 형성한다. 이때, 상기 상부전극(30)은 폴리실리콘막 또는 금속막으로 형성한다.
전술한 바와 같이, 본 발명은 상변환 기억 소자 제조시 콘택홀을 일정한 크기로 형성한 후에 콘택홀 측벽에 스페이서를 형성하고, 스페이서 및 하부전극 상에 상변환막을 형성함으로써 하부전극과 상변환막과의 접촉 면적을 감소시킬 수 있다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명은 상변환막의 상변화가 용이하게 일어나도록 하기 위해 콘택홀을 일정한 크기로 형성한 후에 콘택홀 측벽에 스페이서 형성하고, 스페이서 및 하부전극 상에 상변환막을 형성함으로써 하부전극과 상변환막과의 접촉 면적이 작아지므로, 상변환에 필요한 전류량을 감소시킬 수 있다.
따라서, 상변환에 필요한 전류량을 감소시킴으로써 상변환 기억 소자의 속도를 향상시킬 수 있다.
Claims (11)
- 하부패턴이 구비된 반도체 기판;상기 하부패턴을 덮도록 반도체 기판 상에 형성된 층간절연막;상기 층간절연막 내에 형성된 콘택플러그;상기 콘택플러그 및 이에 인접한 층간절연막 상에 형성된 하부전극;상기 하부전극을 포함한 층간절연막 상에 형성되며 하부전극을 노출시키는 콘택홀을 구비한 제1산화막;상기 콘택홀 측벽에 형성된 스페이서;상기 스페이서 및 하부전극 상에 형성되며 단면상으로 스페이서 형상이고 평면상으로 도넛 형상인 상변환막;상기 상변환막의 상단 부분을 노출시키도록 콘택홀 내에 매립된 제2산화막; 및상기 노출된 상변환막 부분과 콘택하도록 형성된 상부전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 삭제
- 제 1 항에 있어서, 상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 스페이서는 질화막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 제1산화막은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 하부패턴을 구비한 반도체 기판을 제공하는 단계;상기 하부패턴을 덮도록 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간절연막 내에 콘택플러그를 형성하는 단계;상기 콘택플러그 및 이에 인접한 층간절연막 상에 하부전극을 형성하는 단계;상기 하부전극을 포함한 층간절연막 상에 제1산화막을 형성하는 단계;상기 제1산화막을 식각하여 하부전극을 노출시키는 콘택홀을 형성하는 단계;상기 콘택홀 측벽에 스페이서를 형성하는 단계;상기 스페이서 및 하부전극 상에 단면상으로 스페이서 형상이고 평면상으로 도넛 형상인 상변환막을 형성하는 단계;상기 콘택홀을 매립하도록 제1산화막 상에 제2산화막을 증착하는 단계;상기 상변환막의 상단 부분이 노출되도록 제2산화막을 에치백하는 단계; 및상기 노출된 상변환막의 상단 부분과 콘택하도록 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 6 항에 있어서, 상기 제1산화막은 그 형성 후에 CMP 공정을 이용해서 표면 평탄화를 수행하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 삭제
- 제 6 항에 있어서, 상기 하부전극 및 상부전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 6 항에 있어서, 상기 스페이서는 질화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 6 항에 있어서, 상기 제1산화막은 HDP, USG, SOG, BPSG, PSG, TEOS 및 HLD 산화막으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050072A KR100639206B1 (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
| US11/000,471 US7173271B2 (en) | 2004-06-30 | 2004-11-30 | Phase-change memory device and method of manufacturing the same |
| JP2004357272A JP2006019688A (ja) | 2004-06-30 | 2004-12-09 | 相変化記憶素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050072A KR100639206B1 (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001055A KR20060001055A (ko) | 2006-01-06 |
| KR100639206B1 true KR100639206B1 (ko) | 2006-10-30 |
Family
ID=35540354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050072A KR100639206B1 (ko) | 2004-06-30 | 2004-06-30 | 상변환 기억 소자 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7173271B2 (ko) |
| JP (1) | JP2006019688A (ko) |
| KR (1) | KR100639206B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701157B1 (ko) | 2005-12-08 | 2007-03-28 | 한국전자통신연구원 | 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법 |
| KR100922392B1 (ko) | 2007-05-04 | 2009-10-19 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 형성 방법 |
| KR100960927B1 (ko) | 2007-03-30 | 2010-06-04 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546406B1 (ko) * | 2004-04-10 | 2006-01-26 | 삼성전자주식회사 | 상변화 메모리 소자 제조 방법 |
| US20060138467A1 (en) * | 2004-12-29 | 2006-06-29 | Hsiang-Lan Lung | Method of forming a small contact in phase-change memory and a memory cell produced by the method |
| US7408240B2 (en) * | 2005-05-02 | 2008-08-05 | Infineon Technologies Ag | Memory device |
| KR100842903B1 (ko) * | 2005-06-10 | 2008-07-02 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US7348238B2 (en) * | 2005-08-22 | 2008-03-25 | Micron Technology, Inc. | Bottom electrode for memory device and method of forming the same |
| TWI291745B (en) * | 2005-11-30 | 2007-12-21 | Ind Tech Res Inst | Lateral phase change memory with spacer electrodes and method of manufacturing the same |
| US7884346B2 (en) * | 2006-03-30 | 2011-02-08 | Panasonic Corporation | Nonvolatile memory element and manufacturing method thereof |
| US9178141B2 (en) * | 2006-04-04 | 2015-11-03 | Micron Technology, Inc. | Memory elements using self-aligned phase change material layers and methods of manufacturing same |
| US7812334B2 (en) * | 2006-04-04 | 2010-10-12 | Micron Technology, Inc. | Phase change memory elements using self-aligned phase change material layers and methods of making and using same |
| JP4777820B2 (ja) * | 2006-04-20 | 2011-09-21 | エルピーダメモリ株式会社 | 半導体記憶装置およびその製造方法 |
| KR101499260B1 (ko) | 2006-05-12 | 2015-03-05 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 상 변화 메모리 재료의 저온 증착 |
| KR100822800B1 (ko) * | 2006-05-24 | 2008-04-17 | 삼성전자주식회사 | 상변화 기억소자 및 그 형성 방법 |
| US7473921B2 (en) * | 2006-06-07 | 2009-01-06 | International Business Machines Corporation | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement |
| JP4437297B2 (ja) * | 2006-06-22 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| KR100795908B1 (ko) * | 2006-08-22 | 2008-01-21 | 삼성전자주식회사 | 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법 |
| US7638357B2 (en) * | 2006-08-25 | 2009-12-29 | Micron Technology, Inc. | Programmable resistance memory devices and systems using the same and methods of forming the same |
| JP4267013B2 (ja) | 2006-09-12 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| JP2008103541A (ja) * | 2006-10-19 | 2008-05-01 | Renesas Technology Corp | 相変化メモリおよびその製造方法 |
| KR101279925B1 (ko) | 2006-11-02 | 2013-07-08 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체 |
| US7541609B2 (en) * | 2006-11-17 | 2009-06-02 | International Business Machines Corporation | Phase change memory cell having a sidewall contact |
| KR100791077B1 (ko) | 2006-12-13 | 2008-01-03 | 삼성전자주식회사 | 작은 전이영역을 갖는 상전이 메모리소자 및 그 제조방법 |
| US7839672B1 (en) | 2006-12-18 | 2010-11-23 | Marvell International Ltd. | Phase change memory array circuits and methods of manufacture |
| JP5387403B2 (ja) * | 2007-03-28 | 2014-01-15 | 日本電気株式会社 | 電子デバイス及びその製造方法 |
| US20080272355A1 (en) * | 2007-05-04 | 2008-11-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method for forming the same |
| KR100883412B1 (ko) * | 2007-05-09 | 2009-02-11 | 삼성전자주식회사 | 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템 |
| US8410607B2 (en) * | 2007-06-15 | 2013-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structures |
| DE102008032067A1 (de) | 2007-07-12 | 2009-01-15 | Samsung Electronics Co., Ltd., Suwon | Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden |
| CN100530739C (zh) * | 2007-07-17 | 2009-08-19 | 中国科学院上海微系统与信息技术研究所 | 相变材料呈环形的相变存储器器件单元及制备方法 |
| US7678606B2 (en) | 2007-09-04 | 2010-03-16 | Industrial Technology Research Institute | Phase change memory device and fabrication method thereof |
| US7667293B2 (en) | 2007-09-13 | 2010-02-23 | Macronix International Co., Ltd. | Resistive random access memory and method for manufacturing the same |
| US8834968B2 (en) | 2007-10-11 | 2014-09-16 | Samsung Electronics Co., Ltd. | Method of forming phase change material layer using Ge(II) source, and method of fabricating phase change memory device |
| KR101458953B1 (ko) | 2007-10-11 | 2014-11-07 | 삼성전자주식회사 | Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법 |
| JP5650880B2 (ja) * | 2007-10-31 | 2015-01-07 | アドバンスド テクノロジー マテリアルズ，インコーポレイテッド | 非晶質Ｇｅ／Ｔｅ蒸着方法 |
| US8426838B2 (en) * | 2008-01-25 | 2013-04-23 | Higgs Opl. Capital Llc | Phase-change memory |
| US20090215225A1 (en) | 2008-02-24 | 2009-08-27 | Advanced Technology Materials, Inc. | Tellurium compounds useful for deposition of tellurium containing materials |
| US8558213B2 (en) | 2008-04-01 | 2013-10-15 | Nxp B.V. | Vertical phase change memory cell |
| US8415651B2 (en) * | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| KR20100043470A (ko) * | 2008-10-20 | 2010-04-29 | 주식회사 하이닉스반도체 | 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법 |
| US8604457B2 (en) | 2008-11-12 | 2013-12-10 | Higgs Opl. Capital Llc | Phase-change memory element |
| US7888155B2 (en) * | 2009-03-16 | 2011-02-15 | Industrial Technology Research Institute | Phase-change memory element and method for fabricating the same |
| JP4881400B2 (ja) * | 2009-03-23 | 2012-02-22 | 株式会社東芝 | 不揮発性半導体記憶装置、及びそのスクリーニング方法 |
| US8574954B2 (en) | 2010-08-31 | 2013-11-05 | Micron Technology, Inc. | Phase change memory structures and methods |
| CN102447060B (zh) * | 2010-10-14 | 2014-01-08 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制造方法 |
| CN102468431B (zh) * | 2010-11-05 | 2014-06-04 | 中芯国际集成电路制造(北京)有限公司 | 消除相变随机存储器下电极损伤的实现方法 |
| US8574957B2 (en) | 2010-11-12 | 2013-11-05 | Panasonic Corporation | Method for manufacturing nonvolatile semiconductor memory element |
| CN102468433B (zh) * | 2010-11-17 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制作方法 |
| JP5148025B2 (ja) | 2010-11-19 | 2013-02-20 | パナソニック株式会社 | 不揮発性半導体記憶素子の製造方法 |
| CN102468437B (zh) * | 2010-11-19 | 2013-09-04 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的制作方法 |
| CN102487120B (zh) * | 2010-12-03 | 2014-03-12 | 中芯国际集成电路制造(北京)有限公司 | 相变存储器的形成方法 |
| JP2012222114A (ja) * | 2011-04-07 | 2012-11-12 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8847196B2 (en) | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
| US8877628B2 (en) | 2012-07-12 | 2014-11-04 | Micron Technologies, Inc. | Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices |
| CN103346258B (zh) * | 2013-07-19 | 2015-08-26 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元及其制备方法 |
| US9172036B2 (en) | 2013-11-22 | 2015-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Top electrode blocking layer for RRAM device |
| KR20170042388A (ko) * | 2015-10-08 | 2017-04-19 | 에스케이하이닉스 주식회사 | 상변화 구조물을 포함하는 가변 저항 메모리 장치 및 그 제조방법 |
| US11302865B2 (en) | 2019-12-26 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase-change memory with two-portioned phase-change layer |
| US11239278B2 (en) | 2020-02-04 | 2022-02-01 | International Business Machines Corporation | Bottom conductive structure with a limited top contact area |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764894B2 (en) | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| US6586761B2 (en) * | 2001-09-07 | 2003-07-01 | Intel Corporation | Phase change material memory device |
| US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
| JP2003249626A (ja) * | 2001-12-18 | 2003-09-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US7291556B2 (en) * | 2003-12-12 | 2007-11-06 | Samsung Electronics Co., Ltd. | Method for forming small features in microelectronic devices using sacrificial layers |
-
2004
- 2004-06-30 KR KR1020040050072A patent/KR100639206B1/ko not_active IP Right Cessation
- 2004-11-30 US US11/000,471 patent/US7173271B2/en active Active
- 2004-12-09 JP JP2004357272A patent/JP2006019688A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100701157B1 (ko) | 2005-12-08 | 2007-03-28 | 한국전자통신연구원 | 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법 |
| KR100960927B1 (ko) | 2007-03-30 | 2010-06-04 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그 제조방법 |
| US8049198B2 (en) | 2007-03-30 | 2011-11-01 | Hynix Semiconductor Inc. | Phase change memory device to prevent thermal cross-talk and method for manufacturing the same |
| KR100922392B1 (ko) | 2007-05-04 | 2009-10-19 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060001055A (ko) | 2006-01-06 |
| US20060006374A1 (en) | 2006-01-12 |
| JP2006019688A (ja) | 2006-01-19 |
| US7173271B2 (en) | 2007-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639206B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100668823B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100481866B1 (ko) | 상변환 기억소자 및 그 제조방법 | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| US20070246748A1 (en) | Phase change memory cell with limited switchable volume | |
| US20040087074A1 (en) | Phase changeable memory cells and methods of fabricating the same | |
| US8686393B2 (en) | Integrated circuit semiconductor devices including channel trenches and related methods of manufacturing | |
| KR101052860B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| KR100650718B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052861B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052859B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052862B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101052863B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20060001049A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20060001050A (ko) | 상변환 기억 소자의 제조방법 | |
| KR100650720B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100728984B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006515B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20060001088A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20060122266A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060001100A (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20060001090A (ko) | 상변환 기억 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110923 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |