[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100601177B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR100601177B1
KR100601177B1 KR1020000006273A KR20000006273A KR100601177B1 KR 100601177 B1 KR100601177 B1 KR 100601177B1 KR 1020000006273 A KR1020000006273 A KR 1020000006273A KR 20000006273 A KR20000006273 A KR 20000006273A KR 100601177 B1 KR100601177 B1 KR 100601177B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
photoresist
gate
semiconductor
Prior art date
Application number
KR1020000006273A
Other languages
English (en)
Other versions
KR20010083340A (ko
Inventor
김현환
기동현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000006273A priority Critical patent/KR100601177B1/ko
Priority to US09/779,705 priority patent/US6678018B2/en
Priority to JP2001035265A priority patent/JP4856318B2/ja
Publication of KR20010083340A publication Critical patent/KR20010083340A/ko
Priority to US10/626,767 priority patent/US6876405B1/en
Priority to US10/626,738 priority patent/US6906776B2/en
Priority to US11/126,305 priority patent/US7130003B2/en
Application granted granted Critical
Publication of KR100601177B1 publication Critical patent/KR100601177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 게이트 배선과 공통 배선을 형성하고, 게이트 절연막, 반도체층, 중간층 및 도전체층을 연속 증착한 다음 그 위에 양성의 감광막을 도포한다. 이때, 게이트 패드부에 대응하는 셰도우 마스크에 비성막 영역을 두어 게이트 패드의 상부에 게이트 절연막이 적층되지 않도록 하며, 이를 이용하여 게이트 패드부에 중간층 또는 반도체층 또는 도전체층을 선택적으로 적층할 수 있다. 여기서, 셰도우 마스크는 데이터 패드부에 비성막 영역을 가질 수도 있다. 이어, 마스크를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴을 형성한다. 감광막 패턴 중에서 소스 전극과 드레인 전극 사이의 채널부에 위치한 제1 부분은 데이터 배선이 형성될 부분에 위치한 제2 부분보다 두께가 작게 되도록 하며, 기타 부분의 감광막은 모두 제거한다. 이때, 게이트 패드의 상부에는 제1 부분 또는 제2 부분과 같이 형성할 수도 있으며 감광막을 모두 제거할 수 있다. 이는 마스크에 해상도보다 작은 패턴이나 슬릿(slit)을 형성하거나 반투명막을 두어 감광막에 조사되는 빛의 조사량을 조절하거나, 리플로우를 통하여 얇은 두께의 막을 만듦으로써 가능하다. 다음, 기타 부분에 노출되어 있는 도전체층을 건식 또는 습식 식각 방법으로 제거하여 그 하부의 중간층을 노출시키고, 계속해서 노출된 중간층 및 그 하부의 반도체층을 감광막의 제1 부분과 함께 건식 식각 방법으로 동시에 제거한다. 도전체층 표면에 남아 있는 감광막 찌꺼기를 애싱(ashing)을 통하여 제거한 후, 채널부의 도전체층 및 그 하부의 중간층 패턴을 식각하여 제거함으로써, 소스 전극과 드레인 전극을 분리한다. 남아 있는 감광막 제2 부분을 제거하여 데이터 배선과 화소 배선을 형성한다.
셰도우 프레임, 리플로우, 마스크, 채널, 분해능, 감광막, 공통 전극

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법{THIN FILM TRANSISTOR PANELS FOR LIQUID CRYSTAL DISPLAY AND METHOD MANUFACTURING THE SAME}
도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,
도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,
도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,
도 4 및 도 5는 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ'선을 따라 잘라 도시한 단면도이고,
도 6a는 본 발명의 실시예에 따라 박막 트랜지스터 기판을 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이며,
도 7a 및 7b는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서, 도 6b 및 도 6c 다음 단계에서의 단면도이고,
도 8은 본 발명의 실시예에 따른 제조 공정에서 사용하는 셰도우 마스크의 구조를 도시한 평면도이고,
도 9는 본 발명의 다른 실시예에 따른 제조 공정을 도시한 도면으로, 도 6a에서 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서, 도 6c 다음 단계에서의 단면도이고,
도 10a 및 10b는 각각 도 3에서 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 도 7a 및 도 7b 다음 단계에서의 단면도이고,
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 제조 공정을 도시한 도면으로, 도 3에서 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 도 7b 다음 단계에서의 단면도이고,
도 14a 및 14b는 각각 도 3에서 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 도 10a 및 도 10b 다음 단계에서의 단면도이고,
도 15a 및 15b는 각각 도 3에서 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 도 11 및 도 13 다음 단계에서의 단면도이고,
도 16a 및 16b는 각각 도 3에서 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 도 14a 및 도 14a 다음 단계에서의 단면도이며,
도 17a 내지 17c는 각각 도 3에서 Ⅳ-Ⅳ' 선 및 Ⅴ-Ⅴ' 선을 따라 잘라 도시한 단면도로서, 각각 도 15a, 도 13 및 도 15b의 다음 단계에서의 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중 하나는 시야각을 개선하기 위하여 고안된 것으로서 두 기판 중 하나의 기판에 서로 평행한 선형의 전극이 형성되어 있고 전극에 인가되는 전압을 스위칭하여 두 기판의 평면에 평행하게 배열되어 있는 액정 분자를 재배열시키기 위한 박막 트랜지스터를 가지고 있는 액정 표시 장치가 있으며, 박막 트랜지스터는 두 전극이 형성되어 있는 기판에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있으나, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 마스크 수를 줄일 수 있는 새로운 방법을 제공하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 적어도 두 부분의 두께가 다 른 감광막 패턴을 식각 마스크로 사용하여 데이터 배선과 그 하부의 반도체 패턴을 하나의 마스크를 이용한 사신 식각 공정으로 형성하는 동시에, 게이트 패드부에는 절연막 또는 반도체층이 적층되지 않도록 셰도우 프레임을 이용하여 가려준다.
상세하게는, 화면 표시부와 주변부를 포함하는 절연 기판 위에 화면 표시부의 게이트선 및 게이트 전극과 주변부의 게이트 패드를 포함하는 게이트 배선과 화면 표시부의 공통 전극선 및 공통 전극을 포함하는 공통 배선을 형성한다. 이어, 게이트 패드의 적어도 일부분은 덮지 않으며, 화면 표시부의 기판과 게이트 배선을 덮는 게이트 절연막을 형성하고, 게이트 절연막 패턴 위에 반도체층 패턴과 접촉층 패턴을 형성한다. 이어, 접촉층 패턴 위에 화면 표시부의 데이터선과 소스 전극 및 드레인 전극과 주변부의 데이터 패드를 포함하는 데이터 배선과 화면 표시부의 화소 전극선 및 화소 전극을 포함하는 화소 배선을 형성한다. 이때, 게이트 절연막은 게이트 패드의 상부에 적층되지 않도록 적어도 게이트 패드가 형성되어 있는 게이트 패드부에 제1 비성막 영역을 가지는 셰도우 프레임을 이용하여 형성한다.
여기서, 셰도우 마스크는 데이터 패드가 형성되어 있는 데이터 패드부에 게이트 절연막 또는 반도체 패턴 또는 접촉층 패턴이 적층되지 않도록 제2 비성막 영역을 더 포함할 수 있다.
여기서, 데이터 배선, 접촉층 패턴 및 반도체 패턴은 하나의 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 소스 전극 및 드레인 전극 사이의 채널부에 대응하는 부분을 포함하며 제1 두께를 가지는 제1 부분과 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 제1 및 제2 부분을 제외한 부분에 위치하며 두께가 없는 제3 부분을 포함하는 것이 바람직하다.
데이터 배선과 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있다. 우선. 게이트 절연막, 반도체층, 접촉층 및 도전체층을 증착하고 도전층 위에 감광막을 도포하고 마스크를 통하여 노광하고 현상하여 제2 부분이 데이터 배선 및 화소 배선의 상부에 위치하도록 감광막 패턴을 형성한다. 이어, 제3 부분 아래의 도전층과 그 하부의 접촉층 및 반도체층, 제1 부분과 그 아래의 도전층 및 접촉층, 그리고 제2 부분의 일부 두께를 식각하여 도전층, 접촉층, 반도체층으로 각각 이루어진 데이터 배선, 접촉층 패턴, 반도체 패턴을 형성하고, 감광막 패턴을 제거한다. 더욱 상세하게는, 우선, 제3 부분 아래의 도전층을 습식 또는 건식 식각하여 접촉층을 노출시키고, 제3 부분 아래의 접촉층 및 그 아래의 반도체층을 제1 부분과 함께 건식 식각하여 제3 부분 아래의 게이트 절연막과 제1 부분 아래의 도전층을 노출시킴과 동시에 반도체층으로 이루어진 반도체 패턴을 완성한다. 다음, 제1 부분 아래의 도전층과 그 아래의 접촉층을 식각하여 제거함으로써 데이터 배선과 접촉층 패턴을 완성한다.
반도체층, 접촉층 및 도전체층을 증착하는 단계에서, 셰도우 프레임을 이용하여 게이트 패드부에 선택적으로 반도체층, 접촉층 또는 도전체층이 적층되지 않도록 할 수 있으며, 감광막 패턴은 게이트 패드부에 대응하며, 제1 또는 제2 두께를 가지거나 두께가 없는 제4 부분을 더 포함할 수 있다.
여기서, 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있 는 셋째 부분을 포함하고, 감광막 패턴은 양성 감광막이며, 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다.
빛의 투과율을 조절하기 위해 마스크의 첫째 부분은 반투명막을 포함할 수 있으며, 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함할 수 있다. 또한, 감광막 패턴의 제1 부분은 리플로우를 통하여 형성할 수도 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
앞서 설명한 것처럼 본 발명에서는 동일한 층으로 만들어지는 소스 전극과 드레인 전극을 분리할 때 두 전극 사이에 두께가 얇은 감광막 패턴을 형성하고, 게이트 패드가 형성되어 있는 패드부에는 게이트 패드를 드러내기 위해 게이트 절연막이 적층되지 않도록 셰도우 프레임을 이용하여 가려줌으로써 공정 수를 줄인다.
먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 하나의 절연 기판에 동시에 하나 또는 여러 개의 액정 표시 장치용 패널 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 유리 기판(1) 하나에 6 개의 액정 표시 장치용 패널 영역(110, 120, 130, 140)이 만들어지며, 만들어지는 패널이 박막 트랜지스터 패널인 경우, 패널 영역(110, 120, 130, 140)은 다수의 화소로 이루어진 화면 표시부(111, 121, 131, 141)와 주변부(112, 122, 132, 142)를 포함한다. 화면 표시부(111, 121, 131, 141)에는 주로 박막 트랜지스터, 게이트선과 데이터선을 포함하는 배선 및 화소 전극, 또는 공통 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(112, 122, 132, 142)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 화소 전극과 마주하는 공통 전극에 전달되는 공통 신호를 외부로부터 전달받기 위한 패드 등이 배치된다.
도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.
도 2에서와 같이 선(1)으로 둘러싸인 화면 표시부(111, 121, 131, 141)에는 다수의 박막 트랜지스터(3)와 각각의 박막 트랜지스터(3)에 전기적으로 연결되어 있는 화소 배선(67, 68)과 게이트선(22), 데이터선(62) 및 공통 배선(27, 28)을 포함하는 배선 등이 형성되어 있다. 화면 표시부 바깥의 주변부(112, 122, 132, 142)에는 게이트선(22) 끝에 전기적으로 연결된 게이트 패드(24)와 데이터선(62) 끝에 연결된 데이터 패드(64)가 배치되어 있다.
도 1에서 주변부(112, 122, 132, 142)는 게이트 패드(24)가 형성되어 있는 세로 부분의 게이트 패드부와 데이터 패드(64)가 형성되어 있는 가로 부분의 데이터 패드부로 분리할 수 있다.
도 3 내지 도 5는 도 3에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4는 도 3에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 도면으로 화면 표시부의 화소부를 도시한 단면도이고, 도 5는 도 3에서 V-V' 선을 따라 잘라 도시한 도면으로 게이트 패드부 및 데이터 패드부를 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선 및 공통 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 화면 표시부의 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 주변부의 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26)을 포함한다, 공통 배선은 게이트선(22)과 평행하게 형성되어 있으며 공통 전압 따위의 신호를 외부로부터 인가 받는 화면 표시부의 공통 신호선(27) 및 세로 방향으로 형성되어 있으며 공통 신호선(27)에 연결되어 있는 공통 전극(28)을 포함한다.
게이트 배선(22, 24, 26) 및 공통 배선(27, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 패드용 물질로 사용하는 것이 바람직하다. 왜냐하면, 외부와 전기적으로 연결되는 패드부를 보강하기 위한 패드용 물질을 필요하기 때문이다. 패드용 물질로는 ITO9indium tin oxide), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 등이 있으며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 그 예로 들 수 있다.
화면 표시부의 게이트 배선(22, 24) 및 공통 배선(27, 28)과 데이터 패드부 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 26) 및 공통 배선(27, 28)을 덮고 있으며, 주변부의 게이트 패드부에는 게이트 절연막이 제거되어 게이트 패드(24)가 드러나 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어져 있으며, 박막 트랜지스터 채널이 형성되는 채널부(C)를 포함하는 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56)이 형성되어 있다.
접촉층 패턴(55, 56) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선 및 화소 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 화면 표시부의 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 주변부의 데이터 패드(64), 그리고 데이터선(62)에 연결된 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다. 또한, 화소 배선은 공통 전극(28)과 평행하게 마주하며 화상 신호가 전달되는 화소 전극(68) 및 화소 전극(68)의 하단에 연결되어 가로 방향으로 뻗어 있으며, 드레인 전극(66)과 연결되어 화상 신호를 전달받는 화소 전극선(67)을 포함한다.
여기서, 화소 배선(67, 68과 공통 배선(27, 28)은 서로 중첩되어 유지 축전기를 이룬다.
데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)도 게이트 배선(22, 24, 26)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66) 및 화소 배선(67, 68)과 동일하다.
한편, 반도체 패턴(42)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66)과 화소 배선(67, 68) 및 접촉층 패턴(55, 56)과 동일한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜 지스터의 채널을 생성한다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 기판에서는, 반도체 패턴(42) 또는 접촉층 패턴(55, 56)은 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68) 밖으로 나오도록 형성될 수도 있다. 또한, 데이터 배선(62, 64, 65, 66) 및 반도체 패턴(42)을 덮으며 데이터 패드(64) 및 게이트 패드(24)를 드러내며 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어진 보호막을 더 포함할 수 있으며, 보호막 위에 데이터 배선과 전기적으로 연결되어 있는 보조 데이터 배선을 더 포함할 수 있다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 6a 내지 17c와 앞서의 도 1 내지 도 5를 참고로 하여 상세히 설명한다.
먼저, 도 6a 내지 6c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24) 및 게이트 전극(26)을 포함하는 게이트 배선과 공통 신호선(27) 및 공통 전극(28)을 포함하는 공통 배선을 형성한다.
다음, 도 7a 및 7b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다. 여기서, 게이트 패드(24)가 형성되어 있는 게이트 패드부에는 게이트 절연막(30)이 적층되지 않도록 형성하며, 반도체층(40) 및 중간층(50) 또는 도전체층(60)도 선택적으로 적층되지 않도록 형성할 수 있다. 이를 위하여 도 8에서 보는 바와 같이 주변부의 게이트 패드부에 비성막 영역(200)을 가지는 셰도우 마스크(100)를 이용한다. 도 8에서 빚금친 부분(200)은 층착 공정에서 박막이 적층되지 않도록 가려지는 차광막이 형성되어 있는 비성막 영역을 나타낸 것이다. 물론, 이후에 데이터 패드(64)가 형성될 데이터 패드부에도 삼층막(30, 40, 50)이 선택적으로 적층되지 않도록 주변부(112, 122, 132, 142) 모두에도 셰도우 마스크(100)에 비성막 영역을 둘 수도 있다.
여기서는, 게이트 패드부 또는 데이터 패드부에 삼층막(30, 40, 50)이 모두 형성되지 않도록 주변부에 비성막 영역(200)을 두었지만, 선택적으로 게이트 패드부에 도 9에서 보는 바와 같이 반도체층(40) 및 중간층(50)을 적층할 수도 있다. 물론, 도면으로 나타내지 않았지만, 셰도우 마스크(100)를 이용하여 게이트 패드부에 도전체층(60)이 형성되지 않도록 할 수도 있다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 10a 및 10b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 및 화소 배선부(A), 즉 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 제2 부분의 두께는 1.6 내지 1.9㎛ 정도로 형성하고, 제1 부분(114)의 두께는 2,000~5,000 Å 이하인 범위에서 3,000~4,000Å 정도로 형성하는 것이 좋다. 여기서, 감광막이 양성인 경우에 데이터 배선부(A)의 투과율은 3% 이하이고, 채널부(C)의 투과율은 20~60%, 더욱 바람직하게는 30~40%, 기타 부분(B)의 투과율은 90% 이상이 되도록 마스크를 제작하는 것이 바람직하다.
여기서, 도 10b에서 보는 바와 같이 게이트 패드부에는 반도체 패턴(42)과 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)을 형성하는 공정에서 게이트 패드(24)를 드러내기 위해 제1 부분(114)과 같이 감광막 패턴(114)을 남겼지만, 이후의 식각 공정에서 게이트 패드(24)를 노출시킬 수 있으면 되므로 감광막을 제거할 수도 있다. 하지만, 이후의 식각 공정에서 게이트 패드(24)가 손상되는 것을 방지하기 위해 제1 부분(114)과 같이 중간 두께를 가지도록 감광막 패턴(114)을 남기는 것이 바람직하다. 또한, 게이트 패드부에 삼층막(30, 40, 50)을 형성하지 않고 도전체층(60)을 이용하여 게이트 패드(24)를 덮는 패드용 버퍼층을 형성하기 위해서는 도 11에서 보는 바와 같이 게이트 패드부의 일부에 두꺼운 두께를 가지는 감광막 패턴(112)을 남길 수도 있다. 이 경우에는, 게이트 배선(22, 24, 26) 및 공통 배선(27, 28)을 알루미늄 또는 알루미늄 합금을 포함하고 있으며, 이들이 외부로 노출되는 경우 알루미늄 또는 알루미늄 합금이 부식되는 것을 방지하기 위해 사용할 수 있다.
또한, 도 9에서 보는 바와 같이 주변부(112, 122, 132, 142)에 반도체층(40)을 남기는 경우에는 게이트 전극(24)을 드러내기 위해 도 12에서 보는 바와 같이 게이트 패드(24)의 상부에 감광막을 제거할 수도 있다. 한편, 게이트 패드부에 셰도우 프레임을 이용하여 게이트 패드부에 도전체층이 적층되지 않도록 하는 경우에는 도 13에서 보는 바와 같이 두꺼운 두께를 가지는 감광막 패턴(112)을 형성할 수도 있다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 여기에서는 양성 감광막을 사용하는 경우에 대하여 두 가지 방법을 제시한다. 이 경우 감광막의 두께는 통상적인 두께보다 두꺼운 1.6 내지 2㎛ 정도로 형성하는 것이 좋으며, 이는 현상 후 남은 막을 조절하기 좋게 하기 위함이다.
그 중 첫 번째는 마스크에 해상도보다 작은 패턴, 예를 들면 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 두어 빛의 조사량을 조절하는 것이다. 이때, 슬릿 패턴의 선폭이나 간격은 노광시 사용되는 노광기의 분해능보다 작도록 하여 투과율만을 조절할 수 있도록 해야 한다. 한편, 반투명막을 이용하는 경우에는 마스크를 제작할 때 막의 두께를 조절하여 빛의 투과율을 조절할 수 있으며, 다른 투과율을 가지는 다수의 막을 다층막으로 형성하여 빛의 투과율을 조절할 수 있다. 이때, 빛의 조사량을 조절하기 위해서는 크롬(Cr), MgO, MoSi, a-Si 등을 이용할 수 있다.
이와 같이 빛의 투과율을 조절할 수 있는 슬릿 패턴이나 반투명막이 형성되 어 있는 마스크를 통하여 감광막에 빛을 조사하면, 감광막의 고분자들은 빛에 의하여 분해되며, 빛의 조사량이 늘어날수록 고분자들의 분해 정도가 달라지게 된다. 빛에 완전히 노출되는 부분의 고분자들이 완전히 분해될 때 노광을 마치게 되면, 빛에 직접 노출되는 부분에 비하여 슬릿 또는 반투명막이 형성되어 있는 부분의 조사량이 적으므로 이 부분에서 감광막 분자들은 일부분은 분해되지 않은 상태이다. 이때, 노광 시간을 길게 하면 모든 부분의 고분자들이 완전히 분해되므로 그렇게 되지 않도록 해야 한다. 이어 감광막을 현상하면, 고분자들이 분해되지 않은 부분의 감광막은 거의 초기 상태의 두께로 남고, 슬릿 패턴 또는 반투명막에 의해 빛이 적게 조사된 부분에는 중간 두께의 감광막이 남고, 빛에 의해 완전히 분해된 부분에는 감광막이 거의 남지 않는다. 이러한 방법을 이용하면, 부분적으로 다른 두께를 가지는 감광막 패턴(112, 114)을 형성할 수 있다.
다음 방법은 감광막의 리플로우(reflow)를 이용하는 것이다. 이 경우에는 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상의 마스크를 사용하여 감광막이 아예 없거나 일정 두께로 남아 있는 통상의 감광막 패턴이 만든다. 이어, 이러한 감광막 패턴을 리플로우시켜 남아 있는 감광막이 없는 부분으로 흘러내려 중간 두께를 가지는 새로운 감광막 패턴을 형성한다.
이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴(112, 114)이 만들어진다.
이어, 감광막 패턴(112, 114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에 는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)의 화면 표시부에서는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 하며, 주변부에서는 게이트 패드(24)가 드러나야 한다.
먼저, 도 14a 및 14b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 14a 및 도 14b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(A)의 도전체층, 즉 소스/드레인용 도전체 패턴(69)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(69)은 소스 및 드레인 전극(65, 66)으로 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다. 이때 도 11과 같이 감광막 패턴(112)을 게이트 패드부에 남기는 경우에는 게이트 패드를 덮는 도 15a에서 보는 바와 같이 도전체 패턴(69)을 남길 수 있으며, 도 12와 같이 감광막을 제거한 경우에는 도 15b에서 보는 바와 같이 게이트 패드부에 반도체층(40)과 중간층(50)을 남길 수 있다.
이어, 도 16a 및 16b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 16a 및 16b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(69)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러나고, 게이트 패드부에서는 게이트 패드(24)가 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42)이 완성된다. 도면 부호 59는 각각 소스/드레인용 도전체 패턴(69) 하부의 중간층 패턴을 가리킨다. 여기서, 게이트 패드부에 도 15a 및 도 13과 같이 감광막 패턴(112)을 형성하는 경우에는 도 17a 및 17b에서 보는 바와 같이, 감광막 패턴(112)의 두께가 얇아진다. 또한, 도 15b와 같이 반도체층(40) 및 중간층(50)을 남기는 경우에는 이들이 제거되어 도 17c와 같이 게이트 패드(24)가 드러난다.
이어 애싱(ashing)을 통하여 표면에 잔류하고 있는 감광막 찌꺼기를 제거한다. 애싱하는 방법으로는 플라스마 기체를 이용하거나 마이크로파(microwave)를 이용할 수 있으며, 주로 사용하는 조성물은 산소를 들 수 있다.
다음, 도 3 내지 도 5에서 보는 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(69) 및 그 하부의 소스/드레인용 중간층 패턴(59)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(69)과 중간층 패턴(59) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(69)에 대해서는 습식 식각으로, 중간층 패턴(59)에 대해서는 건식 식각으로 행할 수도 있다. 전자 의 경우 소스/드레인용 도전체 패턴(69)과 중간층 패턴(59)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(69)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(69)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(59)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(59) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 4에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30) 및 게이트 패드(24)가 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)과 그 하부의 접촉층 패턴(55, 56)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거하면 도 3 내지 도 5에서 보는 바와 같은 액정 표시 장치용 박막 트랜지스터 기판을 완성한다. 여기서, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(69)을 제거한 후 그 밑의 중간층 패턴(59)을 제거하기 전에 이루어질 수도 있다.
이러한 제조 방법에서, 데이터 배선을 건식 식각이 가능한 물질로 형성하는 경우에는 감광막 패턴의 두께를 조절하여 앞에서 설명한 바와 같이 여러 번의 중간 공정을 거치지 않고 한 번의 식각 공정으로 접촉층 패턴, 반도체층 패턴, 데이터 배선을 형성할 수 있다. 즉, B 부분의 금속층(60), 접촉층(50) 및 반도체층(40)을 식각하는 동안 C 부분에서는 감광막 패턴(114)과 그 하부의 접촉층(50)을 식각하고 A 부분에서는 감광막 패턴(112)의 일부만 식각하는 조건을 선택하여 한 번의 공정으로 형성할 수도 있다.
이러한 제조 방법에서는 반도체 패턴(42)이 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)의 하부에만 형성하였지만, 감광막 패턴(114)을 감광막 패턴(112)의 둘레에 형성하여 반도체 패턴(42)이 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68) 밖으로 나오도록 형성할 수도 있다.
또한, 기판의 상부에 반도체 패턴(42)이 데이터 배선(62, 64, 65, 66) 및 화소 배선(67, 68)을 덮는 보호막을 추가로 형성할 수 있으며, 보호막을 추가로 형성하는 경우에도 게이트 패드부 및 데이터 패드부를 포함하는 주변부(112, 122, 132, 142)에 보호막이 적층되지 않도록 셰도우 마스크(100, 도 8참조)에 비성막 영역을 둔다.
이러한 본 발명에 따른 제조 방법에서는 게이트 배선 및 공통 배선을 형성하는 마스크와 데이터 배선, 화소 배선 및 반도체 패턴을 형성하고, 셰도우 프레임을 이용하여 게이트 절연막이 게이트 패드를 덮지 않도록 함으로써 2매의 마스크만을 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 완성한다
이와 같이, 이러한 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 데이터 배선과 반도체 패턴을 하나의 마스크를 이용한 사진 식각 공정으로 형성하는 동시에 게이트 절연막으로 게이트 패드를 가리지 않도록 함으로써 마스크의 수를 효과적으로 줄어 제조 비용을 최소화할 수 있다.

Claims (13)

  1. 화면 표시부와 주변부를 포함하는 절연 기판 위에 상기 화면 표시부의 게이트선 및 게이트 전극과 상기 주변부의 게이트 패드를 포함하는 게이트 배선과 상기 화면 표시부의 공통 전극선 및 공통 전극을 포함하는 공통 배선을 형성하는 단계,
    상기 게이트 패드의 적어도 일부분은 덮지 않으며, 상기 화면 표시부의 상기 기판과 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 패턴 위에 반도체 패턴을 형성하는 단계,
    상기 반도체층 패턴 위에 접촉층 패턴을 형성하는 단계,
    상기 접촉층 패턴 위에 상기 화면 표시부의 데이터선과 소스 전극 및 드레인 전극과 상기 주변부의 데이터 패드를 포함하는 데이터 배선과 상기 화면 표시부의 화소 전극선 및 화소 전극을 포함하는 화소 배선을 형성하는 단계
    를 포함하며,
    상기 게이트 절연막은 상기 게이트 패드의 상부에 적층되지 않도록 적어도 상기 게이트 패드가 형성되어 있는 상기 주변부의 게이트 패드부에 제1 비성막 영역을 가지는 셰도우 프레임을 이용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 셰도우 마스크는 상기 데이터 패드가 형성되는 상기 주변부의 데이터 패드부에 상기 게이트 절연막 또는 상기 반도체 패턴 또는 상기 접촉층 패턴이 적층되지 않도록 제2 비성막 영역을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 데이터 배선, 상기 접촉층 패턴 및 상기 반도체 패턴은 하나의 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 소스 전극 및 드레인 전극 사이의 채널부에 대응하는 부분을 포함하며 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 상기 제1 및 제2 부분을 제외한 부분에 위치하며 두께가 없는 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 데이터 배선과 상기 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 게이트 절연막, 상기 반도체 패턴, 상기 접촉층 패턴 및 상기 데이터 배선의 형성 단계는,
    상기 게이트 절연막, 반도체층, 접촉층 및 도전체층을 증착하는 단계,
    상기 도전층 위에 감광막을 도포하는 단계,
    상기 감광막을 상기 마스크를 통하여 노광하는 단계,
    상기 감광막을 현상하여 상기 제2 부분이 상기 데이터 배선 및 상기 화소 배선의 상부에 위치하도록 상기 감광막 패턴을 형성하는 단계,
    상기 제3 부분 아래의 상기 도전층과 그 하부의 접촉층 및 반도체층, 상기 제1 부분과 그 아래의 상기 도전층 및 접촉층, 그리고 상기 제2 부분의 일부 두께를 식각하여 상기 도전층, 상기 접촉층, 상기 반도체층으로 각각 이루어진 상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴을 형성하는 단계,
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 데이터 배선, 상기 접촉층 패턴, 상기 반도체 패턴의 형성 단계는,
    상기 제3 부분 아래의 상기 도전층을 습식 또는 건식 식각하여 상기 접촉층을 노출시키는 단계,
    상기 제3 부분 아래의 접촉층 및 그 아래의 상기 반도체층을 상기 제1 부분과 함께 건식 식각하여 상기 제3 부분 아래의 상기 게이트 절연막과 상기 제1 부분 아래의 상기 도전층을 노출시킴과 동시에 상기 반도체층으로 이루어진 상기 반도체 패턴을 완성하는 단계,
    상기 제1 부분 아래의 상기 도전층과 그 아래의 상기 접촉층을 식각하여 제 거함으로써 상기 데이터 배선과 상기 접촉층 패턴을 완성하는 단계
    를 포함하는 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 반도체층, 접촉층 및 도전체층을 증착하는 단계에서, 상기 셰도우 프레임을 이용하여 상기 게이트 패드부에 선택적으로 상기 반도체층, 접촉층 또는 도전체층이 적층되지 않도록 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 감광막 패턴은 상기 게이트 패드부에 대응하며, 상기 제1 또는 제2 두께를 가지거나 두께가 없는 제4 부분을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제3항에서,
    상기 사진 식각 공정에 사용되는 마스크는 빛이 일부만 투과될 수 있는 첫째 부분과 빛이 완전히 투과될 수 없는 둘째 부분 및 빛이 완전히 투과될 수 있는 셋째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째, 셋째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 부분에 각각 대응하도록 정렬되는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 마스크의 첫째 부분은 반투명막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제9항에서,
    상기 마스크의 첫째 부분은 상기 노광 단계에서 사용되는 광원의 분해능보다 크기가 작은 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제3항에서,
    상기 감광막 패턴의 제1 부분은 리플로우를 통하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제1항에서,
    상기 데이터 배선, 상기 화소 배선 및 상기 반도체 패턴을 덮는 보호막을 적층하는 단계를 더 포함하며,
    상기 셰도우 프레임을 이용하여 상기 게이트 패드 및 데이터 패드가 형성되어 있는 상기 주변부에는 상기 보호막이 적층되지 않도록 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020000006273A 2000-02-10 2000-02-10 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 KR100601177B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020000006273A KR100601177B1 (ko) 2000-02-10 2000-02-10 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US09/779,705 US6678018B2 (en) 2000-02-10 2001-02-09 Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same
JP2001035265A JP4856318B2 (ja) 2000-02-10 2001-02-13 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US10/626,767 US6876405B1 (en) 2000-02-10 2003-07-25 Method for manufacturing a liquid crystal display with a novel structure of thin film transistor substrate
US10/626,738 US6906776B2 (en) 2000-02-10 2003-07-25 Liquid crystal display with a novel structure of thin film transistor substrate
US11/126,305 US7130003B2 (en) 2000-02-10 2005-05-11 Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000006273A KR100601177B1 (ko) 2000-02-10 2000-02-10 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010083340A KR20010083340A (ko) 2001-09-01
KR100601177B1 true KR100601177B1 (ko) 2006-07-13

Family

ID=19645379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000006273A KR100601177B1 (ko) 2000-02-10 2000-02-10 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100601177B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398848A (zh) * 2019-07-22 2019-11-01 深圳市华星光电半导体显示技术有限公司 一种光罩、阵列基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019184864A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
JPH09189924A (ja) * 1995-12-28 1997-07-22 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR20000001759A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법 및 그 구조
KR20000001757A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171197A (ja) * 1995-11-21 1997-06-30 Samsung Electron Co Ltd 液晶表示装置の製造方法
JPH09189924A (ja) * 1995-12-28 1997-07-22 Samsung Electron Co Ltd 液晶表示装置の製造方法
KR20000001759A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법 및 그 구조
KR20000001757A (ko) * 1998-06-13 2000-01-15 구본준, 론 위라하디락사 액정표시장치의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110398848A (zh) * 2019-07-22 2019-11-01 深圳市华星光电半导体显示技术有限公司 一种光罩、阵列基板及其制作方法

Also Published As

Publication number Publication date
KR20010083340A (ko) 2001-09-01

Similar Documents

Publication Publication Date Title
US6611309B2 (en) Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100646792B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2000180898A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100720099B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
US20060194368A1 (en) Thin film translator array panel and a method for manufacturing the panel
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010096804A (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100720089B1 (ko) 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100806881B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee