KR100578644B1

KR100578644B1 - 프리즘을 구비한 시모스 이미지센서 및 그 제조방법

Info

Publication number: KR100578644B1
Application number: KR1020040032009A
Authority: KR
Inventors: 홍희정
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-05-06
Filing date: 2004-05-06
Publication date: 2006-05-11
Also published as: US20050250241A1; CN1694259A; KR20050106939A; US7112511B2; CN100416844C; JP2005322888A

Abstract

본 발명은 시모스 이미지센서에 관한 것으로 특히, 마이크로렌즈 대신에 프리즘을 적용한 시모스 이미지센서 및 그 제조방법에 관한 것이다. 이를 위한 본 발명은, 복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서의 제조방법에 있어서, 상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드를 반도체 기판 상에 형성하는 단계; 상기 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 최종금속배선을 형성하는 단계; 상기 층간절연막을 일정깊이 식각하여 상기 포토다이오드에 각각 대응하는 트렌치를 형성하는 단계; 상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 HDP 산화막을 증착하는 단계; 상기 트렌치 내부에 상기 층간절연막 보다 굴절률이 큰 질화막을 일정두께로 증착하는 단계; 상기 질화막 상에 상기 질화막 보다 굴절률이 작은 절연막을 적층하여 상기 트렌치를 매립하되, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘을 완성하는 단계; 상기 절연막 상에 평탄화막을 형성하는 단계; 및 상기 평탄화막 상에 칼라필터를 형성하는 단계를 포함하여 이루어진다.

이미지센서, 프리즘, 전반사, 반사계수.

Description

프리즘을 구비한 시모스 이미지센서 및 그 제조방법{CMOS IMAGE SENSOR HAVING PRISM AND FABRICATING METHOD THEREOF}

도1a는 1개의 포토다이오드와 4개의 트랜지스터로 구성된 통상적인 이미지센서의 단위화소의 모습을 보인 회로도,

도1b은 마이크로렌즈를 구비한 통상적인 시모스 이미지센서의 단면구조를 도시한 단면도,

도1c는 마이크로렌즈를 사용하는 종래기술에서, 픽셀어레이의 중심부분과 픽셀어레이의 엣지부분에서 광감도 차이가 발생하는 단점을 도시한 도면,

도2a 내지 도2g는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도.

*도면의 주요부분에 대한 부호의 설명*

21 : 기판 22 : 소자분리막

23 : 포토다이오드 24 : 층간절연막

25 : 최종금속배선 26 : TEOS 막

27 : 트렌치 28 : HDP 산화막

29 : 질화막 30 : 절연막

31 : TEOS 막 32 : 평탄화막

33 : 칼라필터 34 : 보호막

본 발명은 시모스 이미지센서에 관한 것으로, 특히 마이크로렌즈 대신에 프리즘을 구비한 시모스 이미지센서 및 그 제조방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중에서 전하결합소자(CCD : charge coupled device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, 시모스(Complementary MOS) 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수 만큼의 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.

CCD(charge coupled device)는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근 에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다.

도1a는 통상의 CMOS 이미지센서에서 1개의 포토다이오드(PD)와 4개의 MOS 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(100)와, 포토다이오드(100)에서 모아진 광전하를 플로팅확산영역(102)으로 운송하기 위한 트랜스퍼 트랜지스터(101)와, 원하는 값으로 플로팅확산영역의 전위를 세팅하고 전하를 배출하여 플로팅확산영역(102)를 리셋시키기 위한 리셋 트랜지스터 (103)와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(104), 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터(105)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(106)가 형성되어 있다.

이와같은 구성의 단위화소를 포함하는 시모스 이미지센서 중에서, 칼라 이미지를 구현하기 위한 이미지센서는 외부로부터의 빛을 받아 광전하를 생성 및 축적하는 광감지부분 상부에 칼라필터가 어레이되어 있다. 칼라필터 어레이(CFA : Color Filter Array)는 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 칼라로 이루어지거나, 옐로우(Yellow), 마젠타(Magenta) 및 시안(Cyan)의 3가지 칼라로 이루어진다.

그리고, 이미지센서는 빛을 감지하는 광감지부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있는 바, 광감도를 높이기 위하여, 단위화소의 총 면적에서 광감지부분의 면적이 차지하는 비율(겉보기 충진율 또는 Nominal Fill Factor)을 크게 하려는 노력이 진행되고 있으며 그러한 노력의 일환으로 가장많이 사용되는 방법이 마이크로렌즈를 채용하는 방법이다.

즉, 광감도를 높여주기 위하여 광감지부분 이외의 영역으로 입사하는 빛의 경로를 바꿔서 광감지부분으로 모아주는 집광기술이 등장하였는데, 이러한 집광을 위하여 이미지센서는 칼리필터 상에 마이크로렌즈(microlens)를 형성하는 방법을 사용하고 있다.

종래기술에서는 통상적으로 포토레지스트를 이용하여 마이크로렌즈를 형성하는데, 도1b는 이와같이 칼라필터와 마이크로렌즈를 포함하는 시모스 이미지센서의 단면을 도시한 단면도로서 이를 참조하여 종래기술에 따른 시모스 이미지센서의 구조를 설명하면 다음과 같다.

먼저, 반도체 기판(10) 상에는 활성영역과 필드영역을 정의하는 소자분리막 (11)이 형성되어 있으며, 각각의 단위화소에는 포토다이오드 등으로 이루어진 광감지 수단(12)이 형성되어 있는데, 도1b에서는 단위화소를 구성하는 각각의 트랜지스터들은 도시하지 않았다.

이와같이 소자분리막(11)과 광감지 수단(12) 및 트랜지스터(미도시) 들이 형성된 이후에, 반도체 기판(10) 상에 층간절연막(13)이 형성되고, 이후에 금속배선(14, 16)이 형성된다. 도1b에서는 2개의 금속배선(14, 16)이 사용되는 경우를 도시하였지만 더 많은 금속배선이 사용될 수도 있다.

그리고, 제 1 금속배선(14)과 제 2 금속배선(16)을 전기적으로 절연시켜주기 위해 제 1 금속배선과 제2 금속배선 사이에는 금속층간절연막(15)이 형성되어 있다. 이때, 이러한 금속배선들은 광감지 수단(12)으로 입사하는 빛을 가리지 않기 위해 의도적으로 레이아웃(layout) 되어 형성된다.

이와같이 최종금속배선(16)을 형성한 이후에, 습기나 스크래치(scratch) 등으로 부터 소자를 보호하기 위하여 최종금속배선 상에 보호막(passivation layer, 17)을 형성한다.

보호막(17) 상에는 칼라이미지 구현을 위한 칼라필터(18)가 형성되는데, 칼라필터로는 통상적으로 염색된 포토레지스트를 사용하며, 각각의 단위화소마다 하나씩의 칼라필터(18)가 형성되어 광감지 수단(12)으로 입사하는 빛으로부터 색을 분리해 낸다.

칼라필터(18)는 인접한 칼라필터와 중첩되어 형성되기 때문에 칼라필터 완성후의 프로파일은 단차를 가지는 것이 일반적이다. 이때, 후속공정으로 형성될 마이크로렌즈는 평탄화된 표면에 형성되어야만 제 성능을 발휘할 수 있는 바, 상기한 칼라필터로 인한 단차를 없애야 한다. 이를 위하여 평탄화막(19)이 칼라필터(18) 상에 형성되며, 이와같은 평탄화막(19) 상에 마이크로렌즈(20)가 형성된다.

통상적인 마이크로렌즈(20) 형성방법은 다음과 같다. 먼저, 광투과성이 우수한 포토레지스트(20)를 평탄화막(19) 상에 도포한 후 이를 직사각형 형태로 패터닝한 다.

이후, 적절한 열공정을 통해 직사각형 형태의 포토레지스트를 플로우(flow)시키면 돔(dome)형태의 마이크로렌즈를 형성할 수 있으며, 이후에는 마이크로렌즈를 보호하기 위한 저온산화막(Low Temperature Oxide : LTO)(21)이 형성된다. 이후에 패드오픈 공정, 패키지 공정 등과 같은 통상적인 칩 제조공정이 진행된다.

이와같이 완성된 칩은 카메라, 핸드폰, CCTV 등에 장착되기 위해 모듈(module)을 구성하는데 사용되는데, 일반적으로 이러한 모듈을 구성할 때에는 외부 렌즈가 사용된다.

도1c는 외부렌즈가 장착된 상태에서 시모스 이미지센서로 입사하는 빛의 경로를 도시한 도면으로, 단위화소(unit pixel)가 모여있는 픽셀 어레이(pixel array)의 중심부분으로 입사하는 빛의 경로와 픽셀 어레이의 가장자리 부분으로 입사하는 빛의 경로를 함께 도시한 도면이다.

이를 참조하면, 외부렌즈를 거쳐서 픽셀어레이의 중심으로 입사하는 빛은 마이크로렌즈를 통해 포토다이오드의 중심부분으로 입사하게 되어 광 손실이 없어 집광효율이 우수할 것임을 알 수 있다.

하지만, 외부렌즈를 거쳐서 픽셀어레이의 가장자리 부분으로 입사하는 빛은, 비록 마이크로렌즈를 거치더라도, 포토다이오드의 중심에서 벗어난 곳으로 집광되는 경우가 매우 높았다.

즉, 외부렌즈의 중심과 픽셀간의 거리차이에 따라, 픽셀로 입사하는 빛의 입사각이 달라, 포토다이오드의 중앙으로의 포커싱이 불가능하다. 이러한 이유로, 픽셀 어레이의 중심과 가장자리 부분에서 광 감도의 차이가 발생하는 단점이 있었다.

이러한 단점 이외에도, 마이크로렌즈를 사용할 경우에는 마이크로렌즈 때문에 상층 프로파일이 올록볼록하게 되어, 각종 오염물질이 달라붙기도 쉬웠으며, 또한 오염물질에 대한 세정도 깨끗히 진행되지 않는 단점이 있었다.

그리고, 포토레지스트를 이용하여 마이크로렌즈를 제조할 경우, 마이크로렌즈의 특성상 일반 포토레지스트가 아닌 고가의 포토레지스트를 사용하여야 하며, 마이크로렌즈 패터닝 공정, 베이킹 공정, 플로우 공정 및 마이크로렌즈를 보호하기 위한 저온산화막 증착 공정등, 여러가지 추가 공정이 필요하여 공정단가가 만만치 않은 단점이 있었다.

본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 포토레지스트로 이루어진 마이크로렌즈 대신에 프리즘을 적용하여 빛을 집광하는 시모스 이미지센서 및 그 제조방법을 제공함을 목적으로 한다.

상기한 목적을 달성하기 위해 본 발명은, 복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서의 제조방법에 있어서, 상기 복수개의 단 위화소에 각각 대응하는 복수개의 포토다이오드를 반도체 기판 상에 형성하는 단계; 상기 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 최종금속배선을 형성하는 단계; 상기 층간절연막을 일정깊이 식각하여 상기 포토다이오드에 각각 대응하는 트렌치를 형성하는 단계; 상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 HDP 산화막을 증착하는 단계; 상기 트렌치 내부에 상기 층간절연막 보다 굴절률이 큰 질화막을 일정두께로 증착하는 단계; 상기 질화막 상에 상기 질화막 보다 굴절률이 작은 절연막을 적층하여 상기 트렌치를 매립하되, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘을 완성하는 단계; 상기 절연막 상에 평탄화막을 형성하는 단계; 및 상기 평탄화막 상에 칼라필터를 형성하는 단계를 포함하여 이루어진다.

또한, 본 발명은, 복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서에 있어서, 반도체 기판 상에 형성되며, 상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드; 상기 반도체 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 형성된 최종금속배선; 상기 포토다이오드에 각각 대응하며, 상기 층간절연막을 일정깊이 식각하여 형성된 트렌치; 상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 증착된 HDP 산화막; 상기 트렌치 내부에 일정두께로 증착되며, 상기 층간절연막 보다 굴절률이 큰 질화막; 상기 트렌치를 매립하도록 상기 질화막 상에 상기 질화막 보다 굴절률이 작은 절연막이 적층된 구조를 갖으며, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오 드로 입사하는 빛에 대해 전반사를 유도하는 프리즘; 상기 절연막 상에 형성된 평탄화막; 및 상기 평탄화막 상에 형성된 칼라필터를 포함하여 이루어진다.

또한, 본 발명은, 복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서에 있어서, 반도체 기판 상에 형성되며, 상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드; 상기 반도체 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 형성된 최종금속배선; 상기 포토다이오드에 각각 대응하며, 상기 층간절연막을 일정깊이 식각하여 형성된 트렌치; 상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 증착된 HDP 산화막; 상기 트렌치 내부가 상기 층간절연막 보다 굴절률이 큰 질화막으로 매립된 구조를 갖으며, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘; 상기 절연막 상에 형성된 평탄화막; 및 상기 평탄화막 상에 형성된 칼라필터를 포함하여 이루어진다.

본 발명에서는 최종금속배선까지 형성한 다음, 각종 층간절연막을 식각하여 포토다이오드의 위쪽으로 일정거리까지 이르는 트렌치를 형성하여 주었으며, 그 트렌치 내부를 굴절율이 높은 막을 포함하는 복수층의 레이어(layer)로 채워넣어 빛의 전반사가 일어나도록 하였다.

즉, 본 발명의 일실시예에 프리즘 내부로 들어온 빛은, 프리즘을 구성하는 물질의 반사계수와 프리즘 외부물질의 반사계수의 차이 때문에 전반사하게 되며, 결과적으로 프리즘 밖으로 손실되는 광 없이 포토다이오드로 빛을 집광할 수 있었 다.

또한, 본 발명을 적용하게 되면, 픽셀 어레이의 중심부분과 픽셀어레이의 가장자리 부분에서 발생하였던 광감도의 차이를 없앨 수 있어, 소자의 광 특성을 균일하게 유지할 수 있는 장점이 있다.

또한, 본 발명에 따라 프리즘을 형성하는데 사용되는 레티클은 저해상도 제작이 가능하여 공정단가가 저렴한 장점이 있으며, 광 시뮬레이션(simulation)을 진행하지 않아도 되기 때문에, 설계시간이 단축되는 장점이 있다.

또한, 본 발명에서는 마이크로렌즈를 사용하지 않기 때문에, 후속 공정에서 오염물질이 달라붙을 가능성도 감소시킬 수 있었다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.

도2a 내지 도2g는 본 발명의 일실시예에 따른 시모스 이미지센서의 제조공정을 도시한 공정단면도로서 이를 참조하여 본 발명의 일실시예에 따른 시모스 이미지센서 제조방법을 설명하면 다음과 같다.

먼저, 도2a에 도시된 바와같이, 반도체 p형 기판(21) 상에 활성영역과 필드영역을 정의하는 소자분리막(22)을 형성한다. 여기서 반도체 기판(21)으로는 고농도의 p형 기판 상에 저농도의 p형 에피택셜 층이 적층된 구조를 사용할 수도 있다. 이와같이 고농도의 기판과 저농도의 에피택셜층이 적층된 구조를 사용하게 되면, 포토다이오드의 공핍영역을 확장시킬 수 있어 포토다이오드의 용량이 증가하는 장점이 있다. 또한, 고농도의 p형 기판은 단위화소에서 발생한 광 전자가 인접한 단위화소로 이동하는 것을 방지하여 간섭(크로스 토크, corss talk) 현상을 억제하는 기능을 하기 때문이다.

그리고, 소자분리막으로는 LOCOS 기법을 이용한 소자분리막이 사용되거나 또는 트렌치를 이용한 얕은 트렌치 소자분리막(Shallow Trench Isolation : STI)이 적용될 수도 있다.

다음으로, 단위화소를 구성하는 각종 트랜지스터의 게이트 전극(미도시)을 패터닝하는 공정이 진행되며, 후속으로 다음으로 활성영역중 일정영역에 포토다이오드(23)가 형성된다.

포토다이오드는 통상적으로 반도체 기판 깊숙히 형성된 n형 이온주입영역(다른 용어로는 'Deep N' 이라고도 함)과 그 상부에 형성된 p형 이온주입영역(다른 용어로는 'P⁰ 영역' 이라고도 함)으로 구성되며, p형의 기판(21)과 더불어 p/n/p 구조의 포토다이오드 구조가 많이 이용된다. 도2a에는 이러한 포토다이오드의 자세한 구조는 도시하지 않았으며 단순히 하나의 포토다이오드(23)로만 표시하였다.

이어서, 포토다이오드와 게이트 전극이 형성된 반도체 기판 상에 산화막 계열의 층간절연막 및 복수층의 금속배선, 그리고 상/하부 금속배선을 서로 절연시키기 위한 금속층간절연막 등이 형성된다.

이때, 금속배선으로는 보통 3개 층의 금속배선이 사용되며, 금속배선은 포토다이오드로 입사하는 빛을 가리지 않기 위하여 의도적으로 레이아웃 된다. 도2a에서는 이러한 층간절연막, 복수층의 금속배선 및 금속층간절연막 등을 하나의 층간절연막(24)으로 표현하였다.

이하에서는 최상부에 형성된 금속배선을 최종금속배선(25)이라 칭하기로 한다. 종래기술에서는 이와같이, 최종금속배선을 형성한 후에는 통상적으로 보호막(passivation layer) 형성공정이 진행되지만, 본 발명에서는 다른 공정이 진행된다.

즉, 도2a에 도시된 바와같이 최종금속배선을 덮는 TEOS(Tetra Ethyl Ortho Silicate) 산화막(26)을 수천 Å 정도의 두께로 증착한다.

다음으로 도2b에 도시된 바와같이 포토다이오드에 대응하는 트렌치(trench)를 형성하는 공정이 진행된다. 즉, TEOS 산화막(26) 및 층간절연막(24)을 식각하여 포토다이오드의 상부로부터 일정거리에 이르는 트렌치(27)를 형성한다.

이러한 트렌치(27)는 각각의 포토다이오드에 대응하여 하나씩 형성되며, 사다리꼴이 뒤집어진 형태를 갖는다.

도2b에는 두개의 트렌치가 도시되어 있으며, 우측의 트렌치는 픽셀 어레이부의 중심부분에 위치한 포토다이오드에 대응하는 트렌치이며, 좌측에 위치한 트렌치는 픽셀어레이의 엣지부분에 위치한 포토다이오드에 대응하는 트렌치이다. 이하 도2c 내지 도2g에서도 같다.

여기서 트렌치는 프리즘이 형성되는 영역으로, 트렌치의 크기는 단위화소의 크기와 포토다이오드의 크기에 적절히 연동하여 설정한다.

예를 들어, 단위화소의 피치(pitch)가 3 ㎛ 인 경우에는, 트렌치 상부의 직경(a)은 2.0 ∼ 2.8 ㎛ 정도가 적당하며, 트렌치와 트렌치 사이의 간격(c)은 0.2 ∼ 1.0 ㎛ 정도가 된다.

또한, 단위화소에 존재하는 포토다이오드의 직경이 2.0 ㎛ 정도인 경우에는 트렌치 하부의 직경(b)은 1.0 ∼ 1.6 ㎛ 정도가 되는 것이 바람직하다.

그리고, 트렌치(27)의 하부에서부터 포토다이오드(23)까지의 거리(h)는 1000 ∼ 10000 Å 정도로 트렌치의 깊이를 설정한다.
이와같이 트렌치를 형성한 다음, 도2c에 도시된 바와같이, 전체 구조상에 HDP(High Density Plasma) 산화막(28)을 1000 ~ 10000 Å 정도의 두께로 증착한다. 바람직하게는, HDP 산화막(28)을 2000 ∼ 5000 Å 정도의 두께로 증착한다.

삭제

HDP 산화막(28)의 증착특성 상, 트렌치와 트렌치 사이의 좁은 TEOS 산화막(26) 상에서는 도2c에 도시된 바와같이 HDP 산화막(28)이 뾰족하게 증착되며, 트렌치의 바닥에서는 비교적 공간이 넓기 때문에 HDP 산화막(28)이 평탄하게 증착된다.

이와같이 HDP 산화막을 사용하는 이유는, 트렌치와 트렌치 사이의 공간을 뾰족하게 형성해 주어 광 손실을 줄이기 위함이다. 즉, 이미지센서로 입사하는 빛은 트렌치와 트렌치 사이로도 입사하게 될 터인데, 만일 트렌치와 트렌치 사이가 넓고 평탄한 프로파일을 갖는 다면, 이 부분으로 입사한 빛은 이미지재현에 사용되지 못하고, 낭비되는 셈이된다.

하지만, 본 발명의 일실시예에서와 같이 HDP 산화막(28)을 이용하여 트렌치와 트렌치 사이의 공간을 뾰족한 프로파일로 만들게 되면, 전술한 빛의 손실을 최 소화할 수 있다.

다음으로 도2d에 도시된 바와같이 트렌치 내부를 굴절률이 높은 물질로 매립하여 프리즘을 형성하는 공정이 진행된다.

본 발명에서는 굴절률이 높은 물질로 질화막(29)을 사용하였다. 즉, 트렌치는 주로 산화막 계열의 막으로 구성된 층간절연막(24)을 식각하여 형성되므로, 층간절연막(24) 보다는 굴절률이 큰 물질이 트렌치에 매립되어야만 전반사를 유도하는 프리즘 구조가 완성될 수 있다.

본 발명에서는 이러한 물질로 실리콘 질화막(SiN)을 사용하였다. 여기서, 실리콘 질화막(SiN)은 굴절률이 2.0 정도이며 흡수계수는 0 인 것을 사용하였다. 그리고, 층간절연막에 사용되는 실리콘 산화막(SiO₂)은 그 굴절률이 1.46 정도이다.

이와같은 점을 참조하여, 트렌치 내부에 질화막(29)을 0.2 ∼ 1.5 ㎛ 정도의 두께로 증착한다. 본 발명의 일실시예에서는 트렌치 상부의 직경이 2.0 ∼ 2.8 ㎛ 정도이므로, 질화막의 두께를 1.5 ㎛ 이상으로 하게 되면, 트렌치 내부가 전부 질화막(29)을 채워질 것이다.

이와같이 질화막만으로 트렌치 내부를 채워 프리즘을 구성하는 방법도 본 발명에서는 가능하다, 하지만, 질화막의 광 투과성을 고려하면, 다른 방법도 고려해 볼 수 있다.

즉, 질화막은 산화막에 비해 광 투과도가 저하되므로, 광 투과성을 고려하는 경우에는, 질화막 이외의 다른 막을 함께 이용하여 트렌치를 매립함이 바람직하다.

따라서, 본 발명의 일실시예에서는 질화막(29)의 두께를 0.2 ∼ 1.5 ㎛ 정도로 설정하였으며, 질화막 증착 후에는, 아직 매립(갭필, gap-fill)되어 있지 않은 트렌치 내부를 필드산화막(FOX, Field OXide), HSQ(Hydrogen SilseQuioxane), SOG (Spin On Glass) 등의 절연막(30)을 이용하여 매립하였다.

여기서, FOX는 소자분리 공정에서 사용되는 산화막이며, 굴절률은 1.41 로 산화막과 비슷하다. 마찬가지로, HSQ, SOG 역시 산화막과 비슷한 굴절률을 갖고 있다. 이와같이, FOX, HSQ, SOG 등의 절연막(30)을 형성한 후에는 350 ∼ 450℃ 의 온도에서 플로우(flow)시켜 트렌치를 매립한다.

결과적으로 트렌치로 입사하는 빛은 굴절률이 산화막과 비슷한 절연막(30)을 통과하여 질화막(29)으로 입사하게 되며, 질화막(29)을 통과한 빛은 산화막 계열의 층간절연막(24)으로 입사하게 되는 바, 질화막(29)과 층간절연막(24)의 계면에서는 굴절률의 차이 및 빛의 입사각으로 인해 전반사가 일어나게 된다.

이와같이 전반사가 일어난 빛은 프리즘 밖으로 도망가지 못하고 결국 포토다이오드로 집광될 것이므로, 종래의 마이크로렌즈가 수행하던 집광역할을 본 발명의 일실시예에 따른 프리즘이 대체할 수 있게 된다.

즉, 픽셀 어레이의 중심부분에 위치한 단위화소의 경우, 외부렌즈를 통과하여 입사하는 빛은 포토다이오드의 중심부로 집광되는 효율이 높다.

하지만, 픽셀 어레이의 엣지부분에 위치한 단위화소로 입사하는 빛은, 종래의 마이크로렌즈를 사용하는 경우에는 포토다이오드로 집광되지 못하는 경우가 많았다.

따라서, 본 발명에서는 도2d에 도시된 바와같이, 마이크로렌즈 대신에 전반사를 유도하는 프리즘을 적용하였으므로, 픽셀 어레이의 엣지부분에 위치한 단위화소로 입사하는 빛 중에서 큰 입사각을 가지고 입사하는 빛을 전반사를 통해 포토다이오드로 집광시킬 수 있었다. 그 결과 본 발명에서는 픽셀 어레이의 중심부분과 엣지부분에서 발생하였던 광감도의 차이를 줄일 수 있는 장점이 있다.

이와같이 프리즘이 완성된 다음에는 도2e에 도시된 공정이 진행된다. 즉, FOX, HSQ, SOG 등의 절연막(30)에 대한 플로우 공정이 끝난 후, 절연막(30) 상부에 다시 TEOS 산화막(31)이 약 1000Å 정도의 두께로 증착된다. 여기서, TEOS 산화막(31)은 오염되기 쉬운 절연막(30)의 특성악화를 방지하기 위한 목적으로 형성되며, 더불어 후속공정이 안정적으로 진행되도록 하는 역할도 수행한다.

다음으로, TEOS 산화막(31) 상에는 평탄화를 위한 평탄화막(또는, Over Coating Layer : OCL)(32)이 형성된다.

다음으로, 도2f에 도시된 바와같이, 평탄화막(32) 상에 칼라필터(33)가 형성되며, 하나의 평탄화막(32)만으로는 원하는 평탄도를 얻을 수 없는 경우, 제 2 의 평탄화막(미도시)을 평탄화막(32) 상에 다시 형성하고 그 상부에 칼라필터를 형성할 수도 있다.

이어서, 도2g에 도시된 바와같이, 소자를 습기나 먼지로부터 보호하기 위해 저온산화막(Low Temperature Oxide : LTO) 또는 Coral 등으로 이루어진 보호막(34)이 칼라필터(33) 상에 증착된다.

도2g를 참조하면, 본 발명의 일실시예에 따라 완성된 시모스 이미지센서로 입사하는 빛의 경로가 도시되어 있다. 이를 참조하면, 픽셀어레이의 중심부에 위치한 포토다이오드로는 주로 평행하게 빛이 입사되기 때문에, 포토다이오드로 집광되는 효율이 좋음을 알 수 있다.

픽셀어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛은 평행으로 입사하지 못하고, 입사각이 큰 경우가 많은데, 마이크로렌즈를 사용하는 종래기술에서는 이와같이 입사각이 큰 빛을 효율적으로 포커싱 하지 못하여 광감도가 저하되었다.

하지만, 본 발명에서와 같이 전반사를 유도하는 프리즘을 사용할 경우에는, 입사각이 큰 빛도 포토다이오드로 효율적으로 집광할 수 있어, 시모스 이미지센서의 광감도 불균일성을 해소할 수 있었다.

본 발명을 적용할 경우에는, 마이크로렌즈를 사용하지 않는 관계로, 소자의 상층 프로파일이 평탄해지므로, 파티클(particle)로 인한 문제에서 그 만큼 자유로워질 수 있다.

또한, 본 발명에서, 프리즘 제작을 위한 트렌치 식각시에 사용되는 레티클(reticle)은 I-LINE 및 High Grid size 를 갖는 저해상도 제작이 가능하기 때문에 공정단가가 감소하는 장점이 있다.

또한, 본 발명을 적용하게 되면, 광 시뮬레이션을 진행할 필요성이 감소하기 때문에 설계시간이 감축되는 장점이 있다.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명을 시모스 이미지센서에 적용하게 되면, 픽셀 어레이의 중심부분과 엣지부분에서 발생하였던 광감도의 불균일성을 해소할 수 있으며, 파티클로 인한 오염문제를 저하시킬 수 있다. 또한, 본 발명에서 프리즘 제작에 사용되는 레티클은 그 생산비용이 저렴하므로, 공정단가를 감소시킬 수 있었으며, 본 발명에서는 광 시뮬레이션을 진행할 필요성이 감소하기 때문에 설계시간이 감축되는 장점이 있다.

Claims

복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서의 제조방법에 있어서,

상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드를 반도체 기판 상에 형성하는 단계;

상기 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 최종금속배선을 형성하는 단계;

상기 층간절연막을 일정깊이 식각하여 상기 포토다이오드에 각각 대응하는 트렌치를 형성하는 단계;

상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 HDP 산화막을 증착하는 단계;

상기 트렌치 내부에 상기 층간절연막 보다 굴절률이 큰 질화막을 일정두께로 증착하는 단계;

상기 질화막 상에 상기 질화막 보다 굴절률이 작은 절연막을 적층하여 상기 트렌치를 매립하되, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘을 완성하는 단계;

상기 절연막 상에 평탄화막을 형성하는 단계; 및

상기 평탄화막 상에 칼라필터를 형성하는 단계

를 포함하여 이루어지는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 질화막은 실리콘 질화막(SiN막)이며, 굴절률은 2.0 인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 절연막은 필드산화막, HSQ 막 또는 SOG 막 중 어느 하나인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 3 항에 있어서,

상기 절연막을 적층하는 단계는,

상기 절연막을 형성 후, 350 ∼ 450℃ 에서 진행되는 플로우 공정을 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 절연막 상에 평탄화막을 형성하는 단계는,

상기 절연막 상에 TEOS 산화막을 형성하는 선행단계를 더 포함하는 것을 특 징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 트렌치를 형성하는 단계는,

상기 트렌치의 바닥이 상기 포토다이오드의 상부로부터 1000 ∼ 10000 Å 정도의 이격되도록 트렌치를 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 트렌치를 형성하는 단계는,

상기 트렌치 상부의 직경은 2.0 ∼ 2.8 ㎛ 이 되도록 트렌치를 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 7 항에 있어서,

상기 질화막은 0.2 ∼ 1.5 ㎛ 의 두께를 갖게 증착되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 트렌치를 형성하는 단계에서,

상기 포토다이오드의 직경이 2.0 ㎛ 인 경우, 상기 트렌치 하부의 직경은 1.0 ∼ 1.6 ㎛ 이 되도록 트렌치를 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 HDP 산화막을 증착하는 단계는,

상기 HDP 산화막이 1000 ∼ 10000 Å 의 두께를 갖게 진행되는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 층간절연막 상에 최종금속배선을 형성하는 단계는,

상기 최종금속배선 상에 TEOS 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 칼라필터를 형성하는 단계는,

상기 칼라필터 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 12 항에 있어서,

상기 보호막은,

저온 산화막인 것을 특징으로 하는 시모스 이미지센서의 제조방법.
제 1 항에 있어서,

상기 칼라필터를 형성하는 단계는,

상기 평탄화막 상에 제 2 평탄화막을 형성하고, 상기 제 2 평탄화막 상에 칼라필터를 형성하는 것을 특징으로 하는 시모스 이미지센서의 제조방법.
복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서의 제조방법에 있어서,

상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드를 반도체 기판 상에 형성하는 단계;

상기 반도체 기판 상에 층간절연막을 형성하고, 상기 층간절연막 상에 최종금속배선을 형성하는 단계;

상기 층간절연막을 일정깊이 식각하여 상기 포토다이오드에 각각 대응하는 트렌치를 형성하는 단계;

상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 HDP 산화막을 증착하는 단계;

상기 트렌치를 상기 층간절연막 보다 굴절률이 큰 질화막으로 매립하여, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘을 완성하는 단계;

상기 절연막 상에 평탄화막을 형성하는 단계; 및

상기 평탄화막 상에 칼라필터를 형성하는 단계

를 포함하여 이루어지는 시모스 이미지센서의 제조방법.
복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서에 있어서,

반도체 기판 상에 형성되며, 상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드;

상기 반도체 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 형성된 최종금속배선;

상기 포토다이오드에 각각 대응하며, 상기 층간절연막을 일정깊이 식각하여 형성된 트렌치;

상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 증착된 HDP 산화막;

상기 트렌치 내부에 일정두께로 증착되며, 상기 층간절연막 보다 굴절률이 큰 질화막;

상기 트렌치를 매립하도록 상기 질화막 상에 상기 질화막 보다 굴절률이 작은 절연막이 적층된 구조를 갖으며, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘;

상기 절연막 상에 형성된 평탄화막; 및

상기 평탄화막 상에 형성된 칼라필터

를 포함하여 이루어지는 시모스 이미지센서.
복수개의 단위화소로 구성된 단위화소 어레이를 구비한 시모스 이미지센서에 있어서,

반도체 기판 상에 형성되며, 상기 복수개의 단위화소에 각각 대응하는 복수개의 포토다이오드;

상기 반도체 기판 상에 형성된 층간절연막 및 상기 층간절연막 상에 형성된 최종금속배선;

상기 포토다이오드에 각각 대응하며, 상기 층간절연막을 일정깊이 식각하여 형성된 트렌치;

상기 트렌치와 트렌치 사이의 영역이 뾰족한 프로파일을 갖도록 결과물 상에 증착된 HDP 산화막;

상기 트렌치 내부가 상기 층간절연막 보다 굴절률이 큰 질화막으로 매립된 구조를 갖으며, 상기 단위화소 어레이의 엣지부분에 위치한 포토다이오드로 입사하는 빛에 대해 전반사를 유도하는 프리즘;

상기 절연막 상에 형성된 평탄화막; 및

상기 평탄화막 상에 형성된 칼라필터

를 포함하여 이루어지는 시모스 이미지센서.
제 16 항 또는 제 17 항에 있어서,

상기 질화막은 실리콘 질화막(SiN막)이며, 굴절률은 2.0 인 것을 특징으로 하는, 시모스 이미지센서.
제 16 항에 있어서,

상기 절연막은 필드산화막, HSQ 막 또는 SOG 막 중 어느 하나인 것을 특징으로 하는 시모스 이미지센서.
제 16 항 또는 제 17 항에 있어서,

상기 칼라필터는 그 상부에 형성된 보호막을 더 포함하여 이루어진 것을 특징으로 하는 시모스 이미지센서.
제 16 항 또는 제 17 항에 있어서,

상기 평탄화막은 그 하부에 형성된 TEOS 산화막을 더 포함하는 것을 특징으로 하는 시모스 이미지센서.