[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100576317B1 - GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching - Google Patents

GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching Download PDF

Info

Publication number
KR100576317B1
KR100576317B1 KR20030096674A KR20030096674A KR100576317B1 KR 100576317 B1 KR100576317 B1 KR 100576317B1 KR 20030096674 A KR20030096674 A KR 20030096674A KR 20030096674 A KR20030096674 A KR 20030096674A KR 100576317 B1 KR100576317 B1 KR 100576317B1
Authority
KR
South Korea
Prior art keywords
base substrate
light emitting
sapphire base
nitride
sapphire
Prior art date
Application number
KR20030096674A
Other languages
Korean (ko)
Other versions
KR20050013046A (en
Inventor
김성진
최용석
김창연
한영헌
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR20030096674A priority Critical patent/KR100576317B1/en
Priority to PCT/KR2004/003424 priority patent/WO2005062392A1/en
Publication of KR20050013046A publication Critical patent/KR20050013046A/en
Application granted granted Critical
Publication of KR100576317B1 publication Critical patent/KR100576317B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 연마된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것으로서,The present invention can reduce the size of the device, increase the thickness of the polished base substrate for separating the device, easy light extraction, uniform cleavage surface, can reduce the time and cost of manufacturing production As the nitride-based semiconductor light emitting diode and a manufacturing method thereof,

사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 버퍼층, 상기한 버퍼층 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판을 모따기 처리한 후, 상기한 사파이어 기초기판의 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지며, 상기 반사막은 Ti, Rd, Pt, Ta, Ni, Cr, Au, 중의 어느 하나 또는 이들 금속의 합금으로 이루어지며, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 한다.A sapphire base substrate, a buffer layer formed on the sapphire base substrate, a first conductive contact layer formed on the buffer layer, a first electrode connected to the first conductive contact layer, and formed on the first conductive contact layer A first cladding layer, a light emitting layer formed on the first conductive cladding layer, a second cladding layer formed on the light emitting layer, a second conductive contact layer formed on the second cladding layer, and the second conductive contacting layer In the nitride-based semiconductor light-emitting diode comprising a second electrode formed thereon, after chamfering the sapphire base substrate, and further comprising a reflecting film on the surface where the thin film of the sapphire base substrate is not formed The reflective film is made of any one of Ti, Rd, Pt, Ta, Ni, Cr, Au, or an alloy of these metals. The sapphire base substrate is chamfered to facilitate light extraction, characterized in that the chip structure is in the form of a triangle.

사파이어 기초기판, 도전 접촉층, 클래드층, 광추출, 발광 다이오드, 벽개라인 Sapphire base substrate, conductive contact layer, cladding layer, light extraction, light emitting diode, cleavage line

Description

질화물계 반도체 발광다이오드 및 그의 제조방법{GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching}Nitride-based semiconductor light emitting diodes and a method of manufacturing the same {GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching}

도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이다. 1 is a planar structural diagram of a conventional nitride based semiconductor light emitting diode.

도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다. 2 is a cross-sectional structure diagram of a conventional nitride semiconductor light emitting diode.

도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.3 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a first embodiment of the present invention.

도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.4 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a second embodiment of the present invention.

도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.5 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a third embodiment of the present invention.

도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩 형태로 실장한 경우의 단면도이다.6 is a cross-sectional view illustrating a case where a nitride semiconductor light emitting diode according to a fourth exemplary embodiment of the present invention is mounted in the form of a flip chip.

도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다.7 is a graph showing the etching rate of the sapphire base substrate for the ICP / RIE dry etching.

도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다.8 is a graph showing the etching rate of the sapphire base substrate for the solution of sulfuric acid and phosphoric acid.

도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면의 모습을 나타낸 도면이다.9 is a view showing the surface of the sapphire base substrate etched with a solution of sulfuric acid and phosphoric acid mixed.

도 10은 황산과 인산이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. FIG. 10 is a cross-sectional view of the case where the sapphire base substrate is etched for a pattern having various line widths by a solution of sulfuric acid and phosphoric acid.

도 11은 패턴에 대한 식각 깊이를 나타낸 그래프이다.11 is a graph showing an etching depth for a pattern.

도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 스크라이빙 라인 또는 벽개라인을 형성한 예를 보여 주는 것이다.FIG. 12 shows an example in which a scribing line or a cleavage line of a sapphire base substrate is formed to separate devices by a wet etching method.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

11 : 버퍼층 12 : 접촉층11 buffer layer 12 contact layer

13 : 제1 클래드층 14 : 발광층13 first cladding layer 14 light emitting layer

15 : 제2 클래드층 16 : 접촉층15: second clad layer 16: contact layer

17 : 제2 오믹전극 18 : 제1 전극17: second ohmic electrode 18: first electrode

19 : 제2 전극 20 : 사파이어 기초기판19: second electrode 20: sapphire base substrate

21 : 반사막 22 : 실버 페이스트21: reflective film 22: silver paste

23 : 제1 리드 프레임 24 : 제2 리드 프레임23: first lead frame 24: second lead frame

이 발명은 광소자 분야에 관한 것으로서, 좀더 세부적으로 말하자면 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것이다.The present invention relates to the field of optical devices, more specifically, to reduce the size of the device, to increase the thickness of the base substrate wrapped to separate the device, easy to extract light, uniform cleavage surface, BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based semiconductor light emitting diode and a method for manufacturing the same, which can reduce the time and cost of production.

질화물계 반도체 발광다이오드는 정방향 전류가 일정 이상 흐를 경우 인가전류를 광으로 변환시키는 발광소자중의 하나로서, 질화물계 반도체 재료를 이용하여 p-i-n 접합구조를 갖도록 하여 만들어지며, 질화물계 반도체 재료인 GaN, GaAs, GaP, InP, InAs, InSb 등의 종류에 따라 그 발광파장이 결정된다.A nitride semiconductor light emitting diode is one of light emitting devices that convert an applied current into light when a forward current flows for a predetermined time or more. The nitride semiconductor light emitting diode is formed by using a nitride semiconductor material to have a pin junction structure, and includes a nitride semiconductor material GaN, The emission wavelength is determined according to the type of GaAs, GaP, InP, InAs, InSb, or the like.

표시장치용 발광소자로서 주로 사용되는 가시광 영역의 질화물계 반도체 발광다이오드는 사람이 인식할 수 있는 발광파장을 갖도록 하는 GaN, GaAs, GaP 등의 질화물계 반도체 재료를 주로 사용하는데, 특히 GaN 반도체 재료를 이용하여 청색 발광소자로서 주로 사용되고 있는 청색 질화물계 반도체 발광다이오드는 총천연색을 구현할 수 있다는 장점 때문에 표시장치에서의 응용범위가 확대되고 있고, 향후 조명 광원으로 응용을 고려해 볼 때 그 수요는 폭발적으로 늘어날 것으로 기대되고 있다.Nitride-based semiconductor light emitting diodes in the visible region, which are mainly used as light emitting devices for display devices, mainly use nitride-based semiconductor materials such as GaN, GaAs, and GaP, which have a light emission wavelength that can be recognized by humans. Blue nitride-based semiconductor light emitting diodes, which are mainly used as blue light emitting devices, have been expanded in the display device due to the advantages of realizing full color, and the demand will explode when considering the application as a light source. It is expected.

일반적으로 화합물 반도체 발광다이오드는 GaAs, GaP, InP, InAs 계열의 도전성 기초기판위에 성장되기 때문에 p-n 접합구조를 갖는 수직 전극형 발광 다이오드를 만드는 것은 어려운 일이 아니다. Generally, compound semiconductor light emitting diodes are grown on a conductive base substrate of GaAs, GaP, InP, InAs series, so it is not difficult to make a vertical electrode type light emitting diode having a p-n junction structure.

질화물계 반도체 발광다이오드의 경우는 에피택셜 성장시 결정 결함 발생을 줄이기 위하여 질화물계 반도체와 유사한 격자정수 및 결정 구조를 갖는 사파이어(Sapphire, Al2O3)를 기초기판으로 사용하고 있는데, 첨부된 도면을 참조로 하여 설명하면 다음과 같다.In the case of a nitride semiconductor light emitting diode, sapphire (Al 2 O 3 ) having a lattice constant and crystal structure similar to that of a nitride semiconductor is used as a base substrate in order to reduce crystal defects during epitaxial growth. When described with reference to as follows.

도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이고, 도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다. 1 is a planar structural diagram of a conventional nitride based semiconductor light emitting diode, and FIG. 2 is a cross sectional structural view of a conventional nitride based semiconductor light emitting diode.

도 1 및 도 2에서 볼 수 있는 바와 같이, 종래의 질화물계 반도체 발광다이오드는 사파이어를 기초 기판(20)으로서 사용한다.As can be seen in FIGS. 1 and 2, a conventional nitride based semiconductor light emitting diode uses sapphire as the base substrate 20.

또한, 제1 전극(18) 및 제2 전극(19)이 한 평면위에 평행하게 존재하며 발광층에서 생성된 빛은 투과성 제2 오믹 전극(17)으로부터 외부로 방출하는 구조로 이루어진다. 이러한 발광소자는 투와이어 본딩 타입(two-wire-bonding-type)이라 불리우며, 한 전극이 다른 전극과 수직하게 존재하는 수직전극형 발광소자와는 구별된다. 그리고, 이러한 투와이어 본딩 타입의 발광다이오드 구조는 절연체인 사파이어 기초 기판(20)의 위에 성장된 질화물계 반도체 발광다이오드에서 주로 사용된다.In addition, the first electrode 18 and the second electrode 19 are present in parallel on one plane, and the light generated in the light emitting layer is emitted from the transparent second ohmic electrode 17 to the outside. Such a light emitting device is called a two-wire-bonding-type and is distinguished from a vertical electrode light emitting device in which one electrode is perpendicular to the other electrode. The two-wire bonding type light emitting diode structure is mainly used in nitride-based semiconductor light emitting diodes grown on the sapphire base substrate 20 as an insulator.

그러나, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 절연체이기 때문에 제1 전극과 제2 전극을 모두 에피층의 성장면 위에 형성시킬 수밖에 없어서 와이어 본딩 패드면적을 확보해야하므로 소자의 크기를 줄이는데 한계가 있는 문제점이 있다. However, in the conventional nitride-based semiconductor light emitting diode, since the sapphire base substrate is an insulator, both the first electrode and the second electrode have to be formed on the growth surface of the epi layer, so that the wire bonding pad area must be secured. There is a problem with limitations.

또한 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 단단하기 때문에 소자를 분리하기 위한 랩핑된 기초기판의 두께를 75~100um정도로 얇게 할 수 밖에 없고, 다이아몬드펜이나 레이저(laser)를 이용하여 벽개라인을 형성해야 하는 문제점이 있다.In addition, conventional nitride-based semiconductor light emitting diodes have a rigid sapphire base substrate, so that the thickness of the wrapped base substrate for separating elements is about 75 to 100 μm, and is cleaved using a diamond pen or a laser. There is a problem of forming a line.

또한, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판의 가공이 어렵기 때문에 광추출이 용이한 형태로 가공하기가 힘든 문제점이 있다. In addition, the conventional nitride-based semiconductor light emitting diode is difficult to process the sapphire base substrate in the form of easy light extraction because it is difficult to process.

또한 종래의 질화물계 반도체 발광다이오드는, 소자분리를 위하여 다이아몬드 펜 또는 레이저 광원을 이용한 벽개라인(scribing line) 형성 및 벽개(braking)를 하고 있는데, 다이아몬드 펜의 사이즈와 레이저 빔의 크기 때문에 소자간 거리를 40~50um 확보해야만 하는 문제점과, 벽개시에 벽개면이 균일하지 못하여 외관불량을 유발시키는 문제점이 있다. In addition, conventional nitride-based semiconductor light emitting diodes are formed using a diamond pen or a laser light source to form a cleaving line and to break the device, because of the size of the diamond pen and the size of the laser beam. There is a problem that must secure a 40 ~ 50um, and when the cleavage of the cleavage surface is not uniform causing problems in appearance.

이에따라 종래의 질화물계 반도체 발광다이오드는 제조생산에 많은 시간과 비용이 소요되어 웨이퍼당 칩생산량의 향상에 장애가 되어 가격경쟁력 저하를 초래하는 문제점이 있다.Accordingly, the conventional nitride-based semiconductor light emitting diodes require a lot of time and cost in the production and production, which hinders the improvement of the chip yield per wafer, resulting in a decrease in price competitiveness.

이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법을 제공하는 데 있다.An object of the present invention is to solve such a conventional problem, it is possible to reduce the size of the device, to increase the thickness of the wrapped base substrate to separate the device, easy to extract light, uniform cleavage surface In addition, to provide a nitride-based semiconductor light emitting diode and a method for manufacturing the same, which can reduce the time and cost of production.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은, 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 버퍼층, 상기한 버퍼층 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판을 모따기 처리한 후, 상기한 사파이어 기초기판의 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지며, 상기 반사막은 Ti, Rd, Pt, Ta, Ni, Cr, Au, 중의 어느 하나 또는 이들 금속의 합금으로 이루어지며, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 한다.As a means for achieving the above object, the configuration of the apparatus of the present invention includes a sapphire base substrate, a buffer layer formed on the sapphire base substrate, a first conductive contact layer formed on the buffer layer, and the first conductive contact layer. A first electrode connected to the first electrode, a first cladding layer formed on the first conductive contact layer, a light emitting layer formed on the first conductive cladding layer, a second cladding layer formed on the light emitting layer, and the second cladding A nitride-based semiconductor light emitting diode comprising a second conductive contact layer formed on a layer and a second electrode formed on the second conductive contact layer, wherein the sapphire base substrate is chamfered and then the sapphire described above. It further comprises a reflective film on the surface where the thin film of the base substrate is not formed, the reflective film is Ti, Rd, Pt, Ta, Ni, It is made of one of Cr, Au, or an alloy of these metals, and the sapphire base substrate is chamfered to facilitate light extraction, characterized in that the chip structure is triangular.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은, 사파이어 기초기판 위에 성장된 질화물계 반도체 위에 제1 전극 및 제 2전극을 형성하는 단계, 상기 사파이어 기초기판을 랩핑 및 연마하는 단계, 상기 제1 전극 표면과 상기 사파이어 기초기판의 표면에 보호막(hard mask)을 형성하는 단계, 상기 사파이어 기초기판 위의 보호막(hard mask)을 사진 식각하여 상기 사파이어 기초기판의 표면을 일부 노출시키는 단계, 상기 사파이어 기초기판의 표면이 노출된 부분을 식각하여 모따기 및 벽개라인을 형성하는 단계, 사파이어 기초기판의 모따기 또는 벽개라인을 형성한 후 반사막이 사파이어 기판을 감싸도록 하여 반사막이 박리되지 않도록 하는 단계, 소자를 분리하는 단계를 포함하여 이루어지며, 상기한 랩핑 및 경면연마 단계에서는 기계적 연마, 습식식각 방법, 건식식각 방법을 어느 하나이상 이용하여 사파이어 기판을 연마하는 것을 특징으로 한다.As a means for achieving the above object, the configuration of the method of the present invention comprises the steps of: forming a first electrode and a second electrode on a nitride based semiconductor grown on a sapphire base substrate, lapping and polishing the sapphire base substrate, Forming a hard mask on the surface of the first electrode and the sapphire base substrate, and partially exposing the surface of the sapphire base substrate by photo etching the hard mask on the sapphire base substrate; Etching the exposed portion of the surface of the sapphire base substrate to form a chamfer and cleavage line, forming a chamfer or cleavage line of the sapphire base substrate, and then allowing the reflective film to surround the sapphire substrate so that the reflective film is not peeled off; It comprises a step of separating the device, in the lapping and mirror polishing step described above It is characterized by polishing the sapphire substrate using at least one of polishing, wet etching, and dry etching.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to describe in detail enough to enable those skilled in the art to easily carry out the present invention. . Other objects, features, and operational advantages, including the object, operation, and effect of the present invention will become more apparent from the description of the preferred embodiment.

참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.For reference, the embodiments disclosed herein are only presented by selecting the most preferred embodiment in order to help those skilled in the art from the various possible examples, the technical spirit of the present invention is not necessarily limited or limited only by this embodiment Rather, various changes, additions, and changes are possible within the scope without departing from the spirit of the present invention, as well as other equivalent embodiments.

도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 3 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a first embodiment of the present invention.

종래기술을 이용하여 제작하는 질화물계 발광 다이오드에서는 사파이어 기초기판을 가공하는 것이 어려워 사파이어 기초기판이 모따기가 되어 있지 않지만, 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드는 도 3에서 볼 수 있는 바와 같이 사파이어 기초기판(20)이 모따기가 되어 있는 삼각형 모양으로 되어 있으며 이러한 구조는 광의 임계각을 작게 하여 광 추출을 용이하게 한다. In the nitride-based light emitting diode fabricated using the prior art, it is difficult to process the sapphire base substrate, so that the sapphire base substrate is not chamfered, but the nitride-based semiconductor light emitting diode according to the first embodiment of the present invention can be seen in FIG. As shown, the sapphire base substrate 20 has a triangular shape with chamfers, and this structure makes light extraction easier by reducing the critical angle of the light.

도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 4 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a second embodiment of the present invention.

본 발명의 제2 실시예에 따른 질화물계 반도체 발광 다이오드의 구조는 제1 실시예의 구조와 비슷하지만, 도 4에서 볼 수 있는 바와 같이 특징적인 것은 사파이어 기초기판(20)의 모따기가 되어 있는 바막면위 전체에 반사막(21)이 증착되어 있다는 것이다. 이러한 반사막(21)은 사파이어 기초기판(20)쪽으로 향하는 광을 위로 향하도록 하여 광의 추출효율을 증가시킨다. 알루미늄(Al)으로 반사막(21)을 증착했을 경우 50%정도 광 추출효율이 증가한다. The structure of the nitride based semiconductor light emitting diode according to the second embodiment of the present invention is similar to that of the first embodiment, but the characteristic as shown in FIG. 4 is the chamfered surface of the sapphire base substrate 20. The reflective film 21 is deposited on the whole. The reflective film 21 directs the light directed toward the sapphire base substrate 20 to increase the light extraction efficiency. When the reflective film 21 is deposited by aluminum (Al), the light extraction efficiency increases by about 50%.

또한, 이와 같이 사파이어 기초기판(20)의 전체를 반사막(21)이 덮게 되면, 광이 측면으로 새어나가지 않도록 하여 광 추출효율을 높일 수 있을 뿐만 아니라, 반사막(21)과 사파이어 기초기판(20)과의 밀착력이 약하여 금속막이 박리되는 현상 을 피할 수 있다. In addition, when the reflective film 21 covers the entire sapphire base substrate 20 as described above, the light extraction efficiency can be improved by preventing light from leaking to the side, and the reflective film 21 and the sapphire base substrate 20 The adhesive force between them and the adhesive is weak, so that the phenomenon of peeling off the metal film can be avoided.

도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 5 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a third embodiment of the present invention.

본 발명의 제3 실시예에 따른 질화물계 발광 다이오드는, 도 5에서 볼 수 있는 바와 같이, 제1 리드 프레임(23), 제2 리드 프레임(24)에 칩(chip)이 접착되어 있고, 상기 칩을 제1 리드 프레임(23)에 부착하기 위하여 도전성 실버 페이스트(22)가 사용되고, 상기 칩의 제2 전극(19)을 제2 리드 프레임(24)에 연결하기 위하여 와이어(25)가 사용되는 구조로 이루어진다. In the nitride based light emitting diode according to the third exemplary embodiment of the present invention, as shown in FIG. 5, chips are bonded to the first lead frame 23 and the second lead frame 24. The conductive silver paste 22 is used to attach the chip to the first lead frame 23, and the wire 25 is used to connect the second electrode 19 of the chip to the second lead frame 24. Made of structure.

사파이어 기초기판(20)의 위에 증착한 반사막(21)은 도전성 실버 페이스트(22)와 접착하고 있지만 반사막(21)은 사파이어 기초기판(20)을 감싸는 형태를 하고 있다. 이러한 패키지 형태를 하고 있는 램프는 발광층(14)에서 생성된 광이 실버 페이스트(22)와 반응하지 않기 때문에 광에 의한 실버 페이스트(22)의 노화가 발생되지 않아 소자 신뢰성이 향상되며, 특히 자외선 영역의 발광 다이오드에서 효과적이다.The reflective film 21 deposited on the sapphire base substrate 20 is adhered to the conductive silver paste 22, but the reflective film 21 is formed to surround the sapphire base substrate 20. Since the lamp having such a package form does not react with the silver paste 22 because the light generated in the light emitting layer 14 does not cause aging of the silver paste 22 due to light, device reliability is improved, particularly in the ultraviolet region. It is effective in light emitting diodes.

도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩(flip chip) 형태로 실장한 경우의 단면도이다. 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드는, 도 6에서 볼 수 있는 바와 같이, 광이 사파이어 기초기판(20)으로부터 외부로 방출되도록 하며 제1 전극(18) 및 제2 전극(19)은 리드프레임(23, 24)에 실장되어 있다. FIG. 6 is a cross-sectional view illustrating a case where a nitride semiconductor light emitting diode according to a fourth exemplary embodiment of the present invention is mounted in the form of a flip chip. As shown in FIG. 6, the nitride-based semiconductor light emitting diode according to the fourth embodiment of the present invention allows light to be emitted from the sapphire base substrate 20 to the outside, and the first electrode 18 and the second electrode ( 19 is mounted on the lead frames 23 and 24.

또한, 습식 식각기술을 이용하여 사파이어 기초기판(20)에 돌기를 형성시켜 줌으로써 광의 난반사를 유도하여 광 추출 효율을 증가시키는 구조를 갖는다. 이러한 구조는 470nm의 파장을 갖는 청색 계열의 질화물계 발광다이오드뿐만이 아니라, 사파이어 기초기판위에 성장된 Inx(GayAl1-y)N (0<x<1, 0<y<1)계열의 모든 질화물계 반도체 발광다이오드에 적용할 수 있다.In addition, by forming a protrusion on the sapphire base substrate 20 by using a wet etching technology has a structure to induce diffuse reflection of light to increase the light extraction efficiency. This structure is not only a blue nitride-based light emitting diode having a wavelength of 470 nm but also an In x (Ga y Al 1-y ) N (0 <x <1, 0 <y <1) series grown on a sapphire base substrate. Applicable to all nitride semiconductor light emitting diodes.

상기한 바와 같은 구조를 갖는 제1, 제2, 제3, 제4 실시예에 따른 질화물계 반도체 발광다이오드를 제조하는 방법은 다음과 같다.A method of manufacturing the nitride-based semiconductor light emitting diode according to the first, second, third, and fourth embodiments having the structure as described above is as follows.

먼저, 사파이어 기초기판(20)의 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(11), n형 제1 도전 접촉층(12), 제1 클래드층(13), 발광층(14), 제2 클래드층(15) 및 p형 제2 도전 접촉층(16)을 차례로 적층시킨 에피기판을 준비한다.First, the buffer layer 11 and the n-type first conductive contact layer are formed on the sapphire base substrate 20 by using metal organic chemical vapor deposition (MOCVD), liquid phase epitaxial method (LPE), molecular beam epitaxial method (MBE), or the like. (12), an epitaxial substrate on which the first cladding layer 13, the light emitting layer 14, the second cladding layer 15, and the p-type second conductive contact layer 16 are sequentially stacked is prepared.

상기 제1 도전 접촉층(12), 발광층(14), 제2 도전 접촉층 (16)은 질화물계 반도체의 Inx(AlyGa1-y)N으로 이루어져 있다. 여기서 x, y의 조성비는 0<x<1와 0<y<1의 값을 가진다. 특히, 발광층(14)은 Inx(AlyGa1-y)N의 장벽층과 Inx(AlyGa1-y)N 우물층으로 이루어진 단일 양자 우물 구조 또는 다중양자 우물구조가 될 수 있으며 In, Ga, Al의 성분을 조절함으로써 InN(~1.8eV)의 밴드갭을 갖는 장 파장에서 부터 AlN(~6.2eV) 밴드 갭을 갖는 단 파장의 발광 다이오드를 자유롭게 제작 할 수 있다. 따라서 본 발명은 발광 파장의 460nm를 갖는 청색 질화물계 반도체 발광 다이오드에 국한 되지 않고 사파이어 기초 기판위에 제작된 모든 질화물계 반도체 발광 다이오드에 적용 할 수 있음을 이 분야의 통상의 지식을 가진 자는 이해 할 수 있을 것으로 판단된다. The first conductive contact layer 12, the light emitting layer 14, and the second conductive contact layer 16 are formed of In x (Al y Ga 1-y ) N of a nitride semiconductor. Here, the composition ratios of x and y have values of 0 <x <1 and 0 <y <1. In particular, the light-emitting layer (14) is In x (Al y Ga 1-y) N in the barrier layer and the In x (Al y Ga 1-y) can be a single quantum well structure or a multiple quantum well structure consisting of N well layer, and By controlling the components of In, Ga, and Al, a short wavelength light emitting diode having an AlN (˜6.2 eV) band gap can be freely manufactured from a long wavelength having an InN (˜1.8 eV) band gap. Therefore, it will be appreciated by those skilled in the art that the present invention can be applied to all nitride based semiconductor light emitting diodes manufactured on a sapphire base substrate, without being limited to blue nitride based semiconductor light emitting diodes having a light emission wavelength of 460 nm. I think there will be.

다음에, p형 제2 도전 접촉층(16)의 위에 오믹층 또는 투과성 제2 오믹 전극(17)을 형성하고, 상기한 제2 오믹 전극(17)의 위에 제2 전극(19)을 형성한다. 상기한 제2 오믹전극(17)과 제2 전극(19)은 전자빔(e-beam) 증착, 열 증착(thermal evaporation), 스퍼터링(sputtering) 등을 하나 이상 사용하여 형성한다. Next, the ohmic layer or the transparent second ohmic electrode 17 is formed on the p-type second conductive contact layer 16, and the second electrode 19 is formed on the second ohmic electrode 17 described above. . The second ohmic electrode 17 and the second electrode 19 are formed using at least one of electron beam (e-beam) deposition, thermal evaporation, thermal evaporation, and sputtering.

상기 제2 오믹 전극(17)은 NiO, NiAu, Ti, Ni, Au, Pd, Rh, Pt, Al, Cr, Ta 군중 하나이상 포함하는 금속을 박막 형태로 증착하거나, 이들 군중 하나이상을 포함하는 합금을 증착한 금속으로 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다. 여기서 제2전극은 투과성전극으로 형성 할 수도 있고 망형(mesh)으로 하는 구조를 형성 할 수도 있다. 여기서, 제1, 2전극(17, 18, 19)은 전자빔(E-Beam) 증착, 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 어느 하나 이상 사용하여 형성한다. 여기서 오믹접촉은 금속전극과 반도체 층과의 접촉저항을 낮춰준다.The second ohmic electrode 17 may deposit a metal including at least one of NiO, NiAu, Ti, Ni, Au, Pd, Rh, Pt, Al, Cr, and Ta in a thin film form, or include one or more of these groups. When the alloy is deposited and heat treated at 200C to 700C in an atmosphere containing oxygen or nitrogen, good ohmic characteristics can be obtained. In this case, the second electrode may be formed as a transparent electrode or may have a mesh structure. Here, the first and second electrodes 17, 18, and 19 are formed using any one or more of electron beam (E-Beam) deposition, thermal evaporation, sputtering, and the like. The ohmic contact lowers the contact resistance between the metal electrode and the semiconductor layer.

상기 제2 전극(19)을 Ti/Ni/Au, Pd/Au중 어느 하나의 금속을 증착한 후에는 질소 또는 산소를 포함하는 분위기의 퍼니스(furnace)에서 300℃ 내지 700℃ 사이의 온도, 바람직하게는 500~600℃ 정도의 온도로 열처리하여 제2 전극(19)과 투과성 오믹 접촉을 형성함으로써 반도체 층과의 접촉 저항을 낮춰준다.After depositing the metal of any one of Ti / Ni / Au and Pd / Au on the second electrode 19, a temperature between 300 ° C. and 700 ° C. in a furnace containing nitrogen or oxygen is preferable. Preferably, heat treatment is performed at a temperature of about 500 to 600 ° C. to form a transparent ohmic contact with the second electrode 19 to lower the contact resistance with the semiconductor layer.

이어서, 제1 도전 접촉층(12)을 노출시키기 위하여 제1 도전 접촉층(12)을 메사 식각(mesa etching)을 한 후, 그 위에 제1 전극(18)을 증착 형성한다. 상기한 제1 전극(18)을 증착한 후에는 질소 또는 산소 분위기의 퍼니스(furnace)에서 300℃ 내지 700℃ 사이의 온도, 바람직하게는 500~600℃ 정도의 온도로 열처리하여 반도체 층과의 접촉 저항을 낮추어준다.Subsequently, mesa etching is performed on the first conductive contact layer 12 to expose the first conductive contact layer 12, and then a first electrode 18 is deposited thereon. After the deposition of the first electrode 18, a heat treatment is performed at a temperature of 300 ° C to 700 ° C, preferably 500 to 600 ° C, in a furnace in a nitrogen or oxygen atmosphere to contact the semiconductor layer. Lower the resistance

상기 제1 전극(18)은 Ti, Al, Cr, Cr/Ni/Au, Ti/Al, Al, TiAl/Ti/Au, Ti/Ni/Au, Ta등 합금을 이용한 단일층 또는 다중층을 증착하여 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다. The first electrode 18 deposits a single layer or multiple layers using alloys such as Ti, Al, Cr, Cr / Ni / Au, Ti / Al, Al, TiAl / Ti / Au, Ti / Ni / Au, Ta, and the like. By heat treatment at 200C to 700C in an atmosphere containing oxygen or nitrogen, good ohmic characteristics can be obtained.

다음에, 사파이어 기초기판(20)을 ICP(Inductive coupled plasma)/RIE(Reactive Ion Etching) 건식식각, 기계적 연마(lapping)를 하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 이 때, 사파이어 기초기판(20)의 두께는 가능한 얇게 하는 것이 좋으나, 너무 얇으면 사파이어 기초기판(20)이 휠 염려가 있고 공정상 취급하기가 어려우므로 약 40um~500um 정도로 하는 것이 바람직하다. 여기서 사파이어 기초기판(20)을 연마하는 단계에서 기계적 연마, 습식식각을 혼용하는 이유는 시간과 비용을 절감하기 위함이다. 즉 기계적 연마는 연마속도가 빠른 반면 사파이어 기초기판(20)의 경면화가 어렵고, 습식식각은 연마속도가 늦고 경면을 만들기 쉽다.Next, the sapphire base substrate 20 is cut by ICP (Inductive coupled plasma) / RIE (Reactive Ion Etching) dry etching and mechanical lapping, and the wrapped surface is mirror polished to make it smooth. At this time, the thickness of the sapphire base substrate 20 may be as thin as possible. However, if the thickness is too thin, the sapphire base substrate 20 may be wheely and difficult to be handled in the process. The reason for mixing mechanical polishing and wet etching in the step of polishing the sapphire base substrate 20 is to save time and cost. That is, while mechanical polishing has a high polishing speed, it is difficult to mirror the sapphire base substrate 20, and wet etching is slow and easy to make mirror surfaces.

이후, 사파이어 기초기판(20)의 식각 특성을 활용하여 소자 분리를 위한 모따기 또는 벽개(cleave) 라인(26)을 동시에 실시할 수 있는데, 사파이어 기초기판(20)의 식각시에 반도체 표면 및 전극을 보호하면서 하드 마스크로 이용하기 위하여 액상유리(spin on glass), SiN, SiO 같은 보호막을 1um 정도 증착한다. 즉, 경면 연마 후, 에피박막 표면 및 사파이어 기초기판(20)의 표면에 PECVD로 액상유리, SiN, SiO 등과 같은 하드 마스크(hard mask)를 보호막으로서 증착하고 임 시 기판을 부착한다. 이때 에피박막 표면위의 보호막 형성은 에피표면의 오염을 방지하기 위하여 사파이어 기판을 연마하기 전에 형성하는 것이 바람직하다.Thereafter, by using the etching characteristics of the sapphire base substrate 20, the chamfer or cleave line 26 for device separation may be simultaneously performed. When the sapphire base substrate 20 is etched, the semiconductor surface and the electrode may be removed. In order to use as a hard mask while protecting, a protective film such as spin on glass, SiN, or SiO is deposited by about 1 μm. That is, after mirror polishing, a hard mask such as liquid glass, SiN, SiO, or the like is deposited as a protective film on the surface of the epitaxial film and the surface of the sapphire base substrate 20 by attaching a temporary substrate. At this time, it is preferable to form the protective film on the epitaxial film surface before polishing the sapphire substrate in order to prevent contamination of the epi surface.

이어서, 사파이어 기초기판(20) 표면에 형성되어 있는 하드 마스크를 RIE(Reactive Ion Etching) 또는 BOE(Buffer Oxide Echant)로 식각하여 모따기 또는 스크라이빙, 벽개라인이 형성될 부분에 사파이어 기초기판(20)의 일부분을 노출한다. 이때, 보호막의 식각은 RIE를 이용하거나 BOE 용액을 사용하여 진행한다. Subsequently, the hard mask formed on the surface of the sapphire base substrate 20 is etched with Reactive Ion Etching (RIE) or Buffer Oxide Echant (BOE) to chamfer, scribe, or cleavage lines, and the sapphire base substrate 20 To expose a portion of the. At this time, the etching of the protective film is performed using RIE or BOE solution.

사파이어 기초기판(20)의 노출된 부분을 식각하는 단계에서, CMP(Chemical Mechanical Polishing), ICP/RIE, RIE(Reactive Ion Etching) 등과 같은 건식식각 기술을 어느 하나 이상 혼용하여 사용할 수도 있고, 또는 습식식각 기술을 혼용할 수도 있다. In the step of etching the exposed portion of the sapphire base substrate 20, one or more dry etching techniques such as CMP (Chemical Mechanical Polishing), ICP / RIE, Reactive Ion Etching (RIE), etc. may be used in combination, or wet. Etching techniques can also be used.

건식식각 방법을 사용하는 경우에는, 건식식각에는 ICP/RIE 또는 RIE를 이용하는데, 사파이어 기초기판(20)을 빠르게 식각하기 위해서 ICP와 RIE 출력을 가능한 한 높여 주는 것이 좋지만 질화물 반도체 에피층을 손상시킬 수 있기 때문에 주의가 필요하다. In the case of using the dry etching method, ICP / RIE or RIE is used for dry etching. In order to quickly etch the sapphire base substrate 20, it is desirable to increase the output of ICP and RIE as much as possible, but it may damage the nitride semiconductor epilayer. Be careful because you can.

습식식각 방법을 사용하는 경우에는, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4 ) 및 알루에치(4H3PO4 + 4CH3COOH + HNO3 + H2O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액에 담가 사파이어 기초기판(20)을 식각할 수 있다. When using the wet etching method, hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), and aloe The sapphire base substrate 20 may be etched by immersing in a mixed solution by any one of the values (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) or a combination thereof.

사파이어 기초기판(20)을 상기한 바와 같이, ICP/RIE 또는 RIE를 이용하는 건식식각 방법, 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 알루에치(4H3 PO4 + 4CH3COOH + HNO3 + H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 이용하는 습식식각 방법으로 일정깊이까지 식각하여 모따기라인 또는 스크라이빙 라인(26)을 형성시킨다. As described above, the sapphire base substrate 20 is a dry etching method using ICP / RIE or RIE, or hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H In a wet etching method using a mixed solution of any one or a combination of 2 SO 4 ), phosphoric acid (H 3 PO 4 ), aluene (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) Etching to a certain depth to form a chamfering line or scribing line (26).

위의 식각과정에서 하드마스크로 사용한 유리(gass), SiN, SiO 등과 같은 보호막은 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4 + 4CH3COOH + HNO3 + H2O) 같은 혼합용액에 거의 식각되지 않았을 뿐만 아니라, ICP/RIE 같은 건식식각에서도 높은 식각 내구성을 갖고 있어 그 활용 범위는 크다고 하겠다. Protective layers such as glass (gass), SiN, SiO, etc. used as hard masks in the above etching process are hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), Hardly etched in mixed solutions such as phosphoric acid (H 3 PO 4 ) and allues (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O), but also high etching in dry etching such as ICP / RIE. It is durable and its use range is large.

도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다. 도 7에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각 속도는 ICP 및 RIE 출력(직류 바이어스 전압)을 증가시킴에 따라 식각속도가 증가하며, 특정한 식각조건에서 식각속도는 0.5um/min 정도로 1um 스크라이빙 라인(27) 및 벽개라인(28)을 형성하는데 2분정도 소요된다. 7 is a graph showing the etching rate of the sapphire base substrate for the ICP / RIE dry etching. As can be seen in Figure 7, the etching rate of the sapphire base substrate 20 is increased by increasing the ICP and RIE output (direct current bias voltage), the etching rate is 0.5um / min under a specific etching conditions It takes about 2 minutes to form 1um scribing line 27 and cleavage line 28 to the extent.

도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다. 도 8에서 볼 수 있는 바와 같이, 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화, 공정 용이성 등을 고려해 볼 때, 본 발명이 제시한 방법은 종래의 방법보다 유리하다는 것을 알 수 있다. 8 is a graph showing the etching rate of the sapphire base substrate for the solution of sulfuric acid and phosphoric acid. As can be seen in Figure 8, the etching rate of sapphire is more than 1um / min at a specific temperature, considering the production cost, productivity, process stabilization, process ease, etc., the method proposed by the present invention is advantageous than the conventional method You can see that.

도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면을 나타낸 도면이다. 도 9에서 볼 수 있는 바와 같이, 식각된 표면은 깨끗하며 식각된 면은 일정한 각도로 경사져 있다. 사파이어 기초기판(20)은 20분 동안에 22.4um 식각되어 1.1um/min의 식각속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 대량생산을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다. 9 is a view showing a surface etched sapphire base substrate with a mixture of sulfuric acid and phosphoric acid. As can be seen in Figure 9, the etched surface is clean and the etched surface is inclined at a constant angle. The sapphire base substrate 20 was etched at 22.4um for 20 minutes, resulting in an etching rate of 1.1um / min. This etching rate is comparable to the dry etching rate, and considering the mass production of chips, there is no problem at all. Wet etching is not limited by the productivity of the equipment. There is an advantage.

도 10은 황산(H2SO4)과 인산(H3PO4)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. 도 10에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각된 깊이는 오픈된 패턴폭에 따라 다르며, 오픈된 선폭이 넓을수록 깊다는 것을 알 수 있다. 선폭이 57um의 패턴은 24um의 깊이까지 식각되어 어스팩프 비가 0.4인 반면 10um 선폭을 갖는 패턴은 단지 1.5um의 깊이 밖에 식각되지 않아 어스팩트 비는 0.1 밖에 되지 않는다. 다시 말하면, 습식식각에서 사이이어 기초기판(20)은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존하고 일정 깊이에서 식각이 정지된다. 특히 일정깊이에서 식각이 정지될 뿐만 아니라 더 이상 옆으로 식각이 진행되지 않는다. 대부분 사용되는 사파이어 기초기판(20)은 (0001)방향의 C-면이며 습식식각을 하면 도 9에서 보는 바와 같이 방향에 따라 식각면의 각도는 54도 또는 25도 정도의 경사면을 이룬다. 이러한 현상은 (0001)면과 식각된 R, M, A-면의 파셋(etched facet)면이 식각 속도가 다르기 때문이다. FIG. 10 is a cross-sectional view of the case where a sapphire base substrate is etched for a pattern having various line widths by a solution of sulfuric acid (H 2 SO 4) and phosphoric acid (H 3 PO 4). As can be seen in Figure 10, the etched depth of the sapphire base substrate 20 depends on the pattern width opened, it can be seen that the wider the line width is wider. Patterns with a line width of 57um are etched to a depth of 24um and the aspect ratio is 0.4, whereas patterns with a line width of 10um are only etched at a depth of 1.5um, so the aspect ratio is only 0.1. In other words, in wet etching, the thinner base substrate 20 is oriented in wet etching, and the etching depth depends on the patterned line width and the etching stops at a certain depth. In particular, not only the etch stops at a certain depth, but also no longer progresses laterally. Most commonly used sapphire base substrate 20 is a C-plane in the (0001) direction and when wet etching, as shown in Figure 9, the angle of the etching surface forms an inclined surface of about 54 degrees or 25 degrees. This phenomenon is due to the difference in etching speed between the (0001) plane and the etched facet plane of the R, M, and A-planes.

위와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있고, 오픈된 선폭을 좁히면 1um이하의 깊이로도 식각깊이를 조절할 수 있다는 것을 의미한다. 스크라빙 라인(26) 또는 벽개 라인(27)의 깊이는 1um 선폭 및 깊이면 충분하지만, 추출효율 증가를 위한 사파이어 기초기판(20)의 모따기 깊이는 바람직하게 5~100um일 수 있다. Based on the above results, the etching depth is determined by the open line width, and by adjusting the open line width, the etching depth can be adjusted freely. When the open line width is narrowed, the etching depth can be adjusted to a depth of 1um or less. It means that there is. The depth of the scribing line 26 or cleavage line 27 is sufficient 1um line width and depth, but the chamfering depth of the sapphire base substrate 20 to increase the extraction efficiency may be preferably 5 ~ 100um.

이러한 습식식각 특성을 활용하면 일정 깊이에서 식각이 정지되어 모따기 및 스크라이빙 라인(26)이 형성되므로 추가 공정 없이 용이하게 소자를 제작할 수 있다는 장점이 있다. 특히, 사파이어 기초기판(20)의 방향에 따라 특정한 식각면을 형성하고 있고 방향에 따라 식각속도가 다르므로 특정한 사파이어 면위에 질화물 반도체를 성장하면 습식식각 기술로 사파이어 기초기판(20)의 위에 비아 홀(via hole)을 형성하여 제1전극(18)을 형성함으로써 수직 전극형 발광다이오드를 만들 수 있다. 또한 (0001)면의 사파이어 기초기판(20)을 습식식각하면 삼각형 모양(V-grooved shape) 선폭을 형성시킬 수 있으므로 양자세선 같은 새로운 질화물 반도체 구조의 소자를 만들 수 있을 것으로 기대되며, 다양한 패턴위에 질화물계 반도체 박막을 성장시킴으로써 격자결함이 적고 광추출효율이 개선된 양질의 반도체 박막을 성장시킬 수 있다. By utilizing such wet etching characteristics, since the etching is stopped at a predetermined depth, the chamfering and scribing lines 26 are formed, and thus the device can be easily manufactured without an additional process. In particular, since a specific etching surface is formed according to the direction of the sapphire base substrate 20 and the etching speed is different depending on the direction, when the nitride semiconductor is grown on the specific sapphire surface, the via hole is formed on the sapphire base substrate 20 by the wet etching technique. The vertical electrode type light emitting diode can be manufactured by forming a via hole to form the first electrode 18. In addition, wet etching the sapphire base substrate 20 on the (0001) plane can form a V-grooved shape line width, and thus it is expected that a device of a new nitride semiconductor structure such as a quantum thin line can be made. By growing a nitride-based semiconductor thin film it is possible to grow a high quality semiconductor thin film with less lattice defects and improved light extraction efficiency.

상기한 사파이어 기초기판(20)의 습식 식각은 다음과 같은 방법으로 진행한다. The wet etching of the sapphire base substrate 20 proceeds in the following manner.

테스트 사파이어 기판을 이용한 식각 용액에 의한 사파이어 기초기판(20)의 식각 속도를 측정하여 식각하고자 하는 깊이의 120%에 해당하는 두께의 사파이어 기판을 식각할 시간동안 식각용액에 담가두면 된다. The etching rate of the sapphire base substrate 20 by the etching solution using the test sapphire substrate may be measured and immersed in the etching solution for a time to etch the sapphire substrate having a thickness corresponding to 120% of the depth to be etched.

한편, 식각속도는 용액의 온도에 의존하므로 식각 용액의 온도는 60℃ 이상, 바람직하게는 280~350℃로 유지하는 것이 공정시간 단축을 위하여 바람직하다. On the other hand, since the etching rate depends on the temperature of the solution, it is preferable to maintain the temperature of the etching solution at 60 ° C. or higher, preferably 280 to 350 ° C. to shorten the process time.

식각 용액의 온도를 60℃ 이상으로 유지하기 위한 가열은 히터위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접가열 방식을 채택할 수 있다. The heating for maintaining the temperature of the etching solution above 60 ℃ may employ a direct heating method to put the solution on the heater, or to directly contact the heater with the solution and indirect heating method using light absorption.

또한 식각용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 대기압 이상으로 높여 줄 수 있다. In addition, in order to increase the temperature of the etching solution to a temperature higher than the boiling point of the solution, the pressure may be raised above atmospheric pressure.

사파이어 기초기판(20)의 위에 스크라이빙 라인(26) 및 벽개라인(27)을 형성하기 위해서는 CMP, ICP/RIE, RIE 같은 건식식각 기술을 혼용할 수도 있다. In order to form the scribing line 26 and the cleavage line 27 on the sapphire base substrate 20, dry etching techniques such as CMP, ICP / RIE, and RIE may be used.

도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 예를 보여 주는 것이다. 여기서 모따기 라인을 형성하는 경우에는 별도의 스크라이빙 라인(26, 27)을 형성할 필요가 없다. 도 12에서 볼 수 있는 바와 같이, 소자를 분리 또는 벽개할 장소에 습식식각 방법을 이용하여 스크라이빙 라인(27) 또는 벽개라인(26, 27)을 형성할 수 있다. 이 단계에서는 사파이어 기초기판(20)의 모따기와 스크라이빙 라인 또는 벽개라인(26, 27)이 동시에 이루어질 수 있다. 이 때 칩간 경계 부분에 식각 마스크로 사용되는 보호막의 개구폭을 아주 좁게 하면 습식식각시에 일정 깊이에서 자동으로 식각이 멈추게 되므로 사파이어 기초기판(20)의 두께와 모따기 깊이를 고려하여 식각이 이루어져야 한다. 이 단계에서 소자가 분리되지 않도록 하기 위해서다. 스크 라이빙 라인 또는 벽개라인(26, 27)의 깊이는 1~3um 정도가 바람직하지만 사파이어 기초기판(20)의 모따기를 스크라이빙 라인 또는 벽개라인(26, 27)으로 이용할 때는 20um, 바람직하게는 0.1~100um 이상 깊어도 된다. 종래의 질화물계 반도체 발광소자 제작 방법에서는 소자를 분리하기 위한 칩 간격(26, 27)을 40~50um로 하여 스크라이빙하고 있는 것을, 본 발명에서는 칩 간격(26, 27)을 10um 이내로 축소시킬 수 있어서 하나의 웨이퍼에서 생산되는 칩의 수를 증가시킬 수 있다. FIG. 12 shows an example in which chamfered lines or scribing lines 26 and 27 of a sapphire base substrate are formed to separate devices by a wet etching method. In the case of forming a chamfer line, it is not necessary to form separate scribing lines 26 and 27. As can be seen in FIG. 12, the scribing line 27 or cleavage lines 26 and 27 may be formed using a wet etching method at a place where the device is to be separated or cleaved. In this step, the chamfer of the sapphire base substrate 20 and the scribing lines or cleavage lines 26 and 27 may be simultaneously performed. At this time, if the opening width of the passivation layer used as an etching mask is very narrow at the boundary between chips, the etching is automatically stopped at a certain depth during wet etching, so the etching should be made in consideration of the thickness and chamfering depth of the sapphire base substrate 20. . This is to ensure that the device is not separated at this stage. The depth of the scribing line or cleavage lines 26 and 27 is preferably about 1 to 3 μm, but when the chamfer of the sapphire base substrate 20 is used as the scribing line or cleavage lines 26 and 27, it is preferably 20 μm. May be deeper than 0.1-100um. In the conventional nitride-based semiconductor light emitting device manufacturing method, the chip spacing 26, 27 for separating the device is scribed to 40 ~ 50um, in the present invention, the chip spacing 26, 27 is reduced to within 10um This can increase the number of chips produced in one wafer.

또한, 본 발명의 반도체 발광다이오드에서는 광 추출 효율을 증가시키기 위하여 사파이어 기초기판(20) 위에 반사막(21)을 형성할 수 있다. 상기한 반사막(21)은 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 후, 하드 마스크로 사용한 SiN 또는 SiO를 BOE에 식각하여 광 반사성이 우수하고 오믹 접촉을 형성할 수 있는 도전 물질로 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하거나, 또는 Ti/Al, Ti/Al/Au, Rh/Au, Rh/Au/Pt/Au, Pd/Au, Ti/Al/Pt/Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착한 후 리프트 오프하여 형성한다. 이어서 소자를 벽개하여 소자를 분리하면 된다. In the semiconductor light emitting diode of the present invention, the reflective film 21 may be formed on the sapphire base substrate 20 to increase the light extraction efficiency. The reflective film 21 forms a chamfering line or scribing lines 26 and 27 and then etches SiN or SiO used as a hard mask to the BOE to provide excellent light reflectivity and form an ohmic contact. Deposition of any one of Ti, Al, Rd, Pt, Ta, Ni, Cr, Au or an alloy of these metals, or Ti / Al, Ti / Al / Au, Rh / Au, Rh / Au / Pt / It is formed by depositing any one of Au, Pd / Au, Ti / Al / Pt / Au, or an alloy of these metals, and then lifting it off. The device may then be cleaved to separate the device.

본 발명에서 제시한 방법은 건식 또는 습식식각 방법으로 소자를 분리할 장소에 삼각형 형태의 스크라이빙 라인을 형성시켜 줌으로써 용이하게 소자를 분리할 수 있을 뿐만 아니라, 사파이어 기초기판을 삼각형 모양으로 형성시켜 광 임계각을 낮추어 줌으로써 광 추출 효율을 증가시킬 수 있다. The method proposed in the present invention can be easily separated by forming a scribing line in the form of a triangle at a place where the device is to be separated by a dry or wet etching method, and by forming a sapphire base substrate into a triangle shape. The light extraction efficiency can be increased by lowering the light critical angle.

또한, 본 발명에서는 습식식각 기술을 이용하여 사파이어 기초기판위에 소자분리를 위한 스크라이빙 라인을 형성한 후, 사파이어 기초기판위에 반사막을 증착 하면 반사막이 박리되는 현상을 피할 수 있을 뿐만 아니라, 광 추출 효율을 증가 시킬 수 있고, 공정이 용이하고 공정비용이 저렴하여 대량생산이 가능하다. In addition, in the present invention, after forming a scribing line for device separation on the sapphire base substrate by using a wet etching technique, if the reflective film is deposited on the sapphire base substrate, not only the phenomenon that the reflective film is peeled off, but also light extraction The efficiency can be increased, the process is easy, and the process cost is low, so mass production is possible.

또한, 본 발명에서는 소자분리를 위한 랩핑, 경면연마, 벽개라인 형성을 기계적 연마방법과 건식 또는 습식 식각 방법을 어느 하나이상 이용하기 때문에 생산성이 크게 향상되고, 특히 소자분리를 위한 종래의 스크라이빙 공정을 습식식각, 건식식각 기술을 어느 하나이상 이용한 방법으로 대체함으로써 포토 사진식각 기술과 식각기술만으로 소자분리가 가능하게 되어, 표준화된 공정이 가능하고 대량생산이 용이해진다.In addition, in the present invention, the productivity is greatly improved since the lapping, mirror polishing, and cleavage line formation for device isolation use any one or more of a mechanical polishing method and a dry or wet etching method, in particular, conventional scribing for device separation. By replacing the process with one or more of wet etching and dry etching techniques, device isolation is possible using only photo-photolithography techniques and etching techniques, which enables standardized processes and facilitates mass production.

이상의 실시예에서 살펴 본 바와 같이 이 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 효과를 갖는다. As described in the above embodiment, the present invention can reduce the size of the device, can increase the thickness of the wrapped base substrate for separating the device, easy light extraction, uniform cleavage surface, manufacturing production It has the effect, which can reduce the time and cost.

Claims (34)

삭제delete 삭제delete 삭제delete 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 버퍼층, 상기한 버퍼층 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, A sapphire base substrate, a buffer layer formed on the sapphire base substrate, a first conductive contact layer formed on the buffer layer, a first electrode connected to the first conductive contact layer, and formed on the first conductive contact layer A first cladding layer, a light emitting layer formed on the first conductive cladding layer, a second cladding layer formed on the light emitting layer, a second conductive contact layer formed on the second cladding layer, and the second conductive contacting layer In a nitride-based semiconductor light emitting diode comprising a second electrode formed thereon, 상기한 사파이어 기초기판을 모따기 처리한 후, 상기한 사파이어 기초기판의 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지며,After chamfering the sapphire base substrate, the sapphire base substrate further comprises a reflective film on the surface where the thin film is not formed, 상기 반사막은 Ti, Rd, Pt, Ta, Ni, Cr, Au, 중의 어느 하나 또는 이들 금속의 합금으로 이루어지며,The reflective film is made of any one of Ti, Rd, Pt, Ta, Ni, Cr, Au, or an alloy of these metals, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 하는 질화물계 반도체 발광다이오드.The sapphire base substrate is a nitride-based semiconductor light emitting diode, characterized in that the chip structure is chamfered to facilitate light extraction. 제4항에 있어서, 상기 사파이어 기초기판은 요철의 형태를 갖는 것을 특징으로 하는 질화물계 반도체 발광 다이오드.The nitride-based semiconductor light emitting diode of claim 4, wherein the sapphire base substrate has a concave-convex shape. 제4항에 있어서, 상기 사파이어 기초기판의 두께는 40um에서 500um 사이인 것을 특징으로 하는 질화물계 반도체 발광 다이오드.The nitride-based semiconductor light emitting diode of claim 4, wherein the sapphire base substrate has a thickness of 40um to 500um. 제4항에 있어서, 상기 버퍼층, 제1 도전 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전 접촉층은 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)로 구성되는 질화물계 반도체 발광 다이오드.The method of claim 4, wherein the buffer layer, the first conductive contact layer, the first cladding layer, the light emitting layer, the second cladding layer, the second conductive contact layer is In x (Ga y Al 1-y ) N (composition ratio x, y is A nitride based semiconductor light emitting diode comprising 0 <x <1, 0 <y <1). 제4항에 있어서, 상기 제1 전극은 Ti/Ni/Au, Al중 어느 하나의 금속구조로 이루어지는 질화물계 반도체 발광 다이오드.The nitride-based semiconductor light emitting diode of claim 4, wherein the first electrode is formed of any one of Ti / Ni / Au and Al metal structures. 제4항에 있어서, 상기 제2 전극은 Ti/Ni/Au, Pd중 어느 하나의 금속구조로 이루어지는 질화물계 반도체 발광 다이오드.The nitride-based semiconductor light emitting diode of claim 4, wherein the second electrode is formed of any one of Ti / Ni / Au and Pd. 삭제delete 삭제delete 사파이어 기초기판 위에 성장된 질화물계 반도체 위에 제1 전극 및 제 2전극을 형성하는 단계,Forming a first electrode and a second electrode on the nitride semiconductor grown on the sapphire base substrate, 상기 사파이어 기초기판을 랩핑 및 경면연마하는 단계,Wrapping and mirror-polishing the sapphire base substrate; 상기 제1 전극 표면과 상기 사파이어 기초기판의 표면에 보호막(hard mask)을 형성하는 단계,Forming a hard mask on the surface of the first electrode and the surface of the sapphire base substrate; 상기 사파이어 기초기판 위의 보호막(hard mask)을 사진 식각하여 상기 사파이어 기판의 표면을 일부 노출시키는 단계,Photo-etching a hard mask on the sapphire base substrate to partially expose the surface of the sapphire substrate; 상기 사파이어 기초기판의 표면이 노출된 부분을 식각하여 모따기 및 벽개라인을 형성하는 단계, Etching the exposed portions of the surface of the sapphire base substrate to form chamfers and cleavage lines; 사파이어 기초기판의 모따기 또는 벽개라인을 형성한 후 반사막이 사파이어 기판을 감싸도록 하여 반사막이 박리되지 않도록 하는 단계,Forming a chamfer or cleavage line of the sapphire base substrate and then allowing the reflective film to surround the sapphire substrate so that the reflective film does not peel off; 소자를 분리하는 단계를 포함하여 이루어지며,It comprises a step of separating the device, 상기한 랩핑 및 경면연마 단계에서는 기계적 연마, 습식식각 방법, 건식식각 방법을 어느 하나이상 이용하여 사파이어 기판을 연마하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.In the lapping and mirror polishing step, the sapphire substrate is polished using at least one of mechanical polishing, wet etching, and dry etching. 제 12항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4 + 4CH3COOH + HNO3 + H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein in the wet etching method, hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ) And an etchant using a mixed solution of any one or a combination of aluenes (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O). 제 13항에 있어서, 상기한 식각액은 60℃ 이상의 온도로 가열된 상태에서 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 13, wherein the etching solution is used in a state of being heated to a temperature of 60 ° C. or higher. 제 14항에 있어서, 상기 가열은 히터를 이용한 직접가열 방식으로 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 14, wherein the heating is performed by a direct heating method using a heater. 제 14항에 있어서, 상기 가열은 광흡수를 이용한 간접 가열 방식으로 이루어지는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 14, wherein the heating is performed by indirect heating using light absorption. 제 14항에 있어서, 상기 가열시에 높은 온도로 높여 주기 위해서 대기압 이상으로 압력을 높여 사용하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of manufacturing a nitride-based semiconductor light emitting diode according to claim 14, wherein the pressure is raised above atmospheric pressure to increase the temperature to a high temperature during the heating. 제 12항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE 또는 RIE 중 어느 하나를 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein the dry etching method uses any one of ICP / RIE and RIE. 제12항에 있어서, 상기한 소자분리 단계에서는 습식식각 방법 또는 건식식각 방법을 어느 하나이상 이용하여 소자분리를 위한 벽개라인을 형성하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein in the device isolation step, a cleavage line for device isolation is formed using at least one of a wet etching method and a dry etching method. 제 19항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.20. The method of claim 19, wherein the wet etching method includes hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ). And an etchant using a mixed solution of one or a combination of aluenes (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O). 제 19항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE, RIE 중 어느 하나를 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.20. The method of claim 19, wherein the dry etching method uses any one of ICP / RIE and RIE. 제 19항에 있어서, 상기 건식식각 방법에서는 BCL3, Cl2, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 19, wherein in the dry etching method, at least one of BCL 3 , Cl 2 , HBr, and Ar is used as an etching gas. 제 12항에 있어서, 상기한 모따기 및 벽개 라인이 삼각형(V-groove)이 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein the chamfering and cleaving lines are etched to form a triangle (V-groove). 제 12항에 있어서, 상기한 모따기 및 벽개 라인이 트랜치 형태가 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein the chamfering and cleaving lines are etched to form trenches. 제 12항에 있어서, 상기한 벽개라인 형성과 광 추출을 위한 모따기를 동시에 실시하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of manufacturing a nitride-based semiconductor light emitting diode according to claim 12, wherein said cleavage line formation and chamfering for light extraction are simultaneously performed. 제 12항에 있어서, 상기한 모따기 및 벽개라인을 형성하는 단계에서는 습식, 건식 식각방법을 어느 하나 이상 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein the forming of the chamfer and cleavage line comprises using at least one of a wet and a dry etching method. 제 26항에 있어서, 상기한 습식식각 방법에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각액을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.27. The method of claim 26, wherein the wet etching method comprises hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ). And an etchant using a mixed solution of one or a combination of aluenes (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O). 제 26항에 있어서, 상기한 건식식각 방법에서는 ICP/RIE, RIE 중 어느 하나를 이용하는ㄴ 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.27. The method of claim 26, wherein the dry etching method uses any one of ICP / RIE and RIE. 제26항에 있어서, 상기 건식식각 방법에서는 BCL3, Cl2, HBr, Ar 중의 적어도 하나를 식각 가스로 사용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 26, wherein in the dry etching method, at least one of BCL 3 , Cl 2 , HBr, and Ar is used as an etching gas. 제 12항에 있어서, 상기한 보호막은 에폭시, 글래스, SiN, SiO중 어느 하나 이상을 이용하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of manufacturing a nitride-based semiconductor light emitting diode according to claim 12, wherein said protective film uses at least one of epoxy, glass, SiN, and SiO. 제 12항에 있어서, 상기한 랩핑 및 경면연마단계에서는 사파이어 기판의 두께를 40~400um 범위로 하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein in the lapping and mirror polishing steps, the thickness of the sapphire substrate is in the range of 40 to 400 um. 제 12항에 있어서, 상기 모따기 단계에서는 사파이어 기판의 모따기 깊이 두께를 0.1~100um 범위로 하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein in the chamfering step, the chamfering depth thickness of the sapphire substrate is 0.1 to 100um. 제 12항에 있어서, 상기 벽개라인 형성 단계에서는 사파이어 기초기판을 0.01~100um 범위로 식각하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드의 제조 방법.The method of claim 12, wherein in the cleavage line forming step, the sapphire base substrate is etched in a range of 0.01 to 100 μm. 제 12항에 있어서, 상기한 연마 단계에서는 상기한 사파이어 기판의 표면을 경면 연마하여 거칠기가 10um 이하가 되도록 하는 질화물계 반도체 발광 다이오드의 제조 방법.13. The method of claim 12, wherein in the polishing step, the surface of the sapphire substrate is mirror polished to have a roughness of 10 μm or less.
KR20030096674A 2003-12-24 2003-12-24 GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching KR100576317B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20030096674A KR100576317B1 (en) 2003-12-24 2003-12-24 GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching
PCT/KR2004/003424 WO2005062392A1 (en) 2003-12-24 2004-12-23 Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030096674A KR100576317B1 (en) 2003-12-24 2003-12-24 GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching

Publications (2)

Publication Number Publication Date
KR20050013046A KR20050013046A (en) 2005-02-02
KR100576317B1 true KR100576317B1 (en) 2006-05-03

Family

ID=34709268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030096674A KR100576317B1 (en) 2003-12-24 2003-12-24 GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching

Country Status (2)

Country Link
KR (1) KR100576317B1 (en)
WO (1) WO2005062392A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716214B2 (en) 2015-06-16 2017-07-25 Samsung Electronics Co., Ltd. Light-emitting diode package

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750932B1 (en) * 2005-07-31 2007-08-22 삼성전자주식회사 Growth of Single Nitride-based Semiconductors Using Substrate Decomposition Prevention Layer And Manufacturing of High-quality Nitride-based Light Emitting Devices
WO2007073001A1 (en) 2005-12-22 2007-06-28 Showa Denko K.K. Light-emitting diode and method for fabricant thereof
KR100721143B1 (en) * 2006-01-23 2007-05-23 삼성전기주식회사 Gan type light emitting diode
JP2009099925A (en) 2007-09-27 2009-05-07 Tokyo Electron Ltd Annealing apparatus
CN101820040A (en) * 2010-05-11 2010-09-01 武汉迪源光电科技有限公司 Light-emitting diode
CN102969427A (en) * 2011-08-31 2013-03-13 华夏光股份有限公司 Semiconductor light-emitting device and manufacturing method thereof
CN103890243A (en) * 2011-10-24 2014-06-25 加利福尼亚大学董事会 Suppression of relaxation by limited area epitaxy on non-c-plane (in,al,b,ga)n
CN102779912A (en) * 2012-07-09 2012-11-14 厦门飞德利照明科技有限公司 Structure of white light emitting diode and manufacturing method thereof
CN113851569B (en) * 2021-09-28 2024-04-16 湘能华磊光电股份有限公司 Inverted Mini-LED chip and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164184A (en) * 1984-09-06 1986-04-02 Toshiba Corp Semiconductor light-emitting element and manufacture thereof
JPH08111563A (en) * 1994-10-12 1996-04-30 Nippon Telegr & Teleph Corp <Ntt> Manufacture of semiconductor laser and chip
JP3421523B2 (en) * 1997-01-30 2003-06-30 三洋電機株式会社 Wafer splitting method
JP3449201B2 (en) * 1997-11-28 2003-09-22 日亜化学工業株式会社 Method for manufacturing nitride semiconductor device
JP3723347B2 (en) * 1998-06-04 2005-12-07 ローム株式会社 Manufacturing method of semiconductor light emitting device
JP2000331940A (en) * 1999-05-20 2000-11-30 Sony Corp Sapphire substrate, growing method for nitride iii-v compound semiconductor layer, and manufacture thereof
JP2004289047A (en) * 2003-03-25 2004-10-14 Toyoda Gosei Co Ltd Semiconductor light emitting element and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716214B2 (en) 2015-06-16 2017-07-25 Samsung Electronics Co., Ltd. Light-emitting diode package

Also Published As

Publication number Publication date
WO2005062392A1 (en) 2005-07-07
KR20050013046A (en) 2005-02-02

Similar Documents

Publication Publication Date Title
JP4493127B2 (en) Manufacturing method of nitride semiconductor chip
JP5325365B2 (en) Manufacturing method of LED having longitudinal structure
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
JP5150218B2 (en) Manufacturing method of ZnO-based semiconductor light emitting device
KR20080015794A (en) Ingaaln light-emitting device and manufacturing method thereof
US20100025702A1 (en) Substrate-free flip chip light emitting diode
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
KR100648136B1 (en) Light Emitting Diode and manufacturing method of the same
KR100576317B1 (en) GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching
KR100613273B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
KR20050104151A (en) Gan-based light emitting diode and manufacturing method of the same
US8618562B2 (en) Light emitting device and method for manufacturing same
KR100497338B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
KR100530986B1 (en) Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate
KR100629210B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
KR100704872B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
JP3489395B2 (en) Semiconductor light emitting device
KR100663321B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
KR100663324B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
KR100629929B1 (en) Light emitting diode having vertical electrode structure
KR100638351B1 (en) semiconductor substrate and the manufacturing method of the same
KR100813561B1 (en) semiconductor substrate and the manufacturing method of the same
KR100557855B1 (en) Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate
KR20060025211A (en) Gan-based vertical electrode laser diode utilizing the technique of sapphire etching and manufacturing method of the same
US20150108424A1 (en) Method to Remove Sapphire Substrate

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee