KR100576317B1 - GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching - Google Patents
GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching Download PDFInfo
- Publication number
- KR100576317B1 KR100576317B1 KR20030096674A KR20030096674A KR100576317B1 KR 100576317 B1 KR100576317 B1 KR 100576317B1 KR 20030096674 A KR20030096674 A KR 20030096674A KR 20030096674 A KR20030096674 A KR 20030096674A KR 100576317 B1 KR100576317 B1 KR 100576317B1
- Authority
- KR
- South Korea
- Prior art keywords
- base substrate
- light emitting
- sapphire base
- nitride
- sapphire
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 73
- 238000005530 etching Methods 0.000 title claims description 46
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 107
- 239000010980 sapphire Substances 0.000 claims abstract description 107
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 150000004767 nitrides Chemical class 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 30
- 238000003776 cleavage reaction Methods 0.000 claims abstract description 25
- 230000007017 scission Effects 0.000 claims abstract description 25
- 238000005253 cladding Methods 0.000 claims abstract description 18
- 238000000605 extraction Methods 0.000 claims abstract description 18
- 229910052737 gold Inorganic materials 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 150000002739 metals Chemical class 0.000 claims abstract description 5
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 36
- 238000001039 wet etching Methods 0.000 claims description 27
- 238000001020 plasma etching Methods 0.000 claims description 25
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 24
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 24
- 238000001312 dry etching Methods 0.000 claims description 22
- 238000005498 polishing Methods 0.000 claims description 18
- 239000000243 solution Substances 0.000 claims description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000031700 light absorption Effects 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 238000010586 diagram Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241001116389 Aloe Species 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 235000011399 aloe vera Nutrition 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 연마된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것으로서,The present invention can reduce the size of the device, increase the thickness of the polished base substrate for separating the device, easy light extraction, uniform cleavage surface, can reduce the time and cost of manufacturing production As the nitride-based semiconductor light emitting diode and a manufacturing method thereof,
사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 버퍼층, 상기한 버퍼층 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판을 모따기 처리한 후, 상기한 사파이어 기초기판의 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지며, 상기 반사막은 Ti, Rd, Pt, Ta, Ni, Cr, Au, 중의 어느 하나 또는 이들 금속의 합금으로 이루어지며, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 한다.A sapphire base substrate, a buffer layer formed on the sapphire base substrate, a first conductive contact layer formed on the buffer layer, a first electrode connected to the first conductive contact layer, and formed on the first conductive contact layer A first cladding layer, a light emitting layer formed on the first conductive cladding layer, a second cladding layer formed on the light emitting layer, a second conductive contact layer formed on the second cladding layer, and the second conductive contacting layer In the nitride-based semiconductor light-emitting diode comprising a second electrode formed thereon, after chamfering the sapphire base substrate, and further comprising a reflecting film on the surface where the thin film of the sapphire base substrate is not formed The reflective film is made of any one of Ti, Rd, Pt, Ta, Ni, Cr, Au, or an alloy of these metals. The sapphire base substrate is chamfered to facilitate light extraction, characterized in that the chip structure is in the form of a triangle.
사파이어 기초기판, 도전 접촉층, 클래드층, 광추출, 발광 다이오드, 벽개라인 Sapphire base substrate, conductive contact layer, cladding layer, light extraction, light emitting diode, cleavage line
Description
도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이다. 1 is a planar structural diagram of a conventional nitride based semiconductor light emitting diode.
도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다. 2 is a cross-sectional structure diagram of a conventional nitride semiconductor light emitting diode.
도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.3 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a first embodiment of the present invention.
도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.4 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a second embodiment of the present invention.
도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다.5 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a third embodiment of the present invention.
도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩 형태로 실장한 경우의 단면도이다.6 is a cross-sectional view illustrating a case where a nitride semiconductor light emitting diode according to a fourth exemplary embodiment of the present invention is mounted in the form of a flip chip.
도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다.7 is a graph showing the etching rate of the sapphire base substrate for the ICP / RIE dry etching.
도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다.8 is a graph showing the etching rate of the sapphire base substrate for the solution of sulfuric acid and phosphoric acid.
도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면의 모습을 나타낸 도면이다.9 is a view showing the surface of the sapphire base substrate etched with a solution of sulfuric acid and phosphoric acid mixed.
도 10은 황산과 인산이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. FIG. 10 is a cross-sectional view of the case where the sapphire base substrate is etched for a pattern having various line widths by a solution of sulfuric acid and phosphoric acid.
도 11은 패턴에 대한 식각 깊이를 나타낸 그래프이다.11 is a graph showing an etching depth for a pattern.
도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 스크라이빙 라인 또는 벽개라인을 형성한 예를 보여 주는 것이다.FIG. 12 shows an example in which a scribing line or a cleavage line of a sapphire base substrate is formed to separate devices by a wet etching method.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 버퍼층 12 : 접촉층11
13 : 제1 클래드층 14 : 발광층13
15 : 제2 클래드층 16 : 접촉층15: second clad layer 16: contact layer
17 : 제2 오믹전극 18 : 제1 전극17: second ohmic electrode 18: first electrode
19 : 제2 전극 20 : 사파이어 기초기판19: second electrode 20: sapphire base substrate
21 : 반사막 22 : 실버 페이스트21: reflective film 22: silver paste
23 : 제1 리드 프레임 24 : 제2 리드 프레임23: first lead frame 24: second lead frame
이 발명은 광소자 분야에 관한 것으로서, 좀더 세부적으로 말하자면 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것이다.The present invention relates to the field of optical devices, more specifically, to reduce the size of the device, to increase the thickness of the base substrate wrapped to separate the device, easy to extract light, uniform cleavage surface, BACKGROUND OF THE
질화물계 반도체 발광다이오드는 정방향 전류가 일정 이상 흐를 경우 인가전류를 광으로 변환시키는 발광소자중의 하나로서, 질화물계 반도체 재료를 이용하여 p-i-n 접합구조를 갖도록 하여 만들어지며, 질화물계 반도체 재료인 GaN, GaAs, GaP, InP, InAs, InSb 등의 종류에 따라 그 발광파장이 결정된다.A nitride semiconductor light emitting diode is one of light emitting devices that convert an applied current into light when a forward current flows for a predetermined time or more. The nitride semiconductor light emitting diode is formed by using a nitride semiconductor material to have a pin junction structure, and includes a nitride semiconductor material GaN, The emission wavelength is determined according to the type of GaAs, GaP, InP, InAs, InSb, or the like.
표시장치용 발광소자로서 주로 사용되는 가시광 영역의 질화물계 반도체 발광다이오드는 사람이 인식할 수 있는 발광파장을 갖도록 하는 GaN, GaAs, GaP 등의 질화물계 반도체 재료를 주로 사용하는데, 특히 GaN 반도체 재료를 이용하여 청색 발광소자로서 주로 사용되고 있는 청색 질화물계 반도체 발광다이오드는 총천연색을 구현할 수 있다는 장점 때문에 표시장치에서의 응용범위가 확대되고 있고, 향후 조명 광원으로 응용을 고려해 볼 때 그 수요는 폭발적으로 늘어날 것으로 기대되고 있다.Nitride-based semiconductor light emitting diodes in the visible region, which are mainly used as light emitting devices for display devices, mainly use nitride-based semiconductor materials such as GaN, GaAs, and GaP, which have a light emission wavelength that can be recognized by humans. Blue nitride-based semiconductor light emitting diodes, which are mainly used as blue light emitting devices, have been expanded in the display device due to the advantages of realizing full color, and the demand will explode when considering the application as a light source. It is expected.
일반적으로 화합물 반도체 발광다이오드는 GaAs, GaP, InP, InAs 계열의 도전성 기초기판위에 성장되기 때문에 p-n 접합구조를 갖는 수직 전극형 발광 다이오드를 만드는 것은 어려운 일이 아니다. Generally, compound semiconductor light emitting diodes are grown on a conductive base substrate of GaAs, GaP, InP, InAs series, so it is not difficult to make a vertical electrode type light emitting diode having a p-n junction structure.
질화물계 반도체 발광다이오드의 경우는 에피택셜 성장시 결정 결함 발생을 줄이기 위하여 질화물계 반도체와 유사한 격자정수 및 결정 구조를 갖는 사파이어(Sapphire, Al2O3)를 기초기판으로 사용하고 있는데, 첨부된 도면을 참조로 하여 설명하면 다음과 같다.In the case of a nitride semiconductor light emitting diode, sapphire (Al 2 O 3 ) having a lattice constant and crystal structure similar to that of a nitride semiconductor is used as a base substrate in order to reduce crystal defects during epitaxial growth. When described with reference to as follows.
도 1은 종래의 질화물계 반도체 발광다이오드의 평면 구조도이고, 도 2는 종래의 질화물계 반도체 발광다이오드의 단면 구조도이다. 1 is a planar structural diagram of a conventional nitride based semiconductor light emitting diode, and FIG. 2 is a cross sectional structural view of a conventional nitride based semiconductor light emitting diode.
도 1 및 도 2에서 볼 수 있는 바와 같이, 종래의 질화물계 반도체 발광다이오드는 사파이어를 기초 기판(20)으로서 사용한다.As can be seen in FIGS. 1 and 2, a conventional nitride based semiconductor light emitting diode uses sapphire as the
또한, 제1 전극(18) 및 제2 전극(19)이 한 평면위에 평행하게 존재하며 발광층에서 생성된 빛은 투과성 제2 오믹 전극(17)으로부터 외부로 방출하는 구조로 이루어진다. 이러한 발광소자는 투와이어 본딩 타입(two-wire-bonding-type)이라 불리우며, 한 전극이 다른 전극과 수직하게 존재하는 수직전극형 발광소자와는 구별된다. 그리고, 이러한 투와이어 본딩 타입의 발광다이오드 구조는 절연체인 사파이어 기초 기판(20)의 위에 성장된 질화물계 반도체 발광다이오드에서 주로 사용된다.In addition, the
그러나, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 절연체이기 때문에 제1 전극과 제2 전극을 모두 에피층의 성장면 위에 형성시킬 수밖에 없어서 와이어 본딩 패드면적을 확보해야하므로 소자의 크기를 줄이는데 한계가 있는 문제점이 있다. However, in the conventional nitride-based semiconductor light emitting diode, since the sapphire base substrate is an insulator, both the first electrode and the second electrode have to be formed on the growth surface of the epi layer, so that the wire bonding pad area must be secured. There is a problem with limitations.
또한 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판이 단단하기 때문에 소자를 분리하기 위한 랩핑된 기초기판의 두께를 75~100um정도로 얇게 할 수 밖에 없고, 다이아몬드펜이나 레이저(laser)를 이용하여 벽개라인을 형성해야 하는 문제점이 있다.In addition, conventional nitride-based semiconductor light emitting diodes have a rigid sapphire base substrate, so that the thickness of the wrapped base substrate for separating elements is about 75 to 100 μm, and is cleaved using a diamond pen or a laser. There is a problem of forming a line.
또한, 종래의 질화물계 반도체 발광다이오드는, 사파이어 기초기판의 가공이 어렵기 때문에 광추출이 용이한 형태로 가공하기가 힘든 문제점이 있다. In addition, the conventional nitride-based semiconductor light emitting diode is difficult to process the sapphire base substrate in the form of easy light extraction because it is difficult to process.
또한 종래의 질화물계 반도체 발광다이오드는, 소자분리를 위하여 다이아몬드 펜 또는 레이저 광원을 이용한 벽개라인(scribing line) 형성 및 벽개(braking)를 하고 있는데, 다이아몬드 펜의 사이즈와 레이저 빔의 크기 때문에 소자간 거리를 40~50um 확보해야만 하는 문제점과, 벽개시에 벽개면이 균일하지 못하여 외관불량을 유발시키는 문제점이 있다. In addition, conventional nitride-based semiconductor light emitting diodes are formed using a diamond pen or a laser light source to form a cleaving line and to break the device, because of the size of the diamond pen and the size of the laser beam. There is a problem that must secure a 40 ~ 50um, and when the cleavage of the cleavage surface is not uniform causing problems in appearance.
이에따라 종래의 질화물계 반도체 발광다이오드는 제조생산에 많은 시간과 비용이 소요되어 웨이퍼당 칩생산량의 향상에 장애가 되어 가격경쟁력 저하를 초래하는 문제점이 있다.Accordingly, the conventional nitride-based semiconductor light emitting diodes require a lot of time and cost in the production and production, which hinders the improvement of the chip yield per wafer, resulting in a decrease in price competitiveness.
이 발명의 목적은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법을 제공하는 데 있다.An object of the present invention is to solve such a conventional problem, it is possible to reduce the size of the device, to increase the thickness of the wrapped base substrate to separate the device, easy to extract light, uniform cleavage surface In addition, to provide a nitride-based semiconductor light emitting diode and a method for manufacturing the same, which can reduce the time and cost of production.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은, 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 버퍼층, 상기한 버퍼층 위에 형성되어 있는 제1 도전 접촉층, 상기 제1 도전 접촉층과 연결되어 있는 제1 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 도전 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제2 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판을 모따기 처리한 후, 상기한 사파이어 기초기판의 박막이 형성되어 있지 않은 표면에 반사막을 더 포함하여 이루어지며, 상기 반사막은 Ti, Rd, Pt, Ta, Ni, Cr, Au, 중의 어느 하나 또는 이들 금속의 합금으로 이루어지며, 상기 사파이어 기초기판은 광 추출이 용이하도록 모따기가 되어 칩의 구조가 삼각형 형태로 되어 있는 것을 특징으로 한다.As a means for achieving the above object, the configuration of the apparatus of the present invention includes a sapphire base substrate, a buffer layer formed on the sapphire base substrate, a first conductive contact layer formed on the buffer layer, and the first conductive contact layer. A first electrode connected to the first electrode, a first cladding layer formed on the first conductive contact layer, a light emitting layer formed on the first conductive cladding layer, a second cladding layer formed on the light emitting layer, and the second cladding A nitride-based semiconductor light emitting diode comprising a second conductive contact layer formed on a layer and a second electrode formed on the second conductive contact layer, wherein the sapphire base substrate is chamfered and then the sapphire described above. It further comprises a reflective film on the surface where the thin film of the base substrate is not formed, the reflective film is Ti, Rd, Pt, Ta, Ni, It is made of one of Cr, Au, or an alloy of these metals, and the sapphire base substrate is chamfered to facilitate light extraction, characterized in that the chip structure is triangular.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은, 사파이어 기초기판 위에 성장된 질화물계 반도체 위에 제1 전극 및 제 2전극을 형성하는 단계, 상기 사파이어 기초기판을 랩핑 및 연마하는 단계, 상기 제1 전극 표면과 상기 사파이어 기초기판의 표면에 보호막(hard mask)을 형성하는 단계, 상기 사파이어 기초기판 위의 보호막(hard mask)을 사진 식각하여 상기 사파이어 기초기판의 표면을 일부 노출시키는 단계, 상기 사파이어 기초기판의 표면이 노출된 부분을 식각하여 모따기 및 벽개라인을 형성하는 단계, 사파이어 기초기판의 모따기 또는 벽개라인을 형성한 후 반사막이 사파이어 기판을 감싸도록 하여 반사막이 박리되지 않도록 하는 단계, 소자를 분리하는 단계를 포함하여 이루어지며, 상기한 랩핑 및 경면연마 단계에서는 기계적 연마, 습식식각 방법, 건식식각 방법을 어느 하나이상 이용하여 사파이어 기판을 연마하는 것을 특징으로 한다.As a means for achieving the above object, the configuration of the method of the present invention comprises the steps of: forming a first electrode and a second electrode on a nitride based semiconductor grown on a sapphire base substrate, lapping and polishing the sapphire base substrate, Forming a hard mask on the surface of the first electrode and the sapphire base substrate, and partially exposing the surface of the sapphire base substrate by photo etching the hard mask on the sapphire base substrate; Etching the exposed portion of the surface of the sapphire base substrate to form a chamfer and cleavage line, forming a chamfer or cleavage line of the sapphire base substrate, and then allowing the reflective film to surround the sapphire substrate so that the reflective film is not peeled off; It comprises a step of separating the device, in the lapping and mirror polishing step described above It is characterized by polishing the sapphire substrate using at least one of polishing, wet etching, and dry etching.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings in order to describe in detail enough to enable those skilled in the art to easily carry out the present invention. . Other objects, features, and operational advantages, including the object, operation, and effect of the present invention will become more apparent from the description of the preferred embodiment.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.For reference, the embodiments disclosed herein are only presented by selecting the most preferred embodiment in order to help those skilled in the art from the various possible examples, the technical spirit of the present invention is not necessarily limited or limited only by this embodiment Rather, various changes, additions, and changes are possible within the scope without departing from the spirit of the present invention, as well as other equivalent embodiments.
도 3은 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 3 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a first embodiment of the present invention.
종래기술을 이용하여 제작하는 질화물계 발광 다이오드에서는 사파이어 기초기판을 가공하는 것이 어려워 사파이어 기초기판이 모따기가 되어 있지 않지만, 본 발명의 제1 실시예에 따른 질화물계 반도체 발광다이오드는 도 3에서 볼 수 있는 바와 같이 사파이어 기초기판(20)이 모따기가 되어 있는 삼각형 모양으로 되어 있으며 이러한 구조는 광의 임계각을 작게 하여 광 추출을 용이하게 한다. In the nitride-based light emitting diode fabricated using the prior art, it is difficult to process the sapphire base substrate, so that the sapphire base substrate is not chamfered, but the nitride-based semiconductor light emitting diode according to the first embodiment of the present invention can be seen in FIG. As shown, the
도 4는 본 발명의 제2 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 4 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a second embodiment of the present invention.
본 발명의 제2 실시예에 따른 질화물계 반도체 발광 다이오드의 구조는 제1 실시예의 구조와 비슷하지만, 도 4에서 볼 수 있는 바와 같이 특징적인 것은 사파이어 기초기판(20)의 모따기가 되어 있는 바막면위 전체에 반사막(21)이 증착되어 있다는 것이다. 이러한 반사막(21)은 사파이어 기초기판(20)쪽으로 향하는 광을 위로 향하도록 하여 광의 추출효율을 증가시킨다. 알루미늄(Al)으로 반사막(21)을 증착했을 경우 50%정도 광 추출효율이 증가한다. The structure of the nitride based semiconductor light emitting diode according to the second embodiment of the present invention is similar to that of the first embodiment, but the characteristic as shown in FIG. 4 is the chamfered surface of the
또한, 이와 같이 사파이어 기초기판(20)의 전체를 반사막(21)이 덮게 되면, 광이 측면으로 새어나가지 않도록 하여 광 추출효율을 높일 수 있을 뿐만 아니라, 반사막(21)과 사파이어 기초기판(20)과의 밀착력이 약하여 금속막이 박리되는 현상 을 피할 수 있다. In addition, when the
도 5는 본 발명의 제3 실시예에 따른 질화물계 반도체 발광다이오드의 단면 구조도이다. 5 is a cross-sectional structure diagram of a nitride based semiconductor light emitting diode according to a third embodiment of the present invention.
본 발명의 제3 실시예에 따른 질화물계 발광 다이오드는, 도 5에서 볼 수 있는 바와 같이, 제1 리드 프레임(23), 제2 리드 프레임(24)에 칩(chip)이 접착되어 있고, 상기 칩을 제1 리드 프레임(23)에 부착하기 위하여 도전성 실버 페이스트(22)가 사용되고, 상기 칩의 제2 전극(19)을 제2 리드 프레임(24)에 연결하기 위하여 와이어(25)가 사용되는 구조로 이루어진다. In the nitride based light emitting diode according to the third exemplary embodiment of the present invention, as shown in FIG. 5, chips are bonded to the
사파이어 기초기판(20)의 위에 증착한 반사막(21)은 도전성 실버 페이스트(22)와 접착하고 있지만 반사막(21)은 사파이어 기초기판(20)을 감싸는 형태를 하고 있다. 이러한 패키지 형태를 하고 있는 램프는 발광층(14)에서 생성된 광이 실버 페이스트(22)와 반응하지 않기 때문에 광에 의한 실버 페이스트(22)의 노화가 발생되지 않아 소자 신뢰성이 향상되며, 특히 자외선 영역의 발광 다이오드에서 효과적이다.The
도 6은 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드를 플립칩(flip chip) 형태로 실장한 경우의 단면도이다. 본 발명의 제4 실시예에 따른 질화물계 반도체 발광다이오드는, 도 6에서 볼 수 있는 바와 같이, 광이 사파이어 기초기판(20)으로부터 외부로 방출되도록 하며 제1 전극(18) 및 제2 전극(19)은 리드프레임(23, 24)에 실장되어 있다. FIG. 6 is a cross-sectional view illustrating a case where a nitride semiconductor light emitting diode according to a fourth exemplary embodiment of the present invention is mounted in the form of a flip chip. As shown in FIG. 6, the nitride-based semiconductor light emitting diode according to the fourth embodiment of the present invention allows light to be emitted from the
또한, 습식 식각기술을 이용하여 사파이어 기초기판(20)에 돌기를 형성시켜 줌으로써 광의 난반사를 유도하여 광 추출 효율을 증가시키는 구조를 갖는다. 이러한 구조는 470nm의 파장을 갖는 청색 계열의 질화물계 발광다이오드뿐만이 아니라, 사파이어 기초기판위에 성장된 Inx(GayAl1-y)N (0<x<1, 0<y<1)계열의 모든 질화물계 반도체 발광다이오드에 적용할 수 있다.In addition, by forming a protrusion on the
상기한 바와 같은 구조를 갖는 제1, 제2, 제3, 제4 실시예에 따른 질화물계 반도체 발광다이오드를 제조하는 방법은 다음과 같다.A method of manufacturing the nitride-based semiconductor light emitting diode according to the first, second, third, and fourth embodiments having the structure as described above is as follows.
먼저, 사파이어 기초기판(20)의 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(11), n형 제1 도전 접촉층(12), 제1 클래드층(13), 발광층(14), 제2 클래드층(15) 및 p형 제2 도전 접촉층(16)을 차례로 적층시킨 에피기판을 준비한다.First, the
상기 제1 도전 접촉층(12), 발광층(14), 제2 도전 접촉층 (16)은 질화물계 반도체의 Inx(AlyGa1-y)N으로 이루어져 있다. 여기서 x, y의 조성비는 0<x<1와 0<y<1의 값을 가진다. 특히, 발광층(14)은 Inx(AlyGa1-y)N의 장벽층과 Inx(AlyGa1-y)N 우물층으로 이루어진 단일 양자 우물 구조 또는 다중양자 우물구조가 될 수 있으며 In, Ga, Al의 성분을 조절함으로써 InN(~1.8eV)의 밴드갭을 갖는 장 파장에서 부터 AlN(~6.2eV) 밴드 갭을 갖는 단 파장의 발광 다이오드를 자유롭게 제작 할 수 있다. 따라서 본 발명은 발광 파장의 460nm를 갖는 청색 질화물계 반도체 발광 다이오드에 국한 되지 않고 사파이어 기초 기판위에 제작된 모든 질화물계 반도체 발광 다이오드에 적용 할 수 있음을 이 분야의 통상의 지식을 가진 자는 이해 할 수 있을 것으로 판단된다. The first
다음에, p형 제2 도전 접촉층(16)의 위에 오믹층 또는 투과성 제2 오믹 전극(17)을 형성하고, 상기한 제2 오믹 전극(17)의 위에 제2 전극(19)을 형성한다. 상기한 제2 오믹전극(17)과 제2 전극(19)은 전자빔(e-beam) 증착, 열 증착(thermal evaporation), 스퍼터링(sputtering) 등을 하나 이상 사용하여 형성한다. Next, the ohmic layer or the transparent second
상기 제2 오믹 전극(17)은 NiO, NiAu, Ti, Ni, Au, Pd, Rh, Pt, Al, Cr, Ta 군중 하나이상 포함하는 금속을 박막 형태로 증착하거나, 이들 군중 하나이상을 포함하는 합금을 증착한 금속으로 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다. 여기서 제2전극은 투과성전극으로 형성 할 수도 있고 망형(mesh)으로 하는 구조를 형성 할 수도 있다. 여기서, 제1, 2전극(17, 18, 19)은 전자빔(E-Beam) 증착, 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 어느 하나 이상 사용하여 형성한다. 여기서 오믹접촉은 금속전극과 반도체 층과의 접촉저항을 낮춰준다.The second
상기 제2 전극(19)을 Ti/Ni/Au, Pd/Au중 어느 하나의 금속을 증착한 후에는 질소 또는 산소를 포함하는 분위기의 퍼니스(furnace)에서 300℃ 내지 700℃ 사이의 온도, 바람직하게는 500~600℃ 정도의 온도로 열처리하여 제2 전극(19)과 투과성 오믹 접촉을 형성함으로써 반도체 층과의 접촉 저항을 낮춰준다.After depositing the metal of any one of Ti / Ni / Au and Pd / Au on the
이어서, 제1 도전 접촉층(12)을 노출시키기 위하여 제1 도전 접촉층(12)을 메사 식각(mesa etching)을 한 후, 그 위에 제1 전극(18)을 증착 형성한다. 상기한 제1 전극(18)을 증착한 후에는 질소 또는 산소 분위기의 퍼니스(furnace)에서 300℃ 내지 700℃ 사이의 온도, 바람직하게는 500~600℃ 정도의 온도로 열처리하여 반도체 층과의 접촉 저항을 낮추어준다.Subsequently, mesa etching is performed on the first
상기 제1 전극(18)은 Ti, Al, Cr, Cr/Ni/Au, Ti/Al, Al, TiAl/Ti/Au, Ti/Ni/Au, Ta등 합금을 이용한 단일층 또는 다중층을 증착하여 산소 또는 질소를 포함하는 분위기, 200C에서 700C에서 열처리하면 양호한 오믹특성을 얻을 수 있다. The
다음에, 사파이어 기초기판(20)을 ICP(Inductive coupled plasma)/RIE(Reactive Ion Etching) 건식식각, 기계적 연마(lapping)를 하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 이 때, 사파이어 기초기판(20)의 두께는 가능한 얇게 하는 것이 좋으나, 너무 얇으면 사파이어 기초기판(20)이 휠 염려가 있고 공정상 취급하기가 어려우므로 약 40um~500um 정도로 하는 것이 바람직하다. 여기서 사파이어 기초기판(20)을 연마하는 단계에서 기계적 연마, 습식식각을 혼용하는 이유는 시간과 비용을 절감하기 위함이다. 즉 기계적 연마는 연마속도가 빠른 반면 사파이어 기초기판(20)의 경면화가 어렵고, 습식식각은 연마속도가 늦고 경면을 만들기 쉽다.Next, the
이후, 사파이어 기초기판(20)의 식각 특성을 활용하여 소자 분리를 위한 모따기 또는 벽개(cleave) 라인(26)을 동시에 실시할 수 있는데, 사파이어 기초기판(20)의 식각시에 반도체 표면 및 전극을 보호하면서 하드 마스크로 이용하기 위하여 액상유리(spin on glass), SiN, SiO 같은 보호막을 1um 정도 증착한다. 즉, 경면 연마 후, 에피박막 표면 및 사파이어 기초기판(20)의 표면에 PECVD로 액상유리, SiN, SiO 등과 같은 하드 마스크(hard mask)를 보호막으로서 증착하고 임 시 기판을 부착한다. 이때 에피박막 표면위의 보호막 형성은 에피표면의 오염을 방지하기 위하여 사파이어 기판을 연마하기 전에 형성하는 것이 바람직하다.Thereafter, by using the etching characteristics of the
이어서, 사파이어 기초기판(20) 표면에 형성되어 있는 하드 마스크를 RIE(Reactive Ion Etching) 또는 BOE(Buffer Oxide Echant)로 식각하여 모따기 또는 스크라이빙, 벽개라인이 형성될 부분에 사파이어 기초기판(20)의 일부분을 노출한다. 이때, 보호막의 식각은 RIE를 이용하거나 BOE 용액을 사용하여 진행한다. Subsequently, the hard mask formed on the surface of the
사파이어 기초기판(20)의 노출된 부분을 식각하는 단계에서, CMP(Chemical Mechanical Polishing), ICP/RIE, RIE(Reactive Ion Etching) 등과 같은 건식식각 기술을 어느 하나 이상 혼용하여 사용할 수도 있고, 또는 습식식각 기술을 혼용할 수도 있다. In the step of etching the exposed portion of the
건식식각 방법을 사용하는 경우에는, 건식식각에는 ICP/RIE 또는 RIE를 이용하는데, 사파이어 기초기판(20)을 빠르게 식각하기 위해서 ICP와 RIE 출력을 가능한 한 높여 주는 것이 좋지만 질화물 반도체 에피층을 손상시킬 수 있기 때문에 주의가 필요하다. In the case of using the dry etching method, ICP / RIE or RIE is used for dry etching. In order to quickly etch the
습식식각 방법을 사용하는 경우에는, 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4
) 및 알루에치(4H3PO4 + 4CH3COOH + HNO3 + H2O)중 어느 하나 또는 이들의 조합에 의한 혼합 용액에 담가 사파이어 기초기판(20)을 식각할 수 있다. When using the wet etching method, hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), and aloe The
사파이어 기초기판(20)을 상기한 바와 같이, ICP/RIE 또는 RIE를 이용하는 건식식각 방법, 또는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4), 알루에치(4H3
PO4 + 4CH3COOH + HNO3 + H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 이용하는 습식식각 방법으로 일정깊이까지 식각하여 모따기라인 또는 스크라이빙 라인(26)을 형성시킨다. As described above, the
위의 식각과정에서 하드마스크로 사용한 유리(gass), SiN, SiO 등과 같은 보호막은 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO4 + 4CH3COOH + HNO3 + H2O) 같은 혼합용액에 거의 식각되지 않았을 뿐만 아니라, ICP/RIE 같은 건식식각에서도 높은 식각 내구성을 갖고 있어 그 활용 범위는 크다고 하겠다. Protective layers such as glass (gass), SiN, SiO, etc. used as hard masks in the above etching process are hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), Hardly etched in mixed solutions such as phosphoric acid (H 3 PO 4 ) and allues (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O), but also high etching in dry etching such as ICP / RIE. It is durable and its use range is large.
도 7은 ICP/RIE 건식 식각에 대한 사파이어 기초기판의 식각속도를 나타내는 그래프이다. 도 7에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각 속도는 ICP 및 RIE 출력(직류 바이어스 전압)을 증가시킴에 따라 식각속도가 증가하며, 특정한 식각조건에서 식각속도는 0.5um/min 정도로 1um 스크라이빙 라인(27) 및 벽개라인(28)을 형성하는데 2분정도 소요된다. 7 is a graph showing the etching rate of the sapphire base substrate for the ICP / RIE dry etching. As can be seen in Figure 7, the etching rate of the
도 8은 황산과 인산을 혼합한 용액에 대한 사파이어 기초기판의 식각속도를 나타낸 그래프이다. 도 8에서 볼 수 있는 바와 같이, 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화, 공정 용이성 등을 고려해 볼 때, 본 발명이 제시한 방법은 종래의 방법보다 유리하다는 것을 알 수 있다. 8 is a graph showing the etching rate of the sapphire base substrate for the solution of sulfuric acid and phosphoric acid. As can be seen in Figure 8, the etching rate of sapphire is more than 1um / min at a specific temperature, considering the production cost, productivity, process stabilization, process ease, etc., the method proposed by the present invention is advantageous than the conventional method You can see that.
도 9는 황산과 인산이 혼합된 용액으로 사파이어 기초기판을 식각한 표면을 나타낸 도면이다. 도 9에서 볼 수 있는 바와 같이, 식각된 표면은 깨끗하며 식각된 면은 일정한 각도로 경사져 있다. 사파이어 기초기판(20)은 20분 동안에 22.4um 식각되어 1.1um/min의 식각속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 대량생산을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다. 9 is a view showing a surface etched sapphire base substrate with a mixture of sulfuric acid and phosphoric acid. As can be seen in Figure 9, the etched surface is clean and the etched surface is inclined at a constant angle. The
도 10은 황산(H2SO4)과 인산(H3PO4)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. 도 10에서 볼 수 있는 바와 같이, 사파이어 기초기판(20)의 식각된 깊이는 오픈된 패턴폭에 따라 다르며, 오픈된 선폭이 넓을수록 깊다는 것을 알 수 있다. 선폭이 57um의 패턴은 24um의 깊이까지 식각되어 어스팩프 비가 0.4인 반면 10um 선폭을 갖는 패턴은 단지 1.5um의 깊이 밖에 식각되지 않아 어스팩트 비는 0.1 밖에 되지 않는다. 다시 말하면, 습식식각에서 사이이어 기초기판(20)은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존하고 일정 깊이에서 식각이 정지된다. 특히 일정깊이에서 식각이 정지될 뿐만 아니라 더 이상 옆으로 식각이 진행되지 않는다. 대부분 사용되는 사파이어 기초기판(20)은 (0001)방향의 C-면이며 습식식각을 하면 도 9에서 보는 바와 같이 방향에 따라 식각면의 각도는 54도 또는 25도 정도의 경사면을 이룬다. 이러한 현상은 (0001)면과 식각된 R, M, A-면의 파셋(etched facet)면이 식각 속도가 다르기 때문이다. FIG. 10 is a cross-sectional view of the case where a sapphire base substrate is etched for a pattern having various line widths by a solution of sulfuric acid (
위와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있고, 오픈된 선폭을 좁히면 1um이하의 깊이로도 식각깊이를 조절할 수 있다는 것을 의미한다. 스크라빙 라인(26) 또는 벽개 라인(27)의 깊이는 1um 선폭 및 깊이면 충분하지만, 추출효율 증가를 위한 사파이어 기초기판(20)의 모따기 깊이는 바람직하게 5~100um일 수 있다. Based on the above results, the etching depth is determined by the open line width, and by adjusting the open line width, the etching depth can be adjusted freely. When the open line width is narrowed, the etching depth can be adjusted to a depth of 1um or less. It means that there is. The depth of the
이러한 습식식각 특성을 활용하면 일정 깊이에서 식각이 정지되어 모따기 및 스크라이빙 라인(26)이 형성되므로 추가 공정 없이 용이하게 소자를 제작할 수 있다는 장점이 있다. 특히, 사파이어 기초기판(20)의 방향에 따라 특정한 식각면을 형성하고 있고 방향에 따라 식각속도가 다르므로 특정한 사파이어 면위에 질화물 반도체를 성장하면 습식식각 기술로 사파이어 기초기판(20)의 위에 비아 홀(via hole)을 형성하여 제1전극(18)을 형성함으로써 수직 전극형 발광다이오드를 만들 수 있다. 또한 (0001)면의 사파이어 기초기판(20)을 습식식각하면 삼각형 모양(V-grooved shape) 선폭을 형성시킬 수 있으므로 양자세선 같은 새로운 질화물 반도체 구조의 소자를 만들 수 있을 것으로 기대되며, 다양한 패턴위에 질화물계 반도체 박막을 성장시킴으로써 격자결함이 적고 광추출효율이 개선된 양질의 반도체 박막을 성장시킬 수 있다. By utilizing such wet etching characteristics, since the etching is stopped at a predetermined depth, the chamfering and
상기한 사파이어 기초기판(20)의 습식 식각은 다음과 같은 방법으로 진행한다. The wet etching of the
테스트 사파이어 기판을 이용한 식각 용액에 의한 사파이어 기초기판(20)의 식각 속도를 측정하여 식각하고자 하는 깊이의 120%에 해당하는 두께의 사파이어 기판을 식각할 시간동안 식각용액에 담가두면 된다. The etching rate of the
한편, 식각속도는 용액의 온도에 의존하므로 식각 용액의 온도는 60℃ 이상, 바람직하게는 280~350℃로 유지하는 것이 공정시간 단축을 위하여 바람직하다. On the other hand, since the etching rate depends on the temperature of the solution, it is preferable to maintain the temperature of the etching solution at 60 ° C. or higher, preferably 280 to 350 ° C. to shorten the process time.
식각 용액의 온도를 60℃ 이상으로 유지하기 위한 가열은 히터위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접가열 방식을 채택할 수 있다. The heating for maintaining the temperature of the etching solution above 60 ℃ may employ a direct heating method to put the solution on the heater, or to directly contact the heater with the solution and indirect heating method using light absorption.
또한 식각용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 대기압 이상으로 높여 줄 수 있다. In addition, in order to increase the temperature of the etching solution to a temperature higher than the boiling point of the solution, the pressure may be raised above atmospheric pressure.
사파이어 기초기판(20)의 위에 스크라이빙 라인(26) 및 벽개라인(27)을 형성하기 위해서는 CMP, ICP/RIE, RIE 같은 건식식각 기술을 혼용할 수도 있다. In order to form the
도 12는 습식식각방법으로 소자를 분리하기 위한 사파이어 기초기판의 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 예를 보여 주는 것이다. 여기서 모따기 라인을 형성하는 경우에는 별도의 스크라이빙 라인(26, 27)을 형성할 필요가 없다. 도 12에서 볼 수 있는 바와 같이, 소자를 분리 또는 벽개할 장소에 습식식각 방법을 이용하여 스크라이빙 라인(27) 또는 벽개라인(26, 27)을 형성할 수 있다. 이 단계에서는 사파이어 기초기판(20)의 모따기와 스크라이빙 라인 또는 벽개라인(26, 27)이 동시에 이루어질 수 있다. 이 때 칩간 경계 부분에 식각 마스크로 사용되는 보호막의 개구폭을 아주 좁게 하면 습식식각시에 일정 깊이에서 자동으로 식각이 멈추게 되므로 사파이어 기초기판(20)의 두께와 모따기 깊이를 고려하여 식각이 이루어져야 한다. 이 단계에서 소자가 분리되지 않도록 하기 위해서다. 스크 라이빙 라인 또는 벽개라인(26, 27)의 깊이는 1~3um 정도가 바람직하지만 사파이어 기초기판(20)의 모따기를 스크라이빙 라인 또는 벽개라인(26, 27)으로 이용할 때는 20um, 바람직하게는 0.1~100um 이상 깊어도 된다. 종래의 질화물계 반도체 발광소자 제작 방법에서는 소자를 분리하기 위한 칩 간격(26, 27)을 40~50um로 하여 스크라이빙하고 있는 것을, 본 발명에서는 칩 간격(26, 27)을 10um 이내로 축소시킬 수 있어서 하나의 웨이퍼에서 생산되는 칩의 수를 증가시킬 수 있다. FIG. 12 shows an example in which chamfered lines or
또한, 본 발명의 반도체 발광다이오드에서는 광 추출 효율을 증가시키기 위하여 사파이어 기초기판(20) 위에 반사막(21)을 형성할 수 있다. 상기한 반사막(21)은 모따기 라인 또는 스크라이빙 라인(26, 27)을 형성한 후, 하드 마스크로 사용한 SiN 또는 SiO를 BOE에 식각하여 광 반사성이 우수하고 오믹 접촉을 형성할 수 있는 도전 물질로 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하거나, 또는 Ti/Al, Ti/Al/Au, Rh/Au, Rh/Au/Pt/Au, Pd/Au, Ti/Al/Pt/Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착한 후 리프트 오프하여 형성한다. 이어서 소자를 벽개하여 소자를 분리하면 된다. In the semiconductor light emitting diode of the present invention, the
본 발명에서 제시한 방법은 건식 또는 습식식각 방법으로 소자를 분리할 장소에 삼각형 형태의 스크라이빙 라인을 형성시켜 줌으로써 용이하게 소자를 분리할 수 있을 뿐만 아니라, 사파이어 기초기판을 삼각형 모양으로 형성시켜 광 임계각을 낮추어 줌으로써 광 추출 효율을 증가시킬 수 있다. The method proposed in the present invention can be easily separated by forming a scribing line in the form of a triangle at a place where the device is to be separated by a dry or wet etching method, and by forming a sapphire base substrate into a triangle shape. The light extraction efficiency can be increased by lowering the light critical angle.
또한, 본 발명에서는 습식식각 기술을 이용하여 사파이어 기초기판위에 소자분리를 위한 스크라이빙 라인을 형성한 후, 사파이어 기초기판위에 반사막을 증착 하면 반사막이 박리되는 현상을 피할 수 있을 뿐만 아니라, 광 추출 효율을 증가 시킬 수 있고, 공정이 용이하고 공정비용이 저렴하여 대량생산이 가능하다. In addition, in the present invention, after forming a scribing line for device separation on the sapphire base substrate by using a wet etching technique, if the reflective film is deposited on the sapphire base substrate, not only the phenomenon that the reflective film is peeled off, but also light extraction The efficiency can be increased, the process is easy, and the process cost is low, so mass production is possible.
또한, 본 발명에서는 소자분리를 위한 랩핑, 경면연마, 벽개라인 형성을 기계적 연마방법과 건식 또는 습식 식각 방법을 어느 하나이상 이용하기 때문에 생산성이 크게 향상되고, 특히 소자분리를 위한 종래의 스크라이빙 공정을 습식식각, 건식식각 기술을 어느 하나이상 이용한 방법으로 대체함으로써 포토 사진식각 기술과 식각기술만으로 소자분리가 가능하게 되어, 표준화된 공정이 가능하고 대량생산이 용이해진다.In addition, in the present invention, the productivity is greatly improved since the lapping, mirror polishing, and cleavage line formation for device isolation use any one or more of a mechanical polishing method and a dry or wet etching method, in particular, conventional scribing for device separation. By replacing the process with one or more of wet etching and dry etching techniques, device isolation is possible using only photo-photolithography techniques and etching techniques, which enables standardized processes and facilitates mass production.
이상의 실시예에서 살펴 본 바와 같이 이 발명은, 소자의 크기를 줄일 수 있으며, 소자를 분리하기 위한 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 효과를 갖는다. As described in the above embodiment, the present invention can reduce the size of the device, can increase the thickness of the wrapped base substrate for separating the device, easy light extraction, uniform cleavage surface, manufacturing production It has the effect, which can reduce the time and cost.
Claims (34)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030096674A KR100576317B1 (en) | 2003-12-24 | 2003-12-24 | GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching |
PCT/KR2004/003424 WO2005062392A1 (en) | 2003-12-24 | 2004-12-23 | Gan-based led and manufacturing method of the same utilizing the technique of sapphire etching |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20030096674A KR100576317B1 (en) | 2003-12-24 | 2003-12-24 | GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050013046A KR20050013046A (en) | 2005-02-02 |
KR100576317B1 true KR100576317B1 (en) | 2006-05-03 |
Family
ID=34709268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20030096674A KR100576317B1 (en) | 2003-12-24 | 2003-12-24 | GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100576317B1 (en) |
WO (1) | WO2005062392A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9716214B2 (en) | 2015-06-16 | 2017-07-25 | Samsung Electronics Co., Ltd. | Light-emitting diode package |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100750932B1 (en) * | 2005-07-31 | 2007-08-22 | 삼성전자주식회사 | Growth of Single Nitride-based Semiconductors Using Substrate Decomposition Prevention Layer And Manufacturing of High-quality Nitride-based Light Emitting Devices |
WO2007073001A1 (en) | 2005-12-22 | 2007-06-28 | Showa Denko K.K. | Light-emitting diode and method for fabricant thereof |
KR100721143B1 (en) * | 2006-01-23 | 2007-05-23 | 삼성전기주식회사 | Gan type light emitting diode |
JP2009099925A (en) | 2007-09-27 | 2009-05-07 | Tokyo Electron Ltd | Annealing apparatus |
CN101820040A (en) * | 2010-05-11 | 2010-09-01 | 武汉迪源光电科技有限公司 | Light-emitting diode |
CN102969427A (en) * | 2011-08-31 | 2013-03-13 | 华夏光股份有限公司 | Semiconductor light-emitting device and manufacturing method thereof |
CN103890243A (en) * | 2011-10-24 | 2014-06-25 | 加利福尼亚大学董事会 | Suppression of relaxation by limited area epitaxy on non-c-plane (in,al,b,ga)n |
CN102779912A (en) * | 2012-07-09 | 2012-11-14 | 厦门飞德利照明科技有限公司 | Structure of white light emitting diode and manufacturing method thereof |
CN113851569B (en) * | 2021-09-28 | 2024-04-16 | 湘能华磊光电股份有限公司 | Inverted Mini-LED chip and manufacturing method thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6164184A (en) * | 1984-09-06 | 1986-04-02 | Toshiba Corp | Semiconductor light-emitting element and manufacture thereof |
JPH08111563A (en) * | 1994-10-12 | 1996-04-30 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor laser and chip |
JP3421523B2 (en) * | 1997-01-30 | 2003-06-30 | 三洋電機株式会社 | Wafer splitting method |
JP3449201B2 (en) * | 1997-11-28 | 2003-09-22 | 日亜化学工業株式会社 | Method for manufacturing nitride semiconductor device |
JP3723347B2 (en) * | 1998-06-04 | 2005-12-07 | ローム株式会社 | Manufacturing method of semiconductor light emitting device |
JP2000331940A (en) * | 1999-05-20 | 2000-11-30 | Sony Corp | Sapphire substrate, growing method for nitride iii-v compound semiconductor layer, and manufacture thereof |
JP2004289047A (en) * | 2003-03-25 | 2004-10-14 | Toyoda Gosei Co Ltd | Semiconductor light emitting element and its manufacturing method |
-
2003
- 2003-12-24 KR KR20030096674A patent/KR100576317B1/en not_active IP Right Cessation
-
2004
- 2004-12-23 WO PCT/KR2004/003424 patent/WO2005062392A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9716214B2 (en) | 2015-06-16 | 2017-07-25 | Samsung Electronics Co., Ltd. | Light-emitting diode package |
Also Published As
Publication number | Publication date |
---|---|
WO2005062392A1 (en) | 2005-07-07 |
KR20050013046A (en) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4493127B2 (en) | Manufacturing method of nitride semiconductor chip | |
JP5325365B2 (en) | Manufacturing method of LED having longitudinal structure | |
US20050104081A1 (en) | Semiconductor light emitting diode and method for manufacturing the same | |
JP5150218B2 (en) | Manufacturing method of ZnO-based semiconductor light emitting device | |
KR20080015794A (en) | Ingaaln light-emitting device and manufacturing method thereof | |
US20100025702A1 (en) | Substrate-free flip chip light emitting diode | |
JP2001176823A (en) | Method for manufacturing nitride semiconductor chip | |
KR100648136B1 (en) | Light Emitting Diode and manufacturing method of the same | |
KR100576317B1 (en) | GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching | |
KR100613273B1 (en) | Light emitting diode with vertical electrode structure and manufacturing method of the same | |
KR20050104151A (en) | Gan-based light emitting diode and manufacturing method of the same | |
US8618562B2 (en) | Light emitting device and method for manufacturing same | |
KR100497338B1 (en) | Light emitting diode with vertical electrode structure and manufacturing method of the same | |
KR100530986B1 (en) | Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate | |
KR100629210B1 (en) | light emitting diode with vertical electrode and manufacturing method of the same | |
KR100704872B1 (en) | light emitting diode with vertical electrode and manufacturing method of the same | |
JP3489395B2 (en) | Semiconductor light emitting device | |
KR100663321B1 (en) | light emitting diode with vertical electrode and manufacturing method of the same | |
KR100663324B1 (en) | light emitting diode with vertical electrode and manufacturing method of the same | |
KR100629929B1 (en) | Light emitting diode having vertical electrode structure | |
KR100638351B1 (en) | semiconductor substrate and the manufacturing method of the same | |
KR100813561B1 (en) | semiconductor substrate and the manufacturing method of the same | |
KR100557855B1 (en) | Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate | |
KR20060025211A (en) | Gan-based vertical electrode laser diode utilizing the technique of sapphire etching and manufacturing method of the same | |
US20150108424A1 (en) | Method to Remove Sapphire Substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G15R | Request for early opening | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120405 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |