[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100613273B1 - Light emitting diode with vertical electrode structure and manufacturing method of the same - Google Patents

Light emitting diode with vertical electrode structure and manufacturing method of the same Download PDF

Info

Publication number
KR100613273B1
KR100613273B1 KR1020030100015A KR20030100015A KR100613273B1 KR 100613273 B1 KR100613273 B1 KR 100613273B1 KR 1020030100015 A KR1020030100015 A KR 1020030100015A KR 20030100015 A KR20030100015 A KR 20030100015A KR 100613273 B1 KR100613273 B1 KR 100613273B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
receptor
contact layer
Prior art date
Application number
KR1020030100015A
Other languages
Korean (ko)
Other versions
KR20050013047A (en
Inventor
김성진
김창연
최용석
한영헌
김돈수
유순재
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020030100015A priority Critical patent/KR100613273B1/en
Priority to PCT/KR2004/003021 priority patent/WO2005064697A1/en
Publication of KR20050013047A publication Critical patent/KR20050013047A/en
Application granted granted Critical
Publication of KR100613273B1 publication Critical patent/KR100613273B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/508Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광 반사층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 광 반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 광 반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판을 제거하는 단계, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계, 상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계를 포함하는 방법을 통하여 색변환 발광 다이오드를 제조한다.Sequentially laminating a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, a p-type contact layer, a conductive transparent electrode, and a light reflecting layer on the sapphire substrate, the first and second surfaces on both surfaces of the receptor substrate. Forming a receptor contact layer, forming a bonding layer over the light reflecting layer and at least one surface of the second receptor contact layer, and facing the light reflecting layer of the sapphire substrate and the second receptor contact layer of the receptor substrate And thermocompressing, removing the sapphire substrate, forming a second electrode and a first electrode on the n-type contact layer and the first receptor contact layer, respectively, the n-type contact layer and the second electrode. A color conversion light emitting diode is manufactured by a method including spin coating a phosphor layer thereon.

수직형전극구조, 발광다이오드, 사파이어기판, 식각, 형광체, 스핀코팅Vertical electrode structure, light emitting diode, sapphire substrate, etching, phosphor, spin coating

Description

발광 다이오드 및 그 제조 방법{Light emitting diode with vertical electrode structure and manufacturing method of the same}Light emitting diode with vertical electrode structure and manufacturing method of the same

도 1은 종래의 기술에 따른 발광 다이오드의 단면도이다.1 is a cross-sectional view of a light emitting diode according to the prior art.

도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.2 is a cross-sectional view of a light emitting diode according to a first embodiment of the present invention.

도 3 내지 도 8은 본 발명의 제1 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.3 to 8 are cross-sectional views illustrating an intermediate process of manufacturing a light emitting diode according to a first embodiment of the present invention.

도 9는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.9 is a graph showing etching rates of sapphire and GaN by ICP / RIE dry etching.

도 10은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.10 is a graph showing the etching rate when wet etching sapphire and GaN with a mixture solution of sulfuric acid (H 2 SO 4) and phosphoric acid (H 3 PO 4).

도 11은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면 사진이다.11 is a surface photograph of a nitride-based semiconductor buffer layer after removing the sapphire substrate by a wet etching method.

도 12는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.12 is a voltage-current characteristic curve of a nitride based semiconductor layer after the sapphire substrate is removed by a wet etching method.

도 13은 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다.13 is a cross-sectional view of a light emitting diode according to a second embodiment of the present invention.

도 14 내지 도 17은 본 발명의 제2 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.14 to 17 are cross-sectional views illustrating an intermediate process of manufacturing a light emitting diode according to a second embodiment of the present invention.

도 18은 본 발명의 실시예에 따라 제조한 백색 발광 다이오드의 스펙트럼이다. 18 is a spectrum of a white light emitting diode manufactured according to an embodiment of the present invention.

1 사파이어 기판1 sapphire substrate

2 반도체 버퍼층2 semiconductor buffer layer

3 n형 접촉층3 n-type contact layer

4 n형 클래드층4 n-type cladding layer

5 발광층5 emitting layer

6 p형 클래드층6 p-type cladding layer

7 p형 접촉층7 p-type contact layer

8 도전성 투명 전극8 conductive transparent electrode

9 광반사층9 light reflecting layer

10 에피측 접합 금속층10 epi side junction metal layer

11 리셉터측 접합 금속층 11 Receptor Side Junction Metal Layer

12 제2 리셉터 접촉층12 second receptor contact layer

13 리셉터 기판13 receptor board

14 제1 리셉터 접촉층14 first receptor contact layer

15 제2 전극15 second electrode

16 제1 전극16 first electrode

17, 400 형광체층17, 400 phosphor layer

21 본딩 와이어21 bonding wire

24, 25, 500 도전성 페이스트24, 25, 500 conductive paste

30 리드 프레임30 lead frames

101 제1 전극 리드프레임101 first electrode leadframe

102 제2 전극 리드프레임102 Second electrode leadframe

100, 200 칩100, 200 chips

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a light emitting diode and a method of manufacturing the same.

색변환 발광 다이오드에는 크게 청색 발광다이오드와 노란색 야그(YAG)형광체를 이용하여 백색으로 변환하는 방식과, 자외선 발광다이오드와 적, 녹, 청색의 형광체를 이용하여 백색으로 변환하는 방식, 그리고 적, 녹, 청색 발광 다이오드를 이용하여 백색으로 변환시키는 방식 등 3 가지가 있다. 이때 발광 다이오드는 형광체를 여기시키기 위한 광원으로 사용되며, 형광체는 여기광원을 흡수하여 제3의 색으로 발광하는 파장변환의 매개체 역할을 한다. The color conversion light emitting diode is mainly converted to white using a blue light emitting diode and a yellow YAG phosphor, and converted to white using an ultraviolet light emitting diode and red, green, and blue phosphors, and red, green. There are three ways to convert to white using a blue light emitting diode. In this case, the light emitting diode is used as a light source for exciting the phosphor, and the phosphor serves as a medium for wavelength conversion to absorb the excitation light source and emit light in a third color.

청색 발광 다이오드와 노란색 야그 형광체를 혼합한 방식은 제조방법이 간편하지만 연색성에 한계가 있으며, 반면에 자외선 여기광원과 적, 녹, 청색의 형광체를 쓰는 경우는 연색성이 우수하지만 제조비용이 상승하는 문제가 있다. 특히 이들 방식은 고휘도 색변환 발광 다이오드를 제작하는데 한계가 있어 적, 녹, 청색의 색변환 발광 다이오드가 제안되기도 했다. The method of mixing blue light emitting diodes and yellow yag phosphors is easy to manufacture, but there is a limitation in color rendering. On the other hand, when using ultraviolet excitation light sources and red, green, and blue phosphors, the color rendering is excellent, but the manufacturing cost increases. There is. In particular, these methods have a limitation in manufacturing high-brightness color conversion light emitting diodes, and red, green, and blue color conversion light emitting diodes have been proposed.

그러면 도면을 참고로 하여 종래의 기술에 따른 발광 다이오드의 구조에 대하여 설명한다.Next, a structure of a light emitting diode according to the related art will be described with reference to the accompanying drawings.

도 1은 종래의 기술에 따른 발광 다이오드의 단면도이다.1 is a cross-sectional view of a light emitting diode according to the prior art.

발광 다이오드는 리드 프레임(101) 위에 발광 다이오드 칩(200)이 도전성 페이스트(500)를 통하여 다이 본딩(die bonding)되어 있고, 칩(200)의 두 전극은 와이어(301, 302)를 통하여 리드 프레임(101, 102)에 연결되어 있으며, 형광체 혼합물(400)이 칩(200)을 덮고 있고 수지(500)로 전체 리드프레임을 감싸는 형태를 하고 있다.The light emitting diode is die bonded to the LED chip 200 through the conductive paste 500 on the lead frame 101, and the two electrodes of the chip 200 are connected to the lead frame through the wires 301 and 302. It is connected to the (101, 102), the phosphor mixture 400 covers the chip 200 and has a form of wrapping the entire lead frame with a resin (500).

종래의 형광체 램프 제조방식에서는 리드 프레임에 다이 본딩(die bonding)된 칩 위에 형광체 혼합물을 디스펜싱(dispensing) 방식으로 토출하여 형광체 혼합물이 칩을 덮도록 하여 투명수지(epoxy)로 몰딩(molding)하거나, 아니면 형광체가 포함되어 있는 수지로 리드프레임 전체를 몰딩하여 램프를 제작해 왔으나, 형광체 혼합물을 토출하면 형광체의 분포가 불균일하기 때문에 색좌표(CRI: Color Rendering Index)의 변화를 유발하여 동일한 방법과 시간에 제작된 제품이라도 토출량, 두께, 형광체 혼합 비율 등에 차이가 나게 되어 균질의 색변환 발광다이오드를 제작하기가 어렵다.In the conventional phosphor lamp manufacturing method, the phosphor mixture is dispensed on a die bonded chip in a lead frame by dispensing, so that the phosphor mixture covers the chip, thereby molding with epoxy. Or, the lamp has been manufactured by molding the entire lead frame with a resin containing phosphor, but when the phosphor mixture is discharged, the distribution of the phosphor is uneven, causing a change in the color coordinate (CRI: Color Rendering Index). Even if the product is manufactured in, the discharge amount, thickness, phosphor mixing ratio is different, it is difficult to produce a homogeneous color conversion light emitting diode.

한편, 발광 다이오드에서 질화물 계열을 발광 물질로 사용하는 경우에는 에피택셜 성장시 결정 결함이 발생하는 것을 줄이기 위하여 결정 구조가 유사한 사파이어를 기초 기판으로 사용한다. 그런데 사파이어는 절연체이기 때문에 n형 전극과 p형 전극을 모두 에피층의 성장면 측에 형성한다. 이와 같이 두 전극을 모두 같은 면에 형성하게 되면 와이어 본딩에 필요한 전극의 면적을 확보하여야 하므로 발광 다이오드의 칩 면적도 일정 크기 이상이 되어야 한다. 따라서 웨이퍼 당 칩 생산량의 향상에 장애가 된다. 또한, 절연체를 기판으로 사용하기 때문에 외부로부터 유입되는 정전기를 방출하기가 어려워 정전기로 인한 불량 유발 가능성이 크다. 이는 소자의 신뢰성을 저하시키고 패키지 공정에 있어서 여러 가지 제약을 가져온다. 또한, 사파이어는 열전도도가 낮아 발광 다이오드 구동 중에 발생하는 열을 외부로 방출하는데 어려움이 있다. 따라서 고출력을 위한 대전류 인가에 제약이 따르고, 이로 인하여 색변환 발광 다이오드의 고 휘도화에 제약이 따른다.In the case of using a nitride-based light emitting material in a light emitting diode, sapphire having a similar crystal structure is used as a base substrate in order to reduce the occurrence of crystal defects during epitaxial growth. However, since sapphire is an insulator, both n-type electrode and p-type electrode are formed on the growth surface side of the epi layer. As such, when both electrodes are formed on the same surface, the area of the electrode required for wire bonding must be secured, and thus the chip area of the light emitting diode must also be larger than a predetermined size. This impedes the improvement of chip yield per wafer. In addition, since the insulator is used as a substrate, it is difficult to discharge static electricity flowing from the outside, which causes a high possibility of causing a defect due to static electricity. This reduces the reliability of the device and introduces several limitations in the packaging process. In addition, sapphire has a low thermal conductivity, it is difficult to release the heat generated during the driving of the light emitting diode to the outside. Therefore, there is a restriction on the application of a large current for high output, and thus a restriction on the high luminance of the color conversion light emitting diode.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 수직형 전극 구조를 가지는 발광 다이오드 및 그 제조 방법을 제공하는 것을 목적으로 한다.The present invention has been made to solve the above problems, and an object thereof is to provide a light emitting diode having a vertical electrode structure and a method of manufacturing the same.

본 발명의 다른 목적은 형광체의 분포가 균일한 발광 다이오드 및 그 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a light emitting diode having a uniform distribution of phosphors and a method of manufacturing the same.

상기 목적을 달성하기 위하여 본 발명에서는 다음과 같은 발광 다이오드를 제안한다.In order to achieve the above object, the present invention proposes the following light emitting diode.

상하 양면을 가지며 도전성이 있는 리셉터 기판, 상기 리셉터 기판의 하면에 형성되어 있는 제1 전극, 상기 리셉터 기판의 상면에 형성되어 있으며 도전성을 가지는 접합층, 상기 접합층 위에 형성되어 있는 광반사층, 상기 광반사층 위에 형성되어 있는 제1 도전형 클래드층, 상기 제1 도전형 클래드층 위에 형성되어 있는 발 광층, 상기 발광층 위에 형성되어 있는 제2 도전형 클래드층, 상기 제2 도전형 클래드층 위에 형성되어 있는 제2 전극, 상기 제2 도전형 클래드층과 상기 제2 전극의 위에 코팅되어 있으며 상기 제2 전극을 노출하는 접촉구를 가지는 형광체층을 포함하는 발광 다이오드를 마련한다.An electrically conductive receptor substrate having upper and lower sides, a first electrode formed on the lower surface of the receptor substrate, a bonding layer formed on the upper surface of the receptor substrate, and having a conductive layer, a light reflection layer formed on the bonding layer, and the light A first conductive cladding layer formed on the reflective layer, a light emitting layer formed on the first conductive cladding layer, a second conductive cladding layer formed on the light emitting layer, and a second conductive cladding layer formed on the second conductive cladding layer A light emitting diode is provided that includes a second electrode, the second conductive cladding layer, and a phosphor layer coated on the second electrode and having a contact hole exposing the second electrode.

이 때, 상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 것일 수 있다. 또, 상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층, 상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층, 상기 광반사층과 상기 제1 도전형 클래드층 사이에 형성되어 있는 제1 도전형 접촉층과 도전성 투명 전극 및 상기 제2 도전형 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층을 더 포함하는 것이 바람직하고, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형일 수 있으며, 상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 것이 바람직하다. 또는 상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 것일 수 있다.At this time, the buffer layer, the first conductivity type contact layer, the first cladding layer, the light emitting layer, the second cladding layer, the second conductivity type contact layer is In x (Ga y Al 1-y ) N (composition ratio x, y is 0 <x <1, 0 <y <1). Further, a first receptor contact layer formed between the first electrode and the receptor substrate, a second receptor contact layer formed between the receptor substrate and the bonding layer, the light reflection layer, and the first conductive clad layer. Preferably, the first conductive contact layer and the conductive transparent electrode formed therebetween, and the second conductive contact layer formed between the second conductive cladding layer and the second electrode, are preferred. The conductivity type may be p-type, the second conductivity type may be n-type, and the phosphor layer may include red, green, and blue phosphors and a resin. Alternatively, the phosphor layer may include a yag phosphor and a resin.

또는, 제1면과 제2면을 가지는 절연 기판, 상기 제1면 위에 형성되어 있는 버퍼층, 상기 버퍼층 위에 형성되어 있는 제1 도전형 접촉층, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 도전형 클래드층, 상기 제1 도전형 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 도전형 클래드층, 상기 제2 도전형 클래드층 위에 형성되어 있는 제2 도전형 접촉층, 상기 제2 도전형 접 촉층 위에 형성되어 있는 광반사층, 상기 광반사층 위에 형성되어 있는 제1 전극, 상기 제1 도전형 접촉층 위에 형성되어 있는 제2 전극, 상기 절연 기판의 제2면에 코팅되어 있는 형광체층을 포함하는 발광 다이오드를 마련한다.Or an insulating substrate having a first surface and a second surface, a buffer layer formed on the first surface, a first conductive contact layer formed on the buffer layer, and a first formed on the first conductive contact layer A conductive clad layer, a light emitting layer formed on the first conductive clad layer, a second conductive clad layer formed on the light emitting layer, a second conductive contact layer formed on the second conductive clad layer, and A light reflection layer formed on the second conductive contact layer, a first electrode formed on the light reflection layer, a second electrode formed on the first conductive contact layer, and a second surface of the insulating substrate A light emitting diode comprising a phosphor layer is prepared.

이 때, 상기 버퍼층, 제1 도전형 접촉층, 제1 클래드층, 발광층, 제2 클래드층, 제2 도전형 접촉층이 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 것일 수 있다. 또, 상기 광반사층과 상기 제2 도전형 접촉층의 사이에 형성되어 있는 도전성 투명 전극층을 더 포함하고, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으며, 상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 것이 바람직하다. 또는 상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 것일 수 있다.At this time, the buffer layer, the first conductivity type contact layer, the first cladding layer, the light emitting layer, the second cladding layer, the second conductivity type contact layer is In x (Ga y Al 1-y ) N (composition ratio x, y is 0 <x <1, 0 <y <1). The method may further include a conductive transparent electrode layer formed between the light reflection layer and the second conductive type contact layer, wherein the first conductive type may be n type, the second conductive type may be p type, and the phosphor The layer preferably comprises red, green and blue phosphors and resins. Alternatively, the phosphor layer may include a yag phosphor and a resin.

이러한 발광 다이오드는 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광반사층을 차례로 적층하는 단계, 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계, 상기 광반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계, 상기 사파이어 기판을 제거하는 단계, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계, 상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계를 포함하는 방법을 통하여 제조한다.Such a light emitting diode is formed by sequentially laminating a buffer layer, an n-type contact layer, an n-type cladding layer, a light-emitting layer, a p-type cladding layer, a p-type contact layer, a conductive transparent electrode, and a light reflection layer on a sapphire substrate. Forming a first and a second receptor contact layer, forming a bonding layer over the light reflection layer and at least one surface of the second receptor contact layer, the light reflection layer of the sapphire substrate and the second receptor contact layer of the receptor substrate Placing and facing each other, thermocompressing, removing the sapphire substrate, forming a second electrode and a first electrode on the n-type contact layer and the first receptor contact layer, respectively, It is manufactured by a method comprising the step of spin-coating a phosphor layer on the second electrode.

이 때, 상기 사파이어 기판을 제거하는 단계 다음에 상기 버퍼층을 제거하는 단계를 더 포함할 수 있고, 상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4), 인산(H3PO4) 및 알루에치(4H3PO 4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법 중의 적어도 어느 하나를 이용하는 단계일 수 있으며, 상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 기초 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용할 수 있다. 또, 상기 사파이어 기판을 제거하는 단계는 상기 사파이어 기판을 이면 연마하는 단계와 이면 연마된 상기 사파이어 기판을 식각하는 단계를 포함할 수 있으며, 상기 형광체층을 스핀코팅하는 단계 다음에 상기 형광체층을 선택적으로 식각하여 상기 제2 전극을 노출하는 접촉구를 형성하는 단계를 더 포함하는 것이 바람직하다. 상기 리셉터 기판은 Si, GaAs, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막, CuW, Mo, Au, Al, Au, Ag 등의 금속 기판 중의 어느 하나로 구성된 것일 수 있다.In this case, the method may further include removing the buffer layer after removing the sapphire substrate, and in the step of removing the sapphire substrate and the buffer layer by removing the sapphire substrate, hydrochloric acid (HCl), nitric acid (HNO 3 ), and hydroxide hydroxide. Any one of potassium (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ) and alluech (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) Or using at least one of a wet etching method, a chemical mechanical polishing (CMP), and an ICP / RIE dry etching method using a mixed solution of one or more combinations thereof as an etchant, and lapping the sapphire substrate and the buffer layer. In the removing step, the wet etching method and the dry etching method are used together, and the wet etching method is used to etch the base substrate, and the dry etching method is used to etch the buffer layer. Available. The removing of the sapphire substrate may include back polishing the sapphire substrate and etching the back polished sapphire substrate, followed by spin coating the phosphor layer to selectively select the phosphor layer. The method may further include forming a contact hole through which the second electrode is exposed by etching. The receptor substrate is composed of any one of semiconductor substrates such as Si, GaAs, InP, InAs, conductive oxide films such as Indium Tin Oxide (ITO), ZrB, ZnO, and metal substrates such as CuW, Mo, Au, Al, Au, Ag, etc. It may be.

또, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주보도록 배치하고 열압착하는 단계는 Au, Sn, In, Pd, Ag, Au, Sn, Ag 군 중의 어느 하나 또는 둘 이상을 증착하고 열압착하는 단계일 수 있고, 상기 사파이어 기판을 제거하는 단계에서는 기계적 연마, 습식 식각, 건식 식각 중 어느 하나 이상을 사용하여 진행하는 단계일 수 있으며, 상기 제1 전극은 ITO, InSnO, Ti/Ni/Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd, 중의 어느 하나 이상을 포함하여 이루어지는 것이 바람직하다.The step of arranging the light reflection layer of the sapphire substrate and the second receptor contact layer of the receptor substrate so as to face each other and thermocompressing may be any one or two or more of Au, Sn, In, Pd, Ag, Au, Sn, and Ag groups. Deposition and thermocompression may be performed, and the step of removing the sapphire substrate may be a step of using any one or more of mechanical polishing, wet etching, dry etching, the first electrode is ITO, InSnO, It is preferable to include any one or more of Ti / Ni / Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd.

또는, 사파이어 기판의 일면에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극층, 광반사층 및 제1 전극층을 차례로 적층하는 단계, 상기 제1 전극층, 광반사층, 도전성 투명 전극층, p형 접촉층, p형 클래드층, 발광층, n형 클래드층 및 n형 접촉층의 일부를 선택적으로 식각하여 상기 n형 접촉층을 부분적으로 노출하는 단계, 노출된 상기 n형 접촉층 위에 제2 전극을 형성하는 단계, 상기 사파이어 기판의 나머지 일면에 형광체층을 스핀코팅하는 단계, 상기 사파이어 기판을 개별 칩으로 분리하는 단계, 상기 개별 칩을 리드 프레임에 플립칩 본딩하는 단계를 포함하는 방법을 통하여 제조한다.Alternatively, laminating a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, a p-type contact layer, a conductive transparent electrode layer, a light reflection layer, and a first electrode layer on one surface of the sapphire substrate, the first electrode layer. Selectively etching portions of an electrode layer, a light reflection layer, a conductive transparent electrode layer, a p-type contact layer, a p-type cladding layer, a light emitting layer, an n-type cladding layer and an n-type contact layer to partially expose the n-type contact layer, and expose Forming a second electrode on the n-type contact layer, spin coating a phosphor layer on the other surface of the sapphire substrate, separating the sapphire substrate into individual chips, and flipping the individual chips into a lead frame It is prepared through a method comprising the step of bonding.

이 때, 상기 형광체층을 스핀코팅하는 단계 이전에 상기 사파이어 기판의 두께 일부를 깎아내는 단계를 더 포함할 수 있고, 상기 사파이어 기판을 개별 칩으로 분리하는 단계 이전에 상기 형광체층을 선택적으로 식각하여 개별 칩 단위로 구획하는 단계를 더 포함할 수 있다.In this case, the method may further include cutting a part of the thickness of the sapphire substrate before the spin coating of the phosphor layer, and selectively etching the phosphor layer before separating the sapphire substrate into individual chips. The method may further include dividing into individual chip units.

상기 제1 전극 또는 상기 제2 전극을 형성한 이후에 질소 또는 산소를 포함하는 분위기의 퍼니스에서 300℃ 내지 700℃ 사이의 온도로 열처리하는 단계를 더 포함할 수 있다.After forming the first electrode or the second electrode may further comprise the step of heat treatment at a temperature between 300 ℃ to 700 ℃ in a furnace containing nitrogen or oxygen.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하 첨부된 도면을 참조하여 본 발명에 따른 수직형 전극 구조를 가지는 발광 다이오드의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, a preferred embodiment of a light emitting diode having a vertical electrode structure according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 제1 실시예에 따른 발광 다이오드의 단면도이다.2 is a cross-sectional view of a light emitting diode according to a first embodiment of the present invention.

본 발명의 제1 실시예에 따른 발광 다이오드는 리드 프레임(101, 102), 리드 프레임(101)에 접착되어 있는 칩(100), 칩(100)의 한쪽 전극을 리드 프레임(102)에 연결하는 와이어(21) 등을 포함하여 이루어진다.The light emitting diode according to the first embodiment of the present invention connects the lead frames 101 and 102, the chip 100 adhered to the lead frame 101, and one electrode of the chip 100 to the lead frame 102. Wire 21 or the like.

칩(100)은 제1 전극(16), 제1 리셉터 접촉층(14), 리셉터 기판(13), 제2 리셉터 접촉층(12), 리셉터측 접합 금속층(11), 에피측 접합 금속층(10), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)이 아래부터 위로 차례로 적층되어 있고, n형 접촉층(3) 위에 제2 전극(15)이 형성되어 있다. 또한, n형 접촉층(3) 위에 광의 파장을 변환하기 위한 형광체층(17)이 형성되어 있다. 여기서 형광체층(17)에는 제2 전극(15)을 노출하는 접촉구가 형성되어 있어서 이 접촉구를 통하여 와이어(21)를 제2 전극(15)에 본딩한다.The chip 100 includes a first electrode 16, a first receptor contact layer 14, a receptor substrate 13, a second receptor contact layer 12, a receptor side junction metal layer 11, and an epi side junction metal layer 10. ), Light reflection layer 9, conductive transparent electrode 8, p-type contact layer 7, p-type cladding layer 6, light emitting layer 5, n-type cladding layer 4 and n-type contacting layer 3 ) Are stacked in order from the bottom up, and the second electrode 15 is formed on the n-type contact layer 3. In addition, a phosphor layer 17 for converting the wavelength of light is formed on the n-type contact layer 3. In the phosphor layer 17, a contact hole exposing the second electrode 15 is formed to bond the wire 21 to the second electrode 15 through the contact hole.

여기서 형광체층(17)은 적색, 녹색 및 청색 형광체를 PE(polyethylene), PP(polypropylene), 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만든 형광체 혼합물을 스핀코팅(spin coating)하여 형성한 것이다.The phosphor layer 17 is a mixture of red, green, and blue phosphors with resins such as PE (polyethylene), PP (polypropylene), and acryl (Acryl) together with a precipitation prevention solution to make a liquid by stirring and melting at a temperature above room temperature. It is formed by spin coating a phosphor mixture.

여기서, 리셉터 기판(13)으로는 Si, GaAs, SiC 등의 반도체 기판이나 Au, Al, CuW, Mo, W 등의 금속 기판을 사용한다.Here, as the receptor substrate 13, semiconductor substrates such as Si, GaAs, SiC, and metal substrates such as Au, Al, CuW, Mo, and W are used.

리셉터측 접합 금속층(11)과 에피측 접합 금속층(10)은 저융점 금속인 AuSn, In, Pd, Ag, Au, Sn, InPd, AgIn 등으로 형성한다. 이들 두 접합 금속층(11, 10)이 열압착에 의하여 접합됨으로써 리셉터 기판(13)과 에피층이 서로 부착된다. 여기서, 접합 금속층(11, 10)은 도전성을 가지는 에폭시 필름 등으로 대체될 수 있다.The receptor side junction metal layer 11 and the epi side junction metal layer 10 are formed of AuSn, In, Pd, Ag, Au, Sn, InPd, AgIn, or the like, which are low melting point metals. The two bonded metal layers 11 and 10 are bonded by thermocompression bonding so that the receptor substrate 13 and the epi layer are attached to each other. Here, the bonding metal layers 11 and 10 may be replaced with an epoxy film having conductivity.

또, 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)은 Inx(GayAl1-y)N (x>0, y>0) 등으로 형성하며, 광 반사층(9)은 Ti, Ni, Al, Ag, Au, Rh, Pd 군중 적어도 하나 이상을 포함하는 단일층 또는 복수층으로 형성하여 광 반사 특성이 우수하도록 형성한다.In addition, the buffer layer 2, the n-type contact layer 3, the n-type cladding layer 4, the light emitting layer 5, the p-type cladding layer 6 and the p-type contact layer 7 are In x (GayAl 1- y ) N (x> 0, y> 0), etc., and the light reflection layer 9 is formed of a single layer or a plurality of layers including at least one of Ti, Ni, Al, Ag, Au, Rh, Pd crowds. In this case, the light reflection characteristics are excellent.

칩(100)은 도전성 페이스트(500)에 의하여 제1 전극(16) 면이 리드 프레임(101)에 접착되어 있고, 제2 전극(15)은 와이어를 통하여 리드 프레임(102)의 다른 전극에 연결되어 있다In the chip 100, the first electrode 16 surface is adhered to the lead frame 101 by the conductive paste 500, and the second electrode 15 is connected to the other electrode of the lead frame 102 through a wire. Become

이러한 구조의 발광 다이오드에서는 제2 전극(15)과 제1 전극(16)이 칩의 상 하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있다. 따라서 웨이퍼 당 칩 생산량을 향상할 수 있다. 또한 열전도성과 전기 전도성이 우수한 리셉터 기판(13)을 칩의 구조체로 사용함으로써 열 방출과 정전기 방출이 효율적으로 이루어진다. 아울러, 전류가 칩의 면적 전체를 통하여 균일하게 흐르므로 대전류에서도 구동이 가능하다. 따라서 단위 소자에서 높은 광출력을 얻을 수 있다. 또한, 형광체층(17)을 균일하게 형성할 수 있기 때문에 연색성의 변화가 적은 균질한 발광 다이오드를 제작할 수 있다.In the light emitting diode having such a structure, since the second electrode 15 and the first electrode 16 are formed on both upper and lower sides of the chip, the area of the chip can be reduced. Thus, the chip yield per wafer can be improved. In addition, by using the receptor substrate 13 having excellent thermal conductivity and electrical conductivity as a chip structure, heat dissipation and electrostatic discharge are efficiently performed. In addition, since the current flows uniformly through the entire area of the chip, driving is possible even at a large current. Therefore, high light output can be obtained in the unit device. In addition, since the phosphor layer 17 can be formed uniformly, a homogeneous light emitting diode with less change in color rendering can be produced.

그러면, 이러한 구조의 발광 다이오드를 제조하는 방법을 설명한다.Next, a method of manufacturing a light emitting diode having such a structure will be described.

도 3 내지 도 8은 본 발명의 제1 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.3 to 8 are cross-sectional views illustrating an intermediate process of manufacturing a light emitting diode according to a first embodiment of the present invention.

먼저, 도 3에 나타낸 바와 같이, 사파이어(Sapphire, Al2O3) 기판(1) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)을 차례로 적층한다. First, as shown in FIG. 3, a metal organic chemical vapor deposition method (MOCVD), a liquid epitaxial method (LPE), a molecular beam epitaxial method (MBE), and the like are used on a sapphire (Al 2 O 3 ) substrate 1. The buffer layer 2, the n-type contact layer 3, the n-type cladding layer 4, the light emitting layer 5, the p-type cladding layer 6 and the p-type contacting layer 7 are sequentially stacked.

다음, 도 4에 나타낸 바와 같이, p형 접촉층(7) 위에 도전성 투명 전극(8)과 광반사층(9)을 형성하고, 광반사층(9) 위에 접합을 위한 에피측 접합 금속층(10)을 형성한다. 여기서, 광반사층(9)과 도전성 투명 전극(8)의 증착은 전자빔(E-Beam), 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 사용하여 진행한다.Next, as shown in FIG. 4, the conductive transparent electrode 8 and the light reflection layer 9 are formed on the p-type contact layer 7, and the epi side bonding metal layer 10 for bonding is formed on the light reflection layer 9. Form. Here, the deposition of the light reflection layer 9 and the conductive transparent electrode 8 proceeds using an electron beam (E-Beam), thermal evaporation (Thermal Evaporation), sputtering and the like.

또, 반도체 또는 금속으로 이루어진 리셉터 기판(13)의 윗면에 제1 리셉터 접촉층(14)을 형성하고, 아래 면에 제2 리셉터 접촉층(12)과 리셉터측 접합 금속층(11)을 형성한다.In addition, the first receptor contact layer 14 is formed on the upper surface of the receptor substrate 13 made of a semiconductor or metal, and the second receptor contact layer 12 and the receptor side junction metal layer 11 are formed on the lower surface.

이어서, 에피측 접합 금속층(10)과 리셉터측 접합 금속층(11)을 접촉시킨 상태에서 200~500℃의 온도와 1~6MPa의 압력을 3분 내지 1시간 동안 가하여 두 접합 금속층(10, 11)을 융착시킨다. Au를 유테틱 금속으로 쓰는 경우에는 압력은 2.5MP, 온도는 300℃, 융착 시간은 10분 정도가 특히 바람직하다. 또, 이러한 열압착 공정은 고온으로 인하여 각 층이 산화되는 것을 방지하기 위하여 Ar, He, Kr, Xe, Rn 등의 가스 분위기에서 진행하거나, 또는 N2, 할로겐, 공기(O2 포함) 등의 분위기에서 진행하여 접촉층으로 하여금 금속과 반도체 사이의 에너지 간격을 극복하고 접촉 저항을 낮출 수 있도록 한다.Subsequently, in a state where the epi-side junction metal layer 10 and the receptor-side junction metal layer 11 are in contact with each other, a temperature of 200 to 500 ° C. and a pressure of 1 to 6 MPa are applied for 3 minutes to 1 hour, thereby forming the two junction metal layers 10 and 11. Fusion. When Au is used as the eutectic metal, the pressure is preferably 2.5 MP, the temperature is 300 ° C., and the welding time is about 10 minutes. In addition, such a thermocompression process is performed in a gas atmosphere such as Ar, He, Kr, Xe, Rn, or N 2 , halogen, air (including O 2 ) to prevent oxidation of each layer due to high temperature. Proceeding in the atmosphere, the contact layer can overcome the energy gap between the metal and the semiconductor and lower the contact resistance.

한편, 접합 금속층(10, 11) 대신 전도성을 갖는 에폭시 필름 등을 사용하여 에피층 위에 리셉터 기판을 부착할 수도 있다.Meanwhile, the receptor substrate may be attached onto the epitaxial layer using an epoxy film having conductivity instead of the bonding metal layers 10 and 11.

다음, 도 5에 나타낸 바와 같이, 사파이어 기판(1)을 기계적 연마, 습식 식각, 및 건식 식각을 하나 이상 조합하여 사용함으로써 제거한다. 이 때, 버퍼층(2) 및 n형 접촉층(3)의 일부도 함께 제거한다. 버퍼층(2)은 다른 층에 비하여 낮은 온도에서 성장시켜 비정질 구조를 가지는데 이러한 비정질 구조는 결정 구조가 나쁘고 365nm 부근의 단파장을 흡수하기 때문에 광 효율을 높이기 위하여 제거한다. 그러나 400nm 이상의 장파장의 빛을 방출하는 발광 다이오드를 제조하는 경우에는 버퍼층(2)을 제거하지 않을 수도 있다. 또, n형 접촉층(3)은 나중에 형성된 것일수록 막질이 우수하다. 따라서 하부에서 상부로 갈수록 막질이 좋아지므로 막질이 떨어지는 하부 일부를 제거하는 것이 바람직하다.Next, as shown in FIG. 5, the sapphire substrate 1 is removed by using at least one combination of mechanical polishing, wet etching, and dry etching. At this time, a part of the buffer layer 2 and the n-type contact layer 3 are also removed. The buffer layer 2 is grown at a lower temperature than other layers to have an amorphous structure. The amorphous structure is removed to increase light efficiency because the crystal structure is bad and absorbs short wavelengths around 365 nm. However, when manufacturing a light emitting diode emitting light having a long wavelength of 400 nm or more, the buffer layer 2 may not be removed. The n-type contact layer 3 is more excellent in film quality as formed later. Therefore, since the film quality is improved from the bottom to the top, it is preferable to remove the lower part of the film quality.

그러면, 사파이어 기판(1)과 버퍼층(2) 및 n형 접촉층(3)의 일부를 제거하는 방법에 대하여 상세히 설명한다.Next, a method of removing part of the sapphire substrate 1, the buffer layer 2 and the n-type contact layer 3 will be described in detail.

먼저, 반도체 표면 및 리셉터 기판이 습식 식각시에 식각되거나 손상을 방지하기 위하여 SOG(spin on glass), SiNx, SiO2 같은 보호막을 1um 정도 증착한 후, 사파이어 기판(1)을 랩핑(lapping)하여 깎아 내고, 랩핑된 면을 경면 연마하여 매끄럽게 만든다. 여기서 사파이어 기판(1)의 랩핑은 CMP(chemical mechanical polishing), ICP/RIE 건식 식각, 알루미나(Al2O3) 가루를 이용한 기계적 연마 또는 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3 ), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO 3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 하는 습식 식각에 의하여 진행한다. First, in order to prevent the semiconductor surface and the receptor substrate from being etched or damaged during wet etching, a protective film such as spin on glass (SOG), SiNx, and SiO 2 is deposited about 1 μm, and then the sapphire substrate 1 is wrapped by lapping. The shaved side is mirror polished to smooth the wrapped surface. The sapphire substrate (1) lapping here is CMP (chemical mechanical polishing), ICP / RIE dry etching, mechanical polishing using alumina (Al 2 O 3 ) powder or hydrochloric acid (HCl), sulfuric acid (H 2 SO 4 ), phosphoric acid ( Any one of H 3 PO 4 ), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH) and aluetch (Aluetch: 4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) or It proceeds by the wet etching which uses the mixed solution by these combination as an etching solution.

이 때, 사파이어 기초 기판(1)의 두께는 가능한 한 얇게 하는 것이 좋으나 너무 얇으면 질화물 반도체 박막이 손상될 염려가 있으므로 약 5um~300um(바람직하게는 20um~150um) 정도로 하는 것이 바람직하다. 또, 경면 연마된 사파이어 기판(1) 표면의 거칠기는 1um 이하가 되도록 하여야 한다. 이는 사파이어 기초 기판(1) 표면의 거칠기가 사파이어 기초 기판(1) 및 버퍼층(2) 식각시에 n형 접촉층(2)에 그대로 전달되어 발광 다이오드의 층 구조가 손상될 수 있기 때문이 다.At this time, the thickness of the sapphire base substrate 1 is preferably as thin as possible, but if too thin, the nitride semiconductor thin film may be damaged, so it is preferable that the thickness of the sapphire base substrate 1 be about 5um to 300um (preferably 20um to 150um). In addition, the roughness of the surface of the mirror-polished sapphire substrate 1 should be 1 um or less. This is because the roughness of the surface of the sapphire base substrate 1 may be transferred as it is to the n-type contact layer 2 when the sapphire base substrate 1 and the buffer layer 2 are etched to damage the layer structure of the light emitting diode.

이후 랩핑과 폴리싱이 끝난 시료는 습식과 건식 식각 방법을 어느 하나 이상 조합하여 사파이어 기초 기판(1)을 식각하게 된다. 사파이어 식각에는 건식을 선행 할 수도 있고, 습식식각이 선행 될 수도 있다. 건식식각에는 ICP/RIE 또는 RIE식각방법이 바람직하며, 습식식각에는 염산(HCl), 황산(H2SO4), 인산(H3PO 4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액을 식각용액으로 식각하는 것이 바람직하다. 건식식각 방법으로 사파이어 기초 기판(1)을 빠르게 식각하기 위하여 ICP 와 RIE파워를 가능한 한 높이는 것이 좋지만 질화물계 반도체 에피층이 손상될 수 있기 때문에 주의가 필요하다. After the lapping and polishing, the sample is etched by combining one or more of a wet and dry etching method to etch the sapphire base substrate 1. Sapphire etching may be preceded by dry or wet etching. For dry etching, ICP / RIE or RIE etching method is preferred. For wet etching, hydrochloric acid (HCl), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), potassium hydroxide (KOH), It is preferable to etch the mixed solution by any one or a combination of sodium hydroxide (NaOH) and Aluetch (Aluetch: 4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) with an etching solution. In order to quickly etch the sapphire base substrate 1 by the dry etching method, it is recommended to increase the ICP and RIE power as much as possible, but care should be taken because the nitride semiconductor epitaxial layer may be damaged.

이 때, 사파이어 기초 기판(1)의 습식 식각은 다음과 같은 방법으로 진행한다.At this time, the wet etching of the sapphire base substrate 1 proceeds in the following manner.

테스트 사파이어 기판을 이용하여 황산(H2SO4), 인산(H3PO4 ) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O) 중 어느 하나 이상을 조합한 혼합 용액 의한 사파이어 기초 기판(1)의 식각 속도를 측정하여 사파이어 기초 기판(1)의 110% 내지 120%에 해당하는 두께의 사파이어를 식각할 수 있는 시간동안 식각 용액에 담가둔다. 110% 내지 120%를 식각하는 이유는 랩핑 이후에 사파이어 기판(1) 두께의 불균일성을 초래 할 수 있는 문제를 최소화하기 위함이다. 여기서 버퍼층(2) 의 식각 속도는 사파이어 기초 기판(1)에 비하여 1/50 이하의 식각속도를 나타낸다. 즉, 사파이어 기초 기판(1)에 대한 버퍼층(2)의 식각 선택비가 50 이상이다. 따라서 사파이어 기초 기판(1)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 버퍼층(2)의 식각 속도가 느리기 때문에 그 하부의 층의 손상될 염려는 적다. 한편, 식각 용액의 온도는 100℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열방법은 히터 위에 용액을 올려놓거나, 히터를 직접 용액에 접촉하도록 하는 직접가열방식과 광 흡수를 이용한 간접 가열 방식으로 할 수 있다. 또한 에칭용액의 온도를 용액의 끓는점보다 높은 온도로 높여 주기 위해서 압력을 높여 줄 수도 있다. Combining any one or more of sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ) and aluene (Aluetch: 4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) using a test sapphire substrate The etching rate of the sapphire base substrate 1 by one mixed solution is measured, and the sapphire having a thickness corresponding to 110% to 120% of the sapphire base substrate 1 is immersed in the etching solution for a time that can be etched. The reason for etching 110% to 120% is to minimize the problem that may cause non-uniformity of the sapphire substrate 1 thickness after lapping. Here, the etching rate of the buffer layer 2 represents an etching rate of 1/50 or less compared to the sapphire base substrate 1. That is, the etching selectivity of the buffer layer 2 with respect to the sapphire base substrate 1 is 50 or more. Therefore, even if the etching process is performed for a time remaining even after the sapphire base substrate 1 is completely etched, since the etching speed of the buffer layer 2 is slow, there is little fear of damaging the underlying layer. On the other hand, it is preferable to maintain the temperature of the etching solution at 100 ℃ or more in order to shorten the etching time. The heating method for maintaining the temperature of the etching solution above 100 ℃ may be a direct heating method to put the solution on the heater, or to directly contact the heater with the solution and indirect heating method using light absorption. In addition, the pressure may be increased to raise the temperature of the etching solution to a temperature higher than the boiling point of the solution.

사파이어 기초 기판(1)을 습식 식각할 경우, 사파이어 기초 기판(1)은 20분 동안에 22.16um 식각되어 1.1um/min의 식각 속도를 나타냈다. 이러한 식각 속도는 건식 식각속도와 견줄 수 있는 괄목할 만한 결과이고 칩 양산성을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식식각은 장비의 생산성에 제약을 받지 않으므로 대량생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다. When the sapphire base substrate 1 was wet etched, the sapphire base substrate 1 was etched 22.16 um for 20 minutes, resulting in an etching rate of 1.1 um / min. This etching rate is comparable to the dry etching rate, and considering the chip mass production, there is no problem. Wet etching is not limited by the productivity of the equipment. There is an advantage.

본 발명을 양산에 적용했을 경우에 중요한 요소는 사파이어 기초 기판(1)과 질화물계 반도체인 버퍼층(2)과의 식각 선택비를 높일 수 있는 공정 조건을 확보하는 것이며, 특히 버퍼층(2)을 사파이어 식각 정지층 (etch stop layer)으로 활용하는 것이 효과적이다. 도에 예시하지는 않았지만, 사파이어 식각 정지층으로 SiN, SiO와 같은 보호막 또는, Inx(GayAl1-y)N (0<x<1, 0<y<1) 을 사용할 수 있으며, 바람 직하게는 Al의 조성비를 증가시키는 것이 효과적이다. 또한 습식 식각시에 리셉터층(12)위에 SOG, SiN, SiO 등의 보호막을 증착하여 리셉터 기판(13)이 손상되지 않도록 하거나 리셉터 기판(13)을 식각용액에 손상을 받지 않는 Au, Pt, Rh, Pd 중의 어느 하나이상 포함시켜 형성하는 것이 바람직하다.When the present invention is applied to mass production, an important factor is to secure process conditions for increasing the etching selectivity between the sapphire base substrate 1 and the nitride semiconductor buffer layer 2, and in particular, the buffer layer 2 is sapphire. It is effective to use as an etch stop layer. Although not illustrated in the figure, a protective film such as SiN or SiO or In x (Ga y Al 1-y ) N (0 <x <1, 0 <y <1) may be used as the sapphire etch stop layer. Preferably, it is effective to increase the composition ratio of Al. In addition, a protective film such as SOG, SiN, SiO, etc. is deposited on the receptor layer 12 during wet etching so that the receptor substrate 13 is not damaged or the receptor substrate 13 is not damaged by the etching solution. , Pd is preferably formed by containing at least one.

실험결과, Pt, Au와 같은 금속 및 SiN, SiO와 같은 박막은 염산(HCl), 황산(H2SO4), 인산(H3PO4), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH) 및 알루에치(Aluetch: 4H3PO4+4CH3COOH+HNO3+H2O)의 어느 하나이상을 포함하는 혼합용액에 거의 식각되지 않을 뿐만 아니라, ICP/RIE같은 건식 에칭에서도 높은 내식각성을 보여 그 활용 범위는 크다고 하겠다. Experimental results show that metals such as Pt and Au, and thin films such as SiN and SiO, have hydrochloric acid (HCl), sulfuric acid (H 2 SO 4 ), phosphoric acid (H 3 PO 4 ), nitric acid (HNO 3 ), potassium hydroxide (KOH), It is hardly etched into a mixed solution containing at least one of sodium hydroxide (NaOH) and aluetch (Aluetch: 4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O), but also dry such as ICP / RIE. It shows high etching resistance even in etching, and its range of application is large.

도 9는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다.9 is a graph showing etching rates of sapphire and GaN by ICP / RIE dry etching.

도 9에서 알 수 있는 바와 같이, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비는 감소한다. 이러한 결과는 ICP/RIE 식각방법으로 사파이어 기초 기판(1)을 식각할 경우, 질화물계 반도체로 이루어진 버퍼층(2)에서 식각을 정지하기 어렵다는 것을 의미하며, 버퍼층(2)에서 식각을 멈추기 위해서는 광학적 분석 방법 또는 잔류 가스 분석 방법 같은 ESD(etch stop detector)기술을 활용해야만 한다. 설사 이러한 분석기술을 사용한다 할지라도 성공 할 확률은 낮다. 그러나 습식식각 방법에서는 질화물 반도체 버퍼층(2)을 식각 정지층으로 이용함으로서 대량생산에서 필수 요건인 공정 마진을 확보할 수 있다.As can be seen in FIG. 9, the sapphire and nitride semiconductors have increased etching speeds as the ICP and RIE powers are increased, but the etching ratio between the sapphire and nitride semiconductors decreases. These results indicate that when etching the sapphire base substrate 1 by the ICP / RIE etching method, it is difficult to stop the etching in the buffer layer (2) made of nitride-based semiconductor, and optical analysis to stop the etching in the buffer layer (2) Etch stop detector (ESD) techniques such as methods or residual gas analysis methods must be used. Even with these analytical techniques, the probability of success is low. However, in the wet etching method, by using the nitride semiconductor buffer layer 2 as an etch stop layer, a process margin, which is an essential requirement in mass production, can be secured.

도 10은 황산(H2SO4)과 인산(H3PO4)을 혼합 용액으로 사파이어와 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다.10 is a graph showing the etching rate when wet etching sapphire and GaN with a mixture solution of sulfuric acid (H 2 SO 4) and phosphoric acid (H 3 PO 4).

도 10에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어의 식각 선택비는 100 이상이 될 수 있다. 이러한 결과는 사파이어 기초 기판(1)의 식각 정지층으로 버퍼층(2)을 효과적으로 활용할 수 있음을 의미하며, 100℃의 고온에서도 100 이상의 식각 선택비를 얻을 수 있었다. 특히 사파이어의 식각 속도는 특정 온도에서 1um/min 이상 되므로 생산 비용, 생산성, 공정 안정화를 고려해 볼 때 본 발명에서 제시한 방법은 기존의 그 어떤 방법보다 아주 유리하다는 것을 알 수 있다. As can be seen in Figure 10, the etching selectivity of the sapphire to the nitride-based semiconductor of the solution of sulfuric acid and phosphoric acid may be 100 or more. These results indicate that the buffer layer 2 can be effectively used as an etch stop layer of the sapphire base substrate 1, and an etching selectivity of 100 or more can be obtained even at a high temperature of 100 ° C. In particular, since the etching rate of sapphire is 1um / min or more at a specific temperature, considering the production cost, productivity, process stabilization it can be seen that the method presented in the present invention is more advantageous than any conventional method.

도 11은 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체 버퍼층의 표면사진이다.11 is a surface photograph of a nitride-based semiconductor buffer layer after removing a sapphire substrate by a wet etching method.

도 11에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거된 후에도 응력에 의한 박막의 깨짐이나 손상을 거의 발견할 수 없었고 표면도 아주 깨끗하다는 것을 알 수 있다.As can be seen from FIG. 11, even after the sapphire base substrate 1 is removed, it is hard to find cracks or damages of the thin film due to stress and the surface is also very clean.

도 12는 사파이어 기판을 습식 식각 방법으로 제거한 후의 질화물계 반도체층의 전압-전류 특성 곡선이다.12 is a voltage-current characteristic curve of a nitride based semiconductor layer after the sapphire substrate is removed by a wet etching method.

도 12에서 알 수 있는 바와 같이, 사파이어 기초 기판(1)이 제거되기 전에는 전류가 흐르지 않는다는 것을 알 수 있고, 사파이어 기초 기판(1)이 제거된 후에는 1V에서 1pA가 흐르지만, ICP/RIE 또는 RIE 기술로 질화물계 반도체 버퍼층(2)을 제 거 한 후에는 전류가 40pA로 급격히 증가했다는 것을 알 수 있다. 이 때, ICP/RIE 또는 RIE 의 식각 가스로는 BCL3, Cl2, HBr, Ar 중의 어느 하나 이상을 포함하는 혼합 가스를 사용한다.As can be seen in FIG. 12, it can be seen that no current flows until the sapphire base substrate 1 is removed, and 1 pA flows at 1 V after the sapphire base substrate 1 is removed, but ICP / RIE or After removing the nitride semiconductor buffer layer 2 by the RIE technique, it can be seen that the current rapidly increased to 40 pA. At this time, a mixed gas containing any one or more of BCL 3, Cl 2 , HBr, and Ar is used as an etching gas of ICP / RIE or RIE.

이러한 결과로 미루어 볼 때 습식 및 건식식각 기술은 사파이어 기초 기판(1)과 질화물계 반도체 버퍼층(2)을 효과적으로 식각하여 n형 질화물계 반도체 접촉층(2)을 노출시킨다는 것을 알 수 있다. 이러한 특성은 각 공정 단계마다 프로브(probe station)를 이용하여 노출표면의 전기적 특성을 측정함으로서 효과적으로 식각 과정을 모니터링 할 수 있음을 보여주는 아주 중요한 결과이다. As a result, it can be seen that the wet and dry etching techniques effectively etch the sapphire base substrate 1 and the nitride semiconductor buffer layer 2 to expose the n-type nitride semiconductor contact layer 2. This characteristic is a very important result showing that the etching process can be effectively monitored by measuring the electrical characteristics of the exposed surface using a probe station at each process step.

다음, 도 6에 나타낸 바와 같이, n형 접촉층(3) 위에 ITO, InSnO, Ti/Ni/Au와 같은 투명 전극, 투과성 전극 또는 오믹 접촉을 형성할 수 있는 Ti, Al, Rd, Pt, Ta, Ni, Cr, Au 중의 어느 하나 또는 이들 금속의 합금 등을 증착하여 리프트 오프하고, 질소 또는 산소가 포함된 분위기에서 300도 내지 700도의 온도로 열처리하여 n형 접촉층(3)과의 오믹 접촉을 형성하는 제2 전극(15)을 형성하고, 제1 리셉터 접촉층(14) 위에 제1 전극(16)을 형성한다.Next, as shown in FIG. 6, Ti, Al, Rd, Pt, Ta, which can form a transparent electrode such as ITO, InSnO, Ti / Ni / Au, a transparent electrode, or an ohmic contact on the n-type contact layer 3. , Any one of Ni, Cr, Au, or an alloy of these metals is deposited and lifted off, and heat treated at a temperature of 300 to 700 degrees in an atmosphere containing nitrogen or oxygen to make ohmic contact with the n-type contact layer 3. Forming a second electrode 15, and forming a first electrode 16 on the first receptor contact layer 14.

이어서, 도 7에 나타낸 바와 같이, n형 접촉층(3)과 제2 전극(15) 위에 형광체 혼합물을 스핀코팅(spin coating)하여 형광체층(17)을 도포한다. Subsequently, as shown in FIG. 7, the phosphor mixture 17 is spin-coated on the n-type contact layer 3 and the second electrode 15 to apply the phosphor layer 17.

여기서, 형광체 혼합물은 적색, 녹색 및 청색 형광체를 PE(polyethylene), PP(polypropylene), 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만들고, 원심력을 이용하는 회 전 코팅기를 사용하여 코팅한다. Here, the phosphor mixture is a mixture of red, green and blue phosphors with resin such as PE (polyethylene), PP (polypropylene), acryl (Acryl) together with the precipitation prevention solution to make a liquid by stirring and melting at a temperature above room temperature, centrifugal force Coating using a rotary coating machine using.

다음, 도 8에 나타낸 바와 같이, 형광체층(17)을 사진 식각하여 제2 전극(15)을 노출하는 접촉구를 형성하고, 각층이 형성되어 있는 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.Next, as shown in FIG. 8, the phosphor layer 17 is photo-etched to form contact holes exposing the second electrode 15, and dicing (sawing) the light emitting diode substrate on which each layer is formed. Separate into individual chips.

다음, 도 2에 나타낸 바와 같이, 칩을 은(Ag) 페이스트 등의 도전성 페이스트(500)를 이용하여 리드 프레임(101)에 실장하고, 와이어(21)를 본딩하여 제2 전극(15)을 맞은편 리드 프레임(102)에 연결한다.Next, as shown in FIG. 2, the chip is mounted on the lead frame 101 using a conductive paste 500 such as silver (Ag) paste, and the wire 21 is bonded to meet the second electrode 15. One lead frame 102.

이상과 같이, 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판(1)을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다.As described above, since the sapphire substrate 1 is removed by back grinding and dry or wet etching, the productivity is greatly improved, and in the case of the laser lift-off method, thermal damage that may be received by the epi layer can be prevented.

또한, 이면 연마와 식각을 통하여 사파이어 기판을 제거하면 n형 접촉층(3)의 표면이 미세한 산과 골을 형성하게 되어 빛을 집중시키는 역할을 한다. 또한 형광체층(17)을 스핀코팅하여 형성하기 때문에 형광체층(17)이 균일한 두께로 형성된다. 따라서, 색좌표의 변화가 적은 색변환 발광 다이오드를 안정적으로 생산할 수 있다.In addition, when the sapphire substrate is removed through backside polishing and etching, the surface of the n-type contact layer 3 forms fine acids and valleys, thereby concentrating light. In addition, since the phosphor layer 17 is formed by spin coating, the phosphor layer 17 is formed to have a uniform thickness. Therefore, it is possible to stably produce a color conversion light emitting diode with little change in color coordinates.

위의 제1 실시예에서는 사파이어 기판(1)을 제거하는 방법으로 이면 연마와 식각을 사용하고 있으나 레이저 리프트 오프(LLO: Laser Lift-Off) 방법을 사용할 수도 있다.In the first embodiment of the present invention, the back surface grinding and etching are used as a method of removing the sapphire substrate 1, but a laser lift-off (LLO) method may be used.

또, 제1 전극(16)과 제2 전극(15)은 단일층 또는 다중층으로 형성할 수 있다. 예를 들어, 제2 전극(15)은, Ti, Al, Ni, Au, Rh, Pd, Pt 등을 어느 하나 이 상 포함하는 단일층 또는 복수층으로 형성할 수 있고, 제1 전극(16)은 Ni, Au, Ti, Rh, Pd, Al, Cr, Pt, Ta등을 어느 하나 이상 포함하는 단일금속 또는 합금으로 형성할 수 있으며, 이들 금속층은 열처리 등을 통하여 합금으로 변환시킬 수 있다.In addition, the first electrode 16 and the second electrode 15 can be formed in a single layer or multiple layers. For example, the second electrode 15 may be formed as a single layer or a plurality of layers including at least one of Ti, Al, Ni, Au, Rh, Pd, Pt, and the like, and the first electrode 16 Silver, Ni, Au, Ti, Rh, Pd, Al, Cr, Pt, can be formed of a single metal or alloy containing any one or more, these metal layers can be converted into an alloy through heat treatment or the like.

본 발명이 제2 실시예에 대하여 설명한다.The present invention will be described with respect to the second embodiment.

도 13은 본 발명의 제2 실시예에 따른 발광 다이오드의 단면도이다.13 is a cross-sectional view of a light emitting diode according to a second embodiment of the present invention.

본 발명의 실시예에 따른 발광 다이오드는 리드 프레임(30), 리드 프레임(30)에 플립칩(flip-chip) 본딩(bonding)되어 있는 칩 등을 포함하여 이루어진다.The light emitting diode according to the embodiment of the present invention includes a lead frame 30, a chip that is flip-chip bonded to the lead frame 30, and the like.

칩은 다음과 같은 구조를 가진다.The chip has the following structure.

사파이어 기판(1) 위에 버퍼층(2) n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6), p형 접촉층(7), 도전성 투명 전극(8), 광반사층(9) 및 제1 전극(16)이 차례로 적층되어 있고, 제1 전극(16), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)의 일부가 제거되어 노출되어 있는 n형 접촉층(3) 표면 위에 제2 전극(15)이 형성되어 있다. 또한, 사파이어 기판(1)의 아래 면에는 광의 파장을 변환하기 위한 형광체층(17)이 형성되어 있다. On the sapphire substrate 1, the buffer layer 2, the n-type contact layer 3, the n-type cladding layer 4, the light emitting layer 5, the p-type cladding layer 6, the p-type contact layer 7, the conductive transparent electrode (8), the light reflection layer 9 and the first electrode 16 are sequentially stacked, and the first electrode 16, the light reflection layer 9, the conductive transparent electrode 8, the p-type contact layer 7, The second electrode 15 is disposed on the surface of the n-type contact layer 3 in which a portion of the p-type cladding layer 6, the light emitting layer 5, the n-type cladding layer 4, and the n-type contact layer 3 are removed and exposed. ) Is formed. In addition, a phosphor layer 17 for converting the wavelength of light is formed on the lower surface of the sapphire substrate 1.

여기서, 형광체층(17)은 적색, 녹색 및 청색 형광체를 PE, PP, 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만든 형광체 혼합물을 스핀코팅(spin coating)하여 형성한 것이다.Here, the phosphor layer 17 is spin-coated a phosphor mixture made of a liquid by mixing the red, green and blue phosphor in a resin such as PE, PP, acrylic (Acryl) together with a precipitation prevention solution, stirring and melting at a temperature above room temperature It is formed by spin coating.

또, 제1 전극(16)과 제2 전극(15)은 단일층 또는 다중층으로 형성할 수 있다. 예를 들어, 제2 전극(15)은 Ti, Al, Ni, Au, Rh, Pd, Pt 등을 어느 하나 이상 포함하는 단일층 또는 복수층으로 형성할 수 있고, 제1 전극(16)은 Ni, Au, Ti, Rh, Pd, Al, Cr, Pt, Ta 등을 하나 이상 포함하는 단일 금속 또는 합금으로 형성할 수 있다.In addition, the first electrode 16 and the second electrode 15 can be formed in a single layer or multiple layers. For example, the second electrode 15 may be formed of a single layer or a plurality of layers including any one or more of Ti, Al, Ni, Au, Rh, Pd, Pt, and the like, and the first electrode 16 may be formed of Ni. It may be formed of a single metal or alloy containing at least one of Au, Ti, Rh, Pd, Al, Cr, Pt, Ta and the like.

이러한 칩은 형광체층(17)이 위로 오도록 뒤집혀서 리드 프레임(30)에 접착되어 있다. 칩은 은(Ag) 페이스트 등의 도전성 페이스트(24, 25)에 의하여 리드 프레임(30)에 접착되어 있다.This chip is inverted so that the phosphor layer 17 is turned up and bonded to the lead frame 30. The chip is adhered to the lead frame 30 by conductive pastes 24 and 25 such as silver (Ag) paste.

이러한 구조의 발광 다이오드에서는 형광체층(17)이 균일하게 형성되기 있기 때문에 발광 다이오드의 연색성 변화가 적다.In the light emitting diode having such a structure, since the phosphor layer 17 is formed uniformly, the color rendering change of the light emitting diode is small.

이러한 구조의 발광 다이오드를 제조하는 방법에 대하여 설명한다.A method of manufacturing a light emitting diode having such a structure will be described.

도 14 내지 도 17은 본 발명의 제2 실시예에 따른 발광 다이오드를 제조하는 중간 과정을 나타내는 단면도이다.14 to 17 are cross-sectional views illustrating an intermediate process of manufacturing a light emitting diode according to a second embodiment of the present invention.

먼저, 사파이어(Sapphire, Al2O3) 기판(1) 위에 금속유기화학증착법(MOCVD), 액상에피텍셜법(LPE), 분자빔에피텍셜법(MBE) 등을 사용하여 버퍼층(2), n형 접촉층(3), n형 클래드층(4), 발광층(5), p형 클래드층(6) 및 p형 접촉층(7)을 차례로 적층한다. 여기서, 버퍼층(2), n형 및 p형 클래드층(4, 6)과 발광층(5)은 Inx(GayAl1-y)N 등으로 형성한다. 계속해서, p형 접촉층(7) 위에 도전성 투명 전극(8)과 광반사층(9)을 형성하고, 광반사층(9) 위에 금(Au) 등의 금속으로 제1 전극(16)을 형성한다. 여기서, 광반사층(9)과 도전성 투명 전극의 증착은 전자빔(E-Beam), 열 증착(Thermal Evaporation), 스퍼터링(Sputtering) 등을 사용하여 진행한다.First, a metal organic chemical vapor deposition method (MOCVD), a liquid epitaxial method (LPE), a molecular beam epitaxial method (MBE), or the like is applied on a sapphire (Al 2 O 3 ) substrate 1, and the buffer layer 2, n The n-type cladding layer 3, the n-type cladding layer 4, the light emitting layer 5, the p-type cladding layer 6 and the p-type contacting layer 7 are sequentially stacked. Here, the buffer layer 2, the n-type and p-type cladding layers 4, 6 and the light emitting layer 5 are formed of In x (Ga y Al 1-y ) N or the like. Subsequently, the conductive transparent electrode 8 and the light reflection layer 9 are formed on the p-type contact layer 7, and the first electrode 16 is formed of metal such as gold (Au) on the light reflection layer 9. . Here, the deposition of the light reflection layer 9 and the conductive transparent electrode is performed by using an electron beam (E-Beam), thermal evaporation (Sputtering), sputtering and the like.

다음, 도 14에 나타낸 바와 같이, 제1 전극(16), 광반사층(9), 도전성 투명 전극(8), p형 접촉층(7), p형 클래드층(6), 발광층(5), n형 클래드층(4) 및 n형 접촉층(3)의 일부를 선택적으로 식각하여 n형 접촉층(3)을 부분적으로 노출하고, n형 접촉층(3) 위에 제2 전극(15)을 형성한 다음, 사파이어 기판(1)을 식각하거나 또는 연마 후 식각하여 두께 일부를 깎아낸다. Next, as shown in FIG. 14, the first electrode 16, the light reflection layer 9, the conductive transparent electrode 8, the p-type contact layer 7, the p-type cladding layer 6, the light-emitting layer 5, A portion of the n-type cladding layer 4 and the n-type contact layer 3 is selectively etched to partially expose the n-type contact layer 3, and the second electrode 15 is placed on the n-type contact layer 3. After the formation, the sapphire substrate 1 is etched or etched after polishing to cut off part of the thickness.

이어서, 도 15에 나타낸 바와 같이, 사파이어 기판(1) 위에 형광체 혼합물을 스핀코팅(spin coating)하여 형광체층(17)을 형성한다. Subsequently, as shown in FIG. 15, the phosphor mixture is spin coated on the sapphire substrate 1 to form the phosphor layer 17.

여기서, 형광체 혼합물은 적색, 녹색 및 청색 형광체를 어느 하나 이상 혼합하거나, 노란색 야그(YAG) 형광체를 PE, PP, 아크릴(Acryl) 등의 수지에 침전 방지 용액과 함께 혼합하여 상온 이상의 온도에서 교반하며 융해시켜 액상으로 만들고, 원심력을 이용하는 회전 코팅기를 사용하여 코팅한다. 이때, 여기 광원의 칩은 각각 자외선 또는 청색 광원일 수 있다.Here, the phosphor mixture is mixed at least one of the red, green and blue phosphor, or the yellow Yag phosphor is mixed with resin, such as PE, PP, Acryl, together with the precipitation prevention solution and stirred at a temperature above room temperature Melt into liquid phase and coated using a rotary coater using centrifugal force. In this case, the chip of the excitation light source may be an ultraviolet light source or a blue light source, respectively.

다음, 도 16에 나타낸 바와 같이, 형광체층(17)을 선택적으로 식각하여 개별 칩 단위로 구획한다.Next, as shown in FIG. 16, the phosphor layer 17 is selectively etched and divided into individual chip units.

이어서, 도 17에 나타낸 바와 같이, 각층이 형성되어 있는 발광 다이오드 기판을 다이싱(Dicing, Sawing)하여 개별 칩으로 분리한다.Next, as shown in FIG. 17, the light emitting diode substrate in which each layer is formed is diced and separated into individual chips.

다음, 도 13에 나타낸 바와 같이, 개별 칩을 플립칩 본딩한다.Next, as shown in FIG. 13, individual chips are flip-chip bonded.

도 18은 본 발명의 실시예에 따라 제조한 백색 발광 다이오드의 스펙트럼이다. 18 is a spectrum of a white light emitting diode manufactured according to an embodiment of the present invention.

적, 녹, 청색의 비야그 형광체를 혼합한 후, 스핀 코팅하여 백색 발광다이오드를 제작한 것으로서, 색좌표는 x=0.31, y=0.33이며 연색성은 85이상이다.A white light emitting diode was manufactured by mixing red, green and blue Villag phosphors, followed by spin coating. The color coordinates were x = 0.31 and y = 0.33, and the color rendering properties were 85 or more.

이상과 같이, 본 발명에서는 형광체층(17)을 스핀코팅하여 형성하기 때문에 형광체층(17)이 균일한 두께로 형성되어 색좌표 값의 변화가 적은 발광 다이오드를 안정적으로 생산할 수 있을 뿐만 아니라 여기 광원의 고휘도화를 달성했기 때문에 고휘도 색변환 발광 다이오드의 제작이 가능하여 차후 조명 광원으로의 응용에 견인차 역할을 할 것으로 기대한다. As described above, in the present invention, since the phosphor layer 17 is formed by spin coating, the phosphor layer 17 is formed to have a uniform thickness, thereby not only stably producing a light emitting diode having a small change in color coordinate value, but also Since high luminance has been achieved, it is expected that high luminance color conversion light emitting diodes can be manufactured, which will serve as a driving force for future applications as lighting sources.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the accompanying drawings, this is merely exemplary, and those skilled in the art may understand that various modifications and equivalent other embodiments are possible. There will be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

이상과 같이, 수직 전극형 발광 다이오드와 적색, 녹색, 청색, 백색등의 형광체를 이용하여 색변환 발광다이오드를 제조하면 제2 전극과 제1 전극이 칩의 상하 양면에 별도로 형성되므로 칩의 면적을 줄일 수 있어, 웨이퍼 당 칩 생산량을 개선시킬 수 있다. 또한 수직 전극형 발광 다이오드 또는 플립칩 발광 다이오드를 이용하여 색변환 발광다이오드를 제작하면 열 방출과 정전기 방출이 효율적으로 이루어져 고 휘도 색변환 발광 다이오드를 얻을 수 있다. As described above, when the color conversion LED is manufactured using the vertical electrode type LED and the phosphors of red, green, blue, and white light, the second electrode and the first electrode are formed separately on the upper and lower sides of the chip, thereby reducing the area of the chip. Can be reduced, improving chip yield per wafer. In addition, when a color conversion light emitting diode is manufactured using a vertical electrode type light emitting diode or a flip chip light emitting diode, heat emission and electrostatic emission are efficiently performed, thereby obtaining a high luminance color conversion light emitting diode.                     

또한, 본 발명에서는 이면 연마와 건식 또는 습식 식각을 이용하여 사파이어 기판을 제거하기 때문에 생산성이 크게 향상되며, 레이저 리프트 오프 방식의 경우에 에피층이 받을 수 있는 열 손상을 방지할 수 있다. In addition, in the present invention, since the sapphire substrate is removed using back grinding and dry or wet etching, productivity is greatly improved, and thermal damage that an epitaxial layer can receive in the case of a laser lift-off method can be prevented.

또, 형광체층을 스핀 코팅하면 형광체 층이 균일한 두께로 형성할 수 있기 때문에 색좌표 값의 변화가 적은 색변환 발광 다이오드를 안정적으로 생산할 수 있다.In addition, when the phosphor layer is spin coated, the phosphor layer can be formed to have a uniform thickness, so that a color conversion light emitting diode having a small change in color coordinate value can be stably produced.

Claims (26)

상하 양면을 가지며 도전성이 있는 리셉터 기판,Receptacle substrate having both upper and lower sides and conductive 상기 리셉터 기판의 하면에 형성되어 있는 제1 전극,A first electrode formed on the bottom surface of the receptor substrate, 상기 리셉터 기판의 상면에 형성되어 있으며 도전성 및 오믹 특성을 가지는 접합층,A bonding layer formed on an upper surface of the receptor substrate and having conductivity and ohmic characteristics; 상기 접합층 위에 형성되어 있는 광반사층, A light reflection layer formed on the bonding layer, 상기 광반사층 위에 형성되어 있는 제1 도전형 접촉층,A first conductivity type contact layer formed on the light reflection layer, 상기 제1 도전형 접촉층 위에 형성되어 있는 제1 도전형 클래드층,A first conductivity type clad layer formed on the first conductivity type contact layer, 상기 제1 도전형 클래드층 위에 형성되어 있는 발광층,A light emitting layer formed on the first conductive cladding layer, 상기 발광층 위에 형성되어 있는 제2 도전형 클래드층,A second conductive clad layer formed on the light emitting layer, 상기 제2 도전형 클래드층 위에 형성되어 있는 제2 도전형 접촉층,A second conductivity type contact layer formed on the second conductivity type clad layer, 상기 제2 도전형 접촉층 위에 형성되어 있는 제2 전극,A second electrode formed on the second conductivity type contact layer, 상기 제2 도전형 클래드층과 상기 제2 전극의 위에 코팅되어 있으며 상기 제2 전극을 노출하는 접촉구를 가지는 형광체층A phosphor layer coated on the second conductive clad layer and the second electrode and having a contact hole exposing the second electrode; 을 포함하는 발광 다이오드.Light emitting diode comprising a. 제1항에서,In claim 1, 상기 제1 도전형 접촉층, 제1 도전형 클래드층, 발광층, 제2 도전형 클래드층, 제2 도전형 접촉층은 Inx(GayAl1-y)N (조성비 x, y는 0<x<1, 0<y<1)으로 구성된 발광 다이오드.The first conductivity type contact layer, the first conductivity type cladding layer, the light emitting layer, the second conductivity type cladding layer, and the second conductivity type contact layer are In x (Ga y Al 1-y ) N (composition ratio x, y is 0 < A light emitting diode consisting of x <1, 0 <y <1). 제1항에서,In claim 1, 상기 제1 전극과 상기 리셉터 기판 사이에 형성되어 있는 제1 리셉터 접촉층,A first receptor contact layer formed between the first electrode and the receptor substrate, 상기 리셉터 기판과 상기 접합층 사이에 형성되어 있는 제2 리셉터 접촉층,A second receptor contact layer formed between the receptor substrate and the bonding layer, 상기 광반사층과 상기 제1 도전형 클래드층 사이에 형성되어 있는 제1 도전형 접촉층과 도전성 투명 전극 및A first conductive contact layer and a conductive transparent electrode formed between the light reflection layer and the first conductive clad layer; 상기 제2 도전형 클래드층과 상기 제2 전극 사이에 형성되어 있는 제2 도전형 접촉층A second conductive contact layer formed between the second conductive clad layer and the second electrode 을 더 포함하는 발광 다이오드.Light emitting diodes further comprising. 제2항에서,In claim 2, 상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 발광 다이오드.Wherein the first conductivity type is p-type and the second conductivity type is n-type. 제1항에서,In claim 1, 상기 형광체층은 적색, 녹색 및 청색 형광체와 수지를 포함하는 발광 다이오드.The phosphor layer comprises a red, green and blue phosphor and a resin. 제1항에서,In claim 1, 상기 형광체층은 야그(YAG) 형광체와 수지를 포함하는 발광 다이오드.The phosphor layer includes a yag phosphor and a resin. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 사파이어 기판 위에 버퍼층, n형 접촉층, n형 클래드층, 발광층, p형 클래드층, p형 접촉층, 도전성 투명 전극, 광반사층을 차례로 적층하는 단계,Stacking a buffer layer, an n-type contact layer, an n-type cladding layer, a light emitting layer, a p-type cladding layer, a p-type contact layer, a conductive transparent electrode, and a light reflection layer on the sapphire substrate in order; 리셉터 기판의 양 표면에 제1 및 제2 리셉터 접촉층을 형성하는 단계,Forming first and second receptor contact layers on both surfaces of the receptor substrate, 상기 광반사층의 위와 상기 제2 리셉터 접촉층 중의 적어도 일면에 접합층을 형성하는 단계,Forming a bonding layer on the light reflection layer and at least one surface of the second receptor contact layer, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주 보도록 배치하고 열압착하는 단계,Arranging the light reflection layer of the sapphire substrate and the second receptor contact layer of the receptor substrate so as to face each other and thermally compressing the same; 상기 사파이어 기판을 제거하는 단계,Removing the sapphire substrate, 상기 n형 접촉층과 상기 제1 리셉터 접촉층 위에 각각 제2 전극과 제1 전극을 형성하는 단계,Forming a second electrode and a first electrode on the n-type contact layer and the first receptor contact layer, respectively; 상기 n형 접촉층과 상기 제2 전극 위에 형광체층을 스핀코팅하는 단계Spin coating a phosphor layer on the n-type contact layer and the second electrode 를 포함하는 발광 다이오드의 제조 방법.Method of manufacturing a light emitting diode comprising a. 제13항에서,In claim 13, 상기 사파이어 기판을 제거하는 단계 다음에 상기 버퍼층을 제거하는 단계를 더 포함하는 발광 다이오드의 제조 방법.And removing the buffer layer after removing the sapphire substrate. 제14항에서,The method of claim 14, 상기 사파이어 기판과 상기 버퍼층을 랩핑하여 제거하는 단계에서는 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 수산화나트륨(NaOH), 황산(H2SO4 ), 인산(H3PO4) 및 알루에치(4H3PO4+4CH3COOH+HNO 3+H2O) 중 어느 하나 또는 이들 하나 이상의 조합에 의한 혼합 용액을 식각액으로 사용하는 습식 식각 방법, CMP(chemical mechanical polishing) 및 ICP/RIE 건식 식각 방법, 기계적 연마 중의 적어도 어느 하나를 이용하는 발광 다이오드의 제조 방법.In the step of lapping the sapphire substrate and the buffer layer, hydrochloric acid (HCl), nitric acid (HNO 3 ), potassium hydroxide (KOH), sodium hydroxide (NaOH), sulfuric acid (H 2 SO 4 ), and phosphoric acid (H 3 PO 4 ) And a wet etching method using a mixed solution of any one or a combination of one or more of (4H 3 PO 4 + 4CH 3 COOH + HNO 3 + H 2 O) as an etchant, chemical mechanical polishing (CMP) and A method of manufacturing a light emitting diode using at least one of an ICP / RIE dry etching method and mechanical polishing. 제15항에서,The method of claim 15, 상기 사파이어 기판과 상기 버퍼층을 제거하는 단계에서는 상기 습식 식각 방법과 상기 건식 식각 방법을 함께 사용하며 상기 습식 식각 방법은 상기 기초 기판을 식각하는데 사용하고, 상기 건식 식각 방법은 상기 버퍼층을 식각하는데 사용하는 발광 다이오드의 제조 방법.In the removing of the sapphire substrate and the buffer layer, the wet etching method and the dry etching method are used together, and the wet etching method is used to etch the base substrate, and the dry etching method is used to etch the buffer layer. Method for manufacturing a light emitting diode. 제13항에서,In claim 13, 상기 사파이어 기판을 제거하는 단계는 상기 사파이어 기판을 기계적 연마 방법으로 이면 연마하는 단계와 이면 연마된 상기 사파이어 기판을 식각하는 단계를 포함하는 발광 다이오드의 제조 방법.The removing the sapphire substrate may include back polishing the sapphire substrate by a mechanical polishing method and etching the back polished sapphire substrate. 제13항에서,In claim 13, 상기 형광체층을 스핀코팅하는 단계 다음에 상기 형광체층을 선택적으로 식각하여 상기 제2 전극을 노출하는 접촉구를 형성하는 단계를 더 포함하는 발광 다이오드의 제조 방법.And spin-coating the phosphor layer to selectively etch the phosphor layer to form contact holes exposing the second electrode. 제13항에서,In claim 13, 상기 리셉터 기판은 Si, GaAs, InP, InAs 등의 반도체 기판, ITO(Indium Tin Oxide), ZrB, ZnO 등의 전도성 산화막, CuW, Mo, Au, Al, Au, Ag 등의 금속 기판 중의 어느 하나로 구성된 발광 다이오드의 제조 방법.The receptor substrate is composed of any one of semiconductor substrates such as Si, GaAs, InP, InAs, conductive oxide films such as Indium Tin Oxide (ITO), ZrB, ZnO, and metal substrates such as CuW, Mo, Au, Al, Au, Ag, etc. Method for manufacturing a light emitting diode. 제13항에서,In claim 13, 상기 사파이어 기판의 광반사층과 상기 리셉터 기판의 제2 리셉터 접촉층을 마주보도록 배치하고 열압착하는 단계는 오믹 특성을 얻도록 Ti, Ni, Au, Sn, In, Pd, Ag, Sn, Ag, Rh 군 중의 어느 하나 또는 둘 이상을 증착하고 열압착하는 단계인 발광 다이오드의 제조 방법.Arranging the light reflection layer of the sapphire substrate and the second receptor contact layer of the receptor substrate so as to face each other and thermally compressing the Ti, Ni, Au, Sn, In, Pd, Ag, Sn, Ag, Rh to obtain ohmic characteristics Method of manufacturing a light emitting diode which is the step of depositing any one or two or more of the group and thermocompression bonding. 제13항에서,In claim 13, 상기 사파이어 기판을 제거하는 단계에서는 기계적 연마, 습식 식각, 건식 식각 중 어느 하나 이상을 사용하여 진행하는 발광 다이오드의 제조 방법.The removing of the sapphire substrate is a method of manufacturing a light emitting diode that proceeds using any one or more of mechanical polishing, wet etching, dry etching. 제13항에서,In claim 13, 상기 제1 전극은 ITO, InSnO, Ti/Ni/Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd, 중의 어느 하나 이상을 포함하는 발광 다이오드의 제조 방법.The first electrode may include at least one of ITO, InSnO, Ti / Ni / Au, Ti, Al, Rd, Pt, Ta, Ni, Cr, Au, Pd. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020030100015A 2003-12-30 2003-12-30 Light emitting diode with vertical electrode structure and manufacturing method of the same KR100613273B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030100015A KR100613273B1 (en) 2003-12-30 2003-12-30 Light emitting diode with vertical electrode structure and manufacturing method of the same
PCT/KR2004/003021 WO2005064697A1 (en) 2003-12-30 2004-11-22 Light emitting diode with vertical electrode structure and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100015A KR100613273B1 (en) 2003-12-30 2003-12-30 Light emitting diode with vertical electrode structure and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20050013047A KR20050013047A (en) 2005-02-02
KR100613273B1 true KR100613273B1 (en) 2006-08-18

Family

ID=34737924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100015A KR100613273B1 (en) 2003-12-30 2003-12-30 Light emitting diode with vertical electrode structure and manufacturing method of the same

Country Status (2)

Country Link
KR (1) KR100613273B1 (en)
WO (1) WO2005064697A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420214B1 (en) * 2008-01-21 2014-07-17 엘지이노텍 주식회사 Nitride light emitting device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080048492A (en) 2005-08-24 2008-06-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Light emitting diodes and lasers diodes with color converters
DE102005046942A1 (en) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Method for connecting several layers made from a semiconductor material and a replacement substrate used in thin layer technology comprises using a joining layer formed by thermal compression
KR100755656B1 (en) * 2006-08-11 2007-09-04 삼성전기주식회사 Method of manufacturing nitride-based semiconductor light emitting device
KR20090002835A (en) * 2007-07-04 2009-01-09 엘지전자 주식회사 Nitride light emitting device and method of making the same
JP5255421B2 (en) * 2008-12-15 2013-08-07 株式会社小糸製作所 Light emitting module, method for manufacturing light emitting module, and lamp unit
KR101092063B1 (en) 2009-04-28 2011-12-12 엘지이노텍 주식회사 Light emitting device package and method for fabricating the same
DE102010020211A1 (en) * 2010-05-10 2011-11-10 Osram Opto Semiconductors Gmbh Support for an optoelectronic component, optoelectronic device with a carrier and method for producing a support for an optoelectronic component
KR101977279B1 (en) * 2012-11-08 2019-05-10 엘지이노텍 주식회사 Light Emitting Diode Package
DE102014116205B4 (en) 2014-11-06 2022-09-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for producing a light-emitting diode and light-emitting diode
US10615311B2 (en) 2016-04-22 2020-04-07 Lg Innotek Co., Ltd. Light emitting device and display comprising same
RU2746849C1 (en) * 2020-08-27 2021-04-21 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский Нижегородский государственный университет им. Н.И. Лобачевского" Method of manufacturing a magneto-resistive spin led (options)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
KR20010080204A (en) * 1998-10-21 2001-08-22 윌리암 제이. 버크 A method and apparatus for performing wavelength-conversion using phosphors with light emitting diodes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002284600A (en) * 2001-03-26 2002-10-03 Hitachi Cable Ltd Method for manufacturing gallium nitride crystal substrate and the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220171A (en) * 1998-02-02 1999-08-10 Toyoda Gosei Co Ltd Gallium nitride compound semiconductor device
KR20010080204A (en) * 1998-10-21 2001-08-22 윌리암 제이. 버크 A method and apparatus for performing wavelength-conversion using phosphors with light emitting diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420214B1 (en) * 2008-01-21 2014-07-17 엘지이노텍 주식회사 Nitride light emitting device

Also Published As

Publication number Publication date
WO2005064697A1 (en) 2005-07-14
KR20050013047A (en) 2005-02-02

Similar Documents

Publication Publication Date Title
KR101158242B1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8941124B2 (en) Semiconductor light emitting device and method for manufacturing same
US20050104081A1 (en) Semiconductor light emitting diode and method for manufacturing the same
JP4415572B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP6419077B2 (en) Wavelength conversion light emitting device
TWI284431B (en) Thin gallium nitride light emitting diode device
KR20070042214A (en) Nitride-based light emitting diode and manufacturing of the same
KR100613272B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
US20100025702A1 (en) Substrate-free flip chip light emitting diode
JP2007266571A (en) Led chip, its manufacturing method, and light emitting device
KR100648136B1 (en) Light Emitting Diode and manufacturing method of the same
KR100613273B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
JP5228441B2 (en) Integrated light source and method for manufacturing the same
KR100497338B1 (en) Light emitting diode with vertical electrode structure and manufacturing method of the same
KR100530986B1 (en) Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate
KR100890468B1 (en) Light emitting diode device using conductive interconnection part
JP5228442B2 (en) Integrated light source and method for manufacturing the same
KR100663321B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
KR100629929B1 (en) Light emitting diode having vertical electrode structure
KR100629210B1 (en) light emitting diode with vertical electrode and manufacturing method of the same
JP2009111100A (en) Integrated light-emitting source and manufacturing method therefor
JP2009111099A (en) Integrated light-emitting source and manufacturing method therefor
JP3211870B2 (en) Light emitting device and light emitting diode using the same
KR100557855B1 (en) Light emitting diode having vertical electrode structure, manufacturing method of the same and etching method of sapphire substrate
TWI462241B (en) High thermal conductivity opto-electrical device

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early publication
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130807

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140806

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190724

Year of fee payment: 14