[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100533762B1 - 반도체패키지 - Google Patents

반도체패키지 Download PDF

Info

Publication number
KR100533762B1
KR100533762B1 KR10-2000-0041086A KR20000041086A KR100533762B1 KR 100533762 B1 KR100533762 B1 KR 100533762B1 KR 20000041086 A KR20000041086 A KR 20000041086A KR 100533762 B1 KR100533762 B1 KR 100533762B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
semiconductor
semiconductor package
heat dissipation
Prior art date
Application number
KR10-2000-0041086A
Other languages
English (en)
Other versions
KR20020007682A (ko
Inventor
이선구
신원선
이춘흥
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0041086A priority Critical patent/KR100533762B1/ko
Publication of KR20020007682A publication Critical patent/KR20020007682A/ko
Application granted granted Critical
Publication of KR100533762B1 publication Critical patent/KR100533762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이 발명은 반도체패키지에 관한 것으로, 리드프레임을 이용하여 비교적 가격이 저렴하고, 또한 반도체칩의 방열 성능을 극대화하며, 두께가 비교적 얇은 반도체패키지를 제공하기 위하여, 대략 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 제1반도체칩과; 제1면과 제2면을 가지고, 상기 제1반도체칩의 외주연에 배열된 다수의 리드와; 대략 평면인 제1면과 제2면을 가지고, 상기 제1반도체칩 및 상기 리드의 제2면에 접착수단으로 접착된 방열수단과; 상기 제1반도체칩의 입출력패드와 리드를 전기적으로 접속하는 다수의 전기적 접속수단과; 상기 제1반도체칩, 리드 및 전기적 접속수단을 봉지재로 봉지하여 형성된 몸체를 포함하여 이루어진 것을 특징으로 함.

Description

반도체패키지{Semiconductor package}
본 발명은 반도체패키지에 관한 것으로, 더욱 상세하게 설명하면 리드프레임을 이용하여 비교적 가격이 저렴하고, 또한 반도체칩의 방열 성능을 극대화하며, 두께가 비교적 얇은 반도체패키지에 관한 것이다.
통상 적층형 반도체패키지는 인쇄회로기판(Printed Circuit Board), 써킷테이프(Circuit Tape), 써킷필름(Circuit Film) 또는 리드프레임(Lead Frame)과 같은 섭스트레이트(Substrate)에 다수의 반도체칩을 수직방향으로 적층한 후, 상기 적층된 반도체칩끼리 또는 반도체칩과 섭스트레이트를 도전성 와이어(Conductive Wire)와 같은 전기적 접속수단으로 본딩(Bonding)한 것을 지칭한다. 이러한 적층형 반도체패키지는 봉지재로 형성된 몸체 내측에 다수의 반도체칩을 탑재함으로써 고용량, 고기능화된 성능을 구현할 수 있을 뿐만 아니라, 마더보드(Mother Board)에서의 실장밀도를 높일 수 있기 때문에 최근 대량으로 제조되고 있는 추세이다.
이러한 적층형 반도체패키지(100')의 일례를 도1에 도시하였다.
도시된 바와 같이 먼저 수지층(2')을 중심으로 그 상면에는 다수의 본드핑거(3')(Bond Finger)를 포함하는 도전성 회로패턴이 형성되어 있고, 하면에는 볼랜드(4')(Ball Land)를 포함하는 회로패턴이 형성되어 있으며, 상기 상,하면의 회로패턴은 도전성 비아홀(5')(Via Hole')로 상호 연결된 섭스트레이트(1')가 구비되어 있다. 여기서, 상기 본드핑거(3') 및 볼랜드(4')를 포함하는 도전성 회로패턴은 통상적인 구리박막(Copper Trace)이다.
상기 섭스트레이트(1')의 상면 중앙부에는 접착수단으로 제1반도체칩(10')이 접착되어 있고, 상기 제1반도체칩(10')의 상면에는 접착수단으로 또다른 제2반도체칩(20')이 접착되어 있다. 여기서, 상기 제2반도체칩(20')은 제1반도체칩(10')의 크기보다 반듯이 작은 것이 구비된다. 또한, 상기 제1반도체칩(10') 및 제2반도체칩(20')의 상면에는 다수의 입출력패드(10a',20a')가 형성되어 있다.
상기 제1반도체칩(10') 및 제2반도체칩(20')의 입출력패드(10a',20a')는 모두 도전성와이어(30')에 의해 섭스트레이트(1')의 본드핑거(3')에 접속되어 있으며, 상기 섭스트레이트(1')의 하면에 형성된 볼랜드(4')에는 다수의 도전성볼(40')(Conductive Ball)이 융착되어 있다. 이 도전성볼(40')은 차후 마더보드의 소정 패턴에 융착된다.
상기 섭스트레이트(1')의 상면에 위치한 제1반도체칩(10'), 제2반도체칩(20') 및 도전성와이어(30') 등은 외부의 충격이나 접촉 등으로부터 보호될 수 있도록 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop Top)과 같은 봉지재로 봉지되어 소정의 몸체(60')를 형성하고 있다.
도면중 미설명 부호 6'은 회로패턴을 외부환경으로부터 보호하기 위해 그 표면에 코팅된 커버코트(Cover Coat)이다.
이러한 반도체패키지(100')는 제1반도체칩(10') 및 제2반도체칩(20')의 전기적 신호가 입출력패드(10a',20a'), 도전성와이어(30'), 본드핑거(3'), 도전성비아홀(5'), 볼랜드(4') 및 도전성볼(40')을 통해 도시되지 않은 마더보드와 전기적 신호를 교환한다.
그러나 이러한 종래의 반도체패키지는 고가의 인쇄회로기판, 써킷테이프 또는 써킷필름과 같은 섭스트레이트를 사용함으로써 반도체패키지의 전체적인 가격이 올라가게 되고, 따라서 가격 경쟁력이 저하되는 문제점이 있다.
또한, 섭스트레이트 상에 탑재된 반도체칩 전체가 섭스트레이트와 봉지재로 형성된 몸체에 의해 밀봉된 구조이기 때문에 반도체칩의 방열성능이 저하되는 문제점이 있다.
더불어, 도전성볼, 섭스트레이트, 반도체칩 및 몸체 등이 순차적으로 적층된 형태를 함으로써 반도체패키지의 전체적인 두께가 증가되고, 따라서 이를 채택한 전자제품의 박형화에 장애가 되는 문제점이 있다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 비교적 가격이 저렴한 리드프레임을 이용한 반도체패키지를 제공하는데 있다.
본 발명의 다른 목적은 반도체칩의 방열 성능이 우수한 반도체패키지를 제공하는데 있다.
본 발명의 또다른 목적은 두께가 비교적 얇은 적층형 반도체패키지를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지는 대략 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 제1반도체칩과; 제1면과 제2면을 가지고, 상기 제1반도체칩의 외주연에 배열된 다수의 리드와; 대략 평면인 제1면과 제2면을 가지고, 상기 제1반도체칩 및 상기 리드의 제2면에 접착수단으로 접착된 방열수단과; 상기 제1반도체칩의 입출력패드와 리드를 전기적으로 접속하는 다수의 전기적 접속수단과; 상기 제1반도체칩, 리드 및 전기적 접속수단을 봉지재로 봉지하여 형성된 몸체를 포함하여 이루어진 것을 특징으로 한다.
상기 제1반도체칩의 제2면과 상기 리드의 제2면은 동일 평면상에 위치됨이 바람직하다.
상기 각 리드의 제1면중 일정영역에는 몸체 외측으로 노출된 적어도 하나 이상의 랜드가 더 형성됨이 바람직하다.
상기 랜드를 포함하는 리드의 두께는 나머지 부분의 리드 두께보다 두껍게 형성됨이 바람직하다.
상기 몸체 외측으로 노출된 리드의 랜드에는 솔더가 도금될 수 있다.
상기 방열수단은 둘레가 상기 리드의 외주연쪽으로 더 확장될 수 있다.
상기 랜드에는 도전성볼이 더 융착될 수도 있다.
상기 리드의 외주연쪽으로 더 확장된 방열수단의 제1면에는 리드의 가장 두꺼운 두께보다 더 두껍게 솔더 포스트가 형성될 수 있다.
상기 제1반도체칩의 제1면에는 대략 제1면과 제2면을 가지며, 상기 제2면에는 다수의 입출력패드가 형성된 제2반도체칩이 더 접착되어 있고, 상기 제2반도체칩의 입출력패드와 리드는 전기적 접속수단에 의해 상호 접속될 수 있다.
상기 방열수단은 제1반도체칩의 넓이보다는 크고 리드의 넓이보다는 작게 형성될 수 있다.
상기 반도체패키지는 랜드에 도전성볼이 개재된 채 다수가 적층되어 있되, 어느 한 반도체패키지의 도전성볼은 그 하부에 위치된 다른 반도체패키지의 리드의 제2면에 접속되어 적층될 수 있다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 비교적 가격이 저렴한 리드를 이용함으로써 전체적으로 코스트(Cost)가 다운(Down)된 반도체패키지를 얻게 된다.
또한, 반도체칩 및 리드의 일면에 열도전성이 우수한 방열수단이 접착되어 있음으로, 반도체칩의 열이 상기 리드 및 방열수단을 통하여 외부로 용이하게 발산되어 방열 성능이 향상된 반도체패키지를 얻게 된다.
또한, 특정 반도체칩은 리드와 리드 사이에 위치됨으로써, 상기 리드 두께에 의해 그 반도체칩의 두께가 상쇄되고, 따라서 더욱 더 얇은 두께의 반도체패키지를 얻게 된다.
마지막으로, 상기와 같은 반도체패키지를 다수 적층할 수 있음으로 용량 및 기능 등을 높이면서도 실장밀도는 증가시키지 않게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도2a 내지 도2c는 본 발명에 의한 반도체패키지(11)를 도시한 단면도 및 패키지의 적층 상태를 도시한 단면도이다.
먼저 도2a 및 도2b에 도시된 바와 같이, 대략 평면인 제1면(1a)과 제2면(1b)을 가지고, 또한 상기 제1면(1a)(하면)에는 다수의 입출력패드(1c)가 형성된 제1반도체칩(1)이 구비되어 있다.
상기 제1반도체칩(1)의 제2면(1b)에는 전기적으로는 비전도성이며 열적으로는 전도성인 접착수단(7)에 의해 제2반도체칩(2)이 부착되어 있다.
상기 제2반도체칩(2) 역시 제1면(2a)과 제2면(2b)을 가지며, 상기 제1면(2a)(하면)에는 다수의 입출력패드(2c)가 형성되어 있다. 물론, 상기 제1반도체칩(1)보다 제2반도체칩(2)의 크기가 더 크며, 따라서 제2반도체칩(2)의 입출력패드(2c)는 제1반도체칩(1)의 제2면(1b)과 간섭되지 않는다.
상기 제1반도체칩(1) 및 제2반도체칩(2)의 외주연에는 제1면(4a)과 제2면(4b)을 갖는 다수의 리드(4)가 배열되어 있다. 여기서, 상기 리드(4)의 제2면(4b)과 제2반도체칩(2)의 제2면(2b)은 동일평면을 이루고 있다.
또한, 상기 제2반도체칩(2) 및 리드(4)의 제2면(2b, 4b)에는 접착수단(7)으로 역시 대략 평면인 제1면(3a)과 제2면(3b)을 갖는 방열수단(3)이 접착되어 있다. 상기 방열수단(3)은 구리(Cu) 계열, 철(Fe) 계열, 알루미늄(Al) 계열 등의 금속성으로서 방열성이 우수한 물질이 사용됨이 바람직하다.
여기서, 상기 리드(4)와 상기 방열수단(3) 사이의 전기적 쇼트를 방지하기 위해 상기 리드(4)와 방열수단(3) 사이의 접착수단은 반듯이 전기적으로 절연성인 것(예를 들면, 에폭시 접착제 또는 양면 접착 테이프 등등)을 사용하여야 한다.
또한, 주지된 바와 같이 상기 리드(4)는 철(Fe) 계열 또는 구리(Cu) 계열의 금속이며, 상기 리드(4)의 제1면(4a)중 차후 전기적 접속수단에 의해 접속되는 영역에는 은(Ag) 도금층(도시되지 않음)이 형성될 수도 있다.
또한, 상기 각 리드(4)의 제1면(4a)에는 나머지 리드(4)의 두께보다 대략 2배 가까이 더 두꺼운 랜드(4c)가 형성되어 있다. 즉, 상기 리드(4)의 제1면(4a)에 대해 대략 수직 방향으로 돌출됨으로써 나머지 리드(4) 두께보다 더 두꺼운 랜드(4c)가 형성되어 있다. 상기 랜드(4c)는 제조 공정중 리드(4)의 대략 절반만 화학용액으로 에칭하여 제거하는 할프에칭(Half Etching) 방법에 의해 형성된 것이다.
계속해서, 상기 제1반도체칩(1) 및 제2반도체칩(2)의 입출력패드(1c,2c)와 리드(4)의 제1면(4a)은 알루미늄와이어(Al Wire) 또는 골드 와이어(Au Wire)와 같은 전기적 접속수단(5) 즉, 도전성와이어에 의해 상호 접속되어 있다.
상기 접속 상태는 동일한 리드(4) 또는 서로 다른 각각의 리드(4)에 제1반도체칩(1) 및 제2반도체칩(2)의 입출력패드(1c,2c)가 전기적 접속수단(5)(도전성와이어)으로 상호 접속된 것이다.
여기서, 상기 전기적 접속수단(5)은 리드(4)의 제1면(4a)에 형성된 은도금층에 접속됨으로써 접속이 보다 원할히 이루워지고 또한 접속력도 향상된다.
또한, 상기 제1반도체칩(1), 제2반도체칩(2), 리드(4) 및 전기적 접속수단(5)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop top)과 같은 봉지재로 봉지되어 소정의 몸체(8)를 형성하되, 상기 리드(4)의 랜드(4c)는 몸체(8) 외측으로 노출되어 있다.
더불어, 상기 리드(4)의 제1면(4a)에 형성된 랜드(4c)에는 솔더볼과 같은 도전성볼(9)이 융착되어 있다. 상기 도전성볼(9)은 차후 마더보드의 특정 패턴에 실장된다.
또한, 상기 방열수단(3)의 제2면(3b) 전체 및 그 측면 전체는 몸체(8) 외부로 노출되어 있어 반도체칩(1,2)의 방열성능이 향상된다. 즉, 상기 제1반도체칩(1) 및 제2반도체칩(2)의 열은 상기 방열수단(3)을 통해 외부 공기중으로 발산될 뿐만 아니라, 상기 리드(4)를 통해서도 외부로 발산되어 전체적인 방열 성능이 최대화된다.
한편, 상기 방열수단(3)은 도2b에 도시된 바와 같이 제1반도체칩(1) 및 제2반도체칩(2)의 넓이보다는 크고 리드(4)의 전체 넓이보다는 작은 것도 사용될 수 있다. 상기와 같이 방열수단(3)이 전체적인 리드(4)의 넓이보다 작을 경우에는 도2c에 도시된 바와 같이 다수개를 적층할 수 있다. 즉, 반도체패키지의 랜드(4c)에 도전성볼(9)을 융착하고, 그 도전성볼(9)의 하부에는 다른 반도체패키지의 리드(4) 제2면(4b)이 접속되도록 함으로써 다수의 반도체패키지를 적층할 수 있게 된다. 이와 같이 하여 동일한 실장 면적에 보다 많은 반도체패키지를 실장할 수 있게 된다.
도3a 및 도3b는 본 발명의 다른 실시예에 의한 반도체패키지(12)를 도시한 단면도이다.
먼저 대략 평면인 제1면(1a)과 제2면(1b)을 가지고, 또한 상기 제1면(1a)(하면)에는 다수의 입출력패드(1c)가 형성된 반도체칩(1)이 구비되어 있다.
상기 반도체칩(1)의 외주연에는 제1면(4a)과 제2면(4b)을 갖는 다수의 리드(4)가 배열되어 있으며, 상기 리드(4)의 제2면(4b)과 반도체칩(1)의 제2면(1b)은 동일평면을 이루고 있다.
또한, 상기 반도체칩(1) 및 리드(4)의 제2면(1b, 4b)에는 접착수단(7)으로 역시 대략 평면인 제1면과 제2면을 갖는 방열수단(3)이 접착되어 있다. 상기 방열수단(3)은 전술한 바와 같이 구리(Cu) 계열, 철(Fe) 계열, 알루미늄(Al) 계열 등의 금속성이다.
또한, 전술한 바와 같이 상기 리드(4)는 철(Fe) 계열 또는 구리(Cu) 계열의 금속이며, 상기 리드(4)의 제1면(4a)중 차후 전기적 접속수단에 의해 접속되는 영역에는 은(Ag) 도금층(도시되지 않음)이 형성되어 있다.
또한, 상기 각 리드(4)의 제1면(4a)에는 나머지 리드(4)의 두께보다 대략 2배 가까이 더 두꺼운 랜드(4c)가 형성되어 있으며, 상기 랜드(4c)는 제조 공정중 리드(4)의 대략 절반만 화학용액으로 에칭하여 제거하는 할프에칭(Half Etching) 방법에 의해 형성된 것이다.
계속해서, 상기 반도체칩(1)의 입출력패드(1c)와 리드(4)의 제1면(4a)은 알루미늄와이어(Al Wire) 또는 골드 와이어(Au Wire)와 같은 전기적 접속수단(5) 즉, 도전성와이어에 의해 상호 접속되어 있다.
상기 반도체칩(1), 리드(4) 및 전기적 접속수단(5)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop top)과 같은 봉지재로 봉지되어 소정의 몸체(8)를 형성하되, 상기 리드(4)의 랜드(4c)는 몸체(8) 외측으로 노출되어 있다.
상기 리드(4)의 제1면(4a)에 형성된 랜드(4c)에는 일정 두께의 솔더 페이스트(6a)가 융착되어 있다. 상기 솔더 페이스트(6a)는 차후 상기 반도체패키지(12)가 마더보드에의 실장될 때 그 마더보드의 특정 패턴에 접속되는 역할을 한다.
또한, 상기 방열수단(3)의 제2면 전체 및 그 측면 전체는 몸체(8) 외부로 노출되어 있어 반도체칩(1)의 방열성능이 향상된다. 즉, 상기 반도체칩(1)의 열은 상기 방열수단(3)을 통해 외부 공기중으로 발산될 뿐만 아니라, 상기 리드(4)를 통해서도 외부로 발산되어 전체적인 방열 성능이 최대화된다.
한편, 상기 방열수단(3)은 도시된 바와 같이 반도체칩(1)의 외주연에 위치한 리드(4)의 전체 면적보다 더 크게 확장 가능하며, 따라서, 방열성능이 더욱 향상될 수 있다. 또한, 상기 리드(4)의 외주연인 방열수단(3)의 제1면에는 마더보드의 특정 패턴에 융착되어 반도체패키지(12)가 보다 견고한 실장 구조를 갖도록 일정 두께의 솔더 포스트(6b)가 다수 형성되어 있다. 여기서, 상기 솔더 포스트(6b)는 방열수단(3)의 열을 마더보드쪽으로 전달해주는 역할도 함으로써 그 반도체패키지(12)의 전체적인 방열성능을 더욱 향상시킬 수 있게 된다.
더불어, 도3b에 도시된 바와 같이 상기 리드(4)의 랜드(4c)에는 각각 도전성볼(9)을 더 융착하여 마더보드에의 실장 작업이 용이해지도록 유도할 수 있다. 이때, 상기 솔더 포스트(6b)의 두께는 상기 도전성볼(9)의 두께를 감안하여 더욱 두껍게 형성한다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
상기와 같이 하여 본 발명에 의한 반도체패키지에 의하면, 비교적 가격이 저렴한 리드를 이용함으로써 전체적으로 코스트(Cost)가 다운(Down)된 반도체패키지를 얻을 수 있는 효과가 있다.
또한, 반도체칩 및 리드의 일면에 열도전성이 우수한 방열수단이 접착되어 있음으로, 반도체칩의 열이 상기 리드 및 방열수단을 통하여 외부로 용이하게 발산되어 방열 성능이 향상된 반도체패키지를 얻을 수 있는 효과가 있다.
또한, 특정 반도체칩은 리드와 리드 사이에 위치됨으로써, 상기 리드 두께에 의해 그 반도체칩의 두께가 상쇄되고, 따라서 더욱 더 얇은 두께의 반도체패키지를 얻게을 수 있는 효과가 있다.
마지막으로, 상기와 같은 반도체패키지를 다수 적층할 수 있음으로 용량 및 기능 등을 높이면서도 실장밀도는 증가시키지 않게되는 효과가 있다.
도1은 종래의 반도체패키지를 도시한 단면도이다.
도2a 내지 도2c는 본 발명에 의한 반도체패키지를 도시한 단면도 및 패키지의 적층 상태를 도시한 단면도이다.
도3a 및 도3b는 본 발명의 다른 실시예에 의한 반도체패키지를 도시한 단면도이다.
- 도면중 주요 부호에 대한 설명 -
11,12; 본 발명에 의한 반도체패키지
1; 제1반도체칩 1a; 제1면 1b; 제2면 1c; 입출력패드
2; 제2반도체칩 2a; 제1면 2b; 제2면 2c; 입출력패드
3; 방열판 3a; 제1면 3b; 제2면
4; 리드 4a; 제1면 4b; 제2면 4c; 랜드
5; 전기적 접속수단
6a; 솔더 페이스트 6b; 솔더 포스트
7; 접착수단 8; 몸체
9; 도전성볼

Claims (10)

  1. 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 제1반도체칩;
    제1면과 제2면을 가지고, 상기 제1반도체칩의 외주연에 배열된 다수의 리드;
    평면인 제1면과 제2면을 가지고, 상기 제1반도체칩 및 상기 리드의 제2면에 접착수단으로 접착된 방열수단;
    제1면과 제2면을 갖고 제1면에는 다수의 입출력패드가 형성된 채, 상기 제1반도체칩의 제1면에 접착된 제2반도체칩;
    상기 제1반도체칩 및 제2반도체칩의 입출력패드와 리드의 제1면을 전기적으로 접속하는 다수의 전기적 접속수단;
    상기 제1반도체칩, 리드 및 전기적 접속수단을 봉지재로 봉지하여 형성된 몸체; 및,
    상기 리드의 제1면에 용착되어, 상기 몸체 외측으로 소정 길이 돌출된 다수의 도전성볼을 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
  2. 제1항에 있어서, 상기 각 리드의 제1면중 일정영역에는 랜드가 더 형성되고, 상기 랜드를 포함하는 리드의 두께는 나머지 부분의 리드 두께보다 두꺼운 동시에, 상기 랜드에 도전성볼이 용착된 것을 특징으로 하는 반도체패키지.
  3. 제1항에 있어서, 상기 반도체패키지는 다수가 적층되어 있되, 어느 한 반도체패키지의 도전성볼은 그 하부에 위치된 다른 반도체패키지의 리드의 제2면에 접속되어 적층된 것을 특징으로 하는 반도체패키지.
  4. 평면인 제1면과 제2면을 가지고, 상기 제1면에는 다수의 입출력패드가 형성된 제1반도체칩;
    제1면과 제2면을 가지고, 상기 제1반도체칩의 외주연에 배열된 다수의 리드;
    평면인 제1면과 제2면을 가지고, 상기 제1반도체칩 및 상기 리드의 제2면에 접착수단으로 접착되어 있되, 상기 리드의 외주연쪽으로 소정 길이 더 확장된 방열수단;
    상기 제1반도체칩의 입출력패드와 리드의 제1면을 전기적으로 접속하는 다수의 전기적 접속수단;
    상기 제1반도체칩, 리드 및 전기적 접속수단을 봉지재로 봉지하여 형성된 몸체;
    상기 리드의 제1면에 용착되어, 상기 몸체 외측으로 소정 길이 돌출된 다수의 도전성볼; 및,
    상기 리드의 외주연쪽으로 더 확장된 방열수단의 제1면에 형성되어 있되, 상기 도전성볼의 하단과 같은 표면을 갖도록 소정 길이 연장된 솔더 포스트를 포함하여 이루어진 것을 특징으로 하는 반도체패키지.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR10-2000-0041086A 2000-07-18 2000-07-18 반도체패키지 KR100533762B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0041086A KR100533762B1 (ko) 2000-07-18 2000-07-18 반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0041086A KR100533762B1 (ko) 2000-07-18 2000-07-18 반도체패키지

Publications (2)

Publication Number Publication Date
KR20020007682A KR20020007682A (ko) 2002-01-29
KR100533762B1 true KR100533762B1 (ko) 2005-12-06

Family

ID=19678528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0041086A KR100533762B1 (ko) 2000-07-18 2000-07-18 반도체패키지

Country Status (1)

Country Link
KR (1) KR100533762B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574972A (ja) * 1991-09-13 1993-03-26 Nippon Avionics Co Ltd Ｉｃパツケージ
JPH05121586A (ja) * 1991-10-24 1993-05-18 Matsushita Electric Works Ltd 熱放散型半導体装置
KR19990039089U (ko) * 1998-04-04 1999-11-05 김영환 열방출형 반도체 패키지
JP2000012759A (ja) * 1998-06-25 2000-01-14 Dainippon Printing Co Ltd リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574972A (ja) * 1991-09-13 1993-03-26 Nippon Avionics Co Ltd Ｉｃパツケージ
JPH05121586A (ja) * 1991-10-24 1993-05-18 Matsushita Electric Works Ltd 熱放散型半導体装置
KR19990039089U (ko) * 1998-04-04 1999-11-05 김영환 열방출형 반도체 패키지
JP2000012759A (ja) * 1998-06-25 2000-01-14 Dainippon Printing Co Ltd リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法

Also Published As

Publication number Publication date
KR20020007682A (ko) 2002-01-29

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7190071B2 (en) Semiconductor package and method for fabricating the same
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
KR19990079658A (ko) 반도체패키지
US7573131B2 (en) Die-up integrated circuit package with grounded stiffener
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
JPS6042620B2 (ja) 半導体装置の封止体
KR20020043395A (ko) 반도체 패키지
JP2620611B2 (ja) 電子部品搭載用基板
KR20010063236A (ko) 적층 패키지와 그 제조 방법
KR100533762B1 (ko) 반도체패키지
KR100542672B1 (ko) 반도체패키지
KR100501878B1 (ko) 반도체패키지
JP3418759B2 (ja) 半導体パッケージ
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP2612468B2 (ja) 電子部品搭載用基板
KR100549312B1 (ko) 반도체패키지 및 그 제조 방법
KR100610916B1 (ko) 반도체패키지
US20040021213A1 (en) Thermally-enhanced integrated circuit package
KR100212392B1 (ko) 반도체 패키지
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121113

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141113

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161109

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191128

Year of fee payment: 15