[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100525917B1 - 센싱 수단을 이용한 워드라인 전압 발생 회로 - Google Patents

센싱 수단을 이용한 워드라인 전압 발생 회로 Download PDF

Info

Publication number
KR100525917B1
KR100525917B1 KR10-2000-0083191A KR20000083191A KR100525917B1 KR 100525917 B1 KR100525917 B1 KR 100525917B1 KR 20000083191 A KR20000083191 A KR 20000083191A KR 100525917 B1 KR100525917 B1 KR 100525917B1
Authority
KR
South Korea
Prior art keywords
word line
voltage
node
output signal
line voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0083191A
Other languages
English (en)
Other versions
KR20020053532A (ko
Inventor
김용환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0083191A priority Critical patent/KR100525917B1/ko
Publication of KR20020053532A publication Critical patent/KR20020053532A/ko
Application granted granted Critical
Publication of KR100525917B1 publication Critical patent/KR100525917B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 센싱 수단을 이용한 워드라인 전압 발생 회로는 메모리 어레이를 구성하고, 복수의 워드 라인들과 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들에 저장된 데이터들을 리드하는 회로에 있어서, 복수의 메모리 셀들과 복수의 워드 라인들을 각각 공유하고, 추가의 비트 라인에 더 연결되는 복수의 더미 셀들을 포함하는 더미 메모리 어레이; 복수의 더미 셀들 중 하나의 드레인 전류 변화에 따라 제 1 전원 전압을 강하하여 복수의 더미 셀들 중 하나의 비트 라인에 공급함과 동시에 제 1 출력 신호를 생성하는 센싱 수단; 및 복수의 메모리 셀들 중 선택된 메모리 셀의 리드 마진을 확보하기 위하여, 제 1 출력 신호에 따라 제 2 전원 전압을 조절하여 워드 라인 전압을 생성하고, 그 생성된 워드 라인 전압을 복수의 워드 라인들 중 선택된 메모리 셀에 연결된 선택된 워드 라인에 공급하는 워드 라인 전압 발생기를 포함하여 이루어진다.

Description

센싱 수단을 이용한 워드라인 전압 발생 회로{Circuit for wordlind voltage generator using sensing means}
본 발명은 센싱 수단을 이용한 워드라인 전압 발생 회로에 관한 것으로, 특히 계속적인 리드 동작의 반복 실시에 의하여 셀의 문턱 전압이 높아져 리드 동작시 셀 전류가 감소하는 것을 보상하여 소자 동작의 신뢰성을 높일 수 있는 센싱 수단을 이용한 워드라인 전압 발생 회로에 관한 것이다.
플래시 메모리 셀에서 리드 동작을 반복하면(즉, 워드 라인을 통하여 메모리 셀에 반복적으로 독출 전압이 인가되면), 터널 산화막의 손상(Degradation)에 의해 문턱 전압(Vt)이 상승하여 리드 동작시 셀 전류(Cell current)가 감소하게 된다. 이러한 현상은 리드 동작의 오류(Fail)를 일으킨다.
도 1은 일반적인 플래시 메모리의 리드를 위한 회로 블록도이다.
도 1에 도시한 바와 같이, 플래시 메모리의 리드를 위한 회로 블록도는 기본적으로 다수의 메모리 셀로 이루어진 메모리 어레이(1), 워드 라인을 선택하기 위한 로우 디코더(X-Decoder; 2), 비트 라인을 선택하기 위한 컬럼 디코더(Y-Decoder; 3) 및 리드 동작에 필요한 워드 라인 전압을 발생하는 워드 라인 전압 발생기(4)로 이루어진다.
상기의 구성에서 워드 라인 전압 발생기(4)는 항상 일정한 전압을 발생하기 때문에 계속적인 리드 동작에 의해 셀의 문턱 전압이 변해 셀 전류가 감소하게 되면 리드 동작에 오류가 발생할 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 메모리 셀 어레이와 동일한 동작을 하는 더미(dummy) 셀 어레이를 추가하여 메모리 어레이의 셀이 받는 스트레스를 동일하게 받아서 그 정보를 워드 라인 전압 발생기에 반영함으로써 셀에서 받은 스트레스만큼을 보상하여 리드 동작의 횟수가 증가하여도 동일한 셀 전류를 얻어 리드 동작의 신뢰성을 향상시킬 수 있는 센싱 수단을 이용한 워드라인 전압 발생 회로를 제공하는데 그 목적이 있다.
본 발명에 따른 센싱 수단을 이용한 워드라인 전압 발생 회로는 메모리 어레이를 구성하고, 복수의 워드 라인들과 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들에 저장된 데이터들을 리드하는 회로에 있어서, 복수의 메모리 셀들과 복수의 워드 라인들을 각각 공유하고, 추가의 비트 라인에 더 연결되는 복수의 더미 셀들을 포함하는 더미 메모리 어레이; 복수의 더미 셀들 중 하나의 드레인 전류 변화에 따라 제 1 전원 전압을 강하하여 복수의 더미 셀들 중 하나의 비트 라인에 공급함과 동시에 제 1 출력 신호를 생성하는 센싱 수단; 및 복수의 메모리 셀들 중 선택된 메모리 셀의 리드 마진을 확보하기 위하여, 제 1 출력 신호에 따라 제 2 전원 전압을 조절하여 워드 라인 전압을 생성하고, 그 생성된 워드 라인 전압을 복수의 워드 라인들 중 선택된 메모리 셀에 연결된 선택된 워드 라인에 공급하는 워드 라인 전압 발생기를 포함하여 이루어진다. 바람직하게, 리드 동작이 반복될 때, 선택된 메모리 셀과 선택된 워드 라인을 공유하는 복수의 더미 셀들 중 하나의 문턱 전압은 선택된 메모리 셀의 문턱 전압과 동일하게 변경된다.
삭제
삭제
삭제
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 3은 본 발명에 따른 플래시 메모리 셀의 리드 동작을 위한 회로 블록도이다.
도 3에 도시한 바와 같이, 플래시 메모리의 리드를 위한 회로 블록도는 다수의 메모리 셀로 이루어진 메모리 어레이(10), 워드 라인을 선택하기 위한 로우 디코더(X-Decoder; 20), 비트 라인을 선택하기 위한 컬럼 디코더(Y-Decoder; 30), 리드(Read) 동작시 메모리 어레이(10)와 동일하게 스트레스(Stress)를 받고, 그 결과, 변경되는 더미 셀의 문턱 전압에 따른 셀 전류를 생성하는 더미 메모리 어레이(40), 더미 메모리 어레이(40)의 셀 전류를 센싱하여 출력 신호(Vcycle)를 생성하는 센싱 수단(50) 및 출력 신호(Vcycle)에 따라 리드 동작에 사용되는 적절한 워드 라인 전압(Vw)을 생성하는 워드 라인 전압 발생기(60)로 이루어진다. 상기 메모리 어레이(10)는 복수의 워드 라인들(WL1∼WLJ)(J는 정수)과 복수의 비트 라인들(BL1∼BL(K-1))(K는 정수)에 각각 연결되는 메모리 셀들(미도시)을 포함한다. 상기 더미 메모리 어레이(40)는 상기 복수의 워드 라인들(WL1∼WLJ)과 비트 라인(BLK)에 각각 연결되는 더미 셀들(미도시)을 포함한다.
라이트(Program/Erase) 동작시 메모리 어레이(10)에서 선택된 메모리 셀은 일반적인 방식으로 라이트 동작을 수행하고, 동시에 메모리 어레이(10)에서 선택된 메모리 셀과 동일한 워드 라인을 공유하는 더미 메모리 어레이(40)의 더미 셀은 컬럼 디코더(30)가 상기 비트 라인(BLK)에 공급하는 신호(예를 들어, BL<512>)에 의해서 상기 선택된 메모리 셀과 동일한 라이트 동작을 수행한다.
그러나, 리드(Read) 동작이 실시되면, 메모리 어레이(10)의 선택된 메모리 셀에 저장된 데이터는 일반적인 방법으로 리드되고, 상기 선택된 메모리 셀과 동일한 워드 라인을 공유하는 더미 메모리 어레이(40)의 더미 셀은 상기 선택된 메모리 셀의 문턱 전압 변화를 그대로 반영하여 센싱 수단(50)에 알려주기 위한 정보를 제공하는 역할을 한다. 여기에서, 상기 더미 셀은 상기 선택된 메모리 셀과 동일한 횟수로 라이트 동작 및 리드 동작이 실시되고, 그 결과, 상기 더미 셀의 문턱 전압은 상기 선택된 메모리 셀의 문턱 전압과 동일하게 변화된다.
센싱 수단(50)은 더미 메모리 어레이(40)의 더미 셀(CNA)의 비트 라인 노드(BLN)에 비트 라인 전압을 공급해 주는 역할을 할 뿐만 아니라 더미 셀(CNA)의 문턱 전압 변화를 감지하여 워드 라인 전압 발생기(60)의 출력 전압(Vw)을 조절하기 위한 출력 신호(Vcycle)을 생성한다.
이하, 도 4를 참조하여 센싱 수단(40)의 회로 동작을 설명하기로 한다.
도 4는 센싱 수단(50)의 내부 회로도이다.
도시한 바와 같이, 센싱 수단(50)은 더미 셀(CNA)의 비트 라인 노드(BLN)와 제 1 노드(N1) 간에 접속되어 더미 셀(CNA)이 선택되면 제 1 외부 신호(Ygate)에 의해 온 상태가 되는 제 1 스위칭 소자(T1), 기준 전압(Vref)과 제 1 노드(N1)의 전위를 센싱하는 제 1 센스 앰프(SA1), 제 1 노드(N1)와 출력 단자(N2)간에 접속되어 센스 앰프(SA1)의 출력 신호에 따라 온저항(On-resistance)이 달라지는 제 1 가변 저항 수단(T2) 및 제 1 전원 전압 단자(Vpp)와 출력 단자(N2)간에 접속되는 다이오드(T3)로 구성된다. 더미 셀(CNA)은 메모리 어레이(10)에서 선택된 셀과 동일한 조건을 가지는 임의의 셀이며, 제 1 센스 앰프(SA1)와 제 1 가변 저항 수단(T2)은 더미 셀(CNA)에 인가되는 비트 라인 전압을 조절(Regulating)하는 역할을 한다.
센싱 수단(50)의 동작을 살펴보면, 리드 동작에서 더미 셀(CNA)이 선택되고 더미 셀(CNA)의 비트 라인 노드(BLN)에 접속되어 있는 제 1 스위칭 소자(T1)는 제 1 외부 신호(Ygate)에 의해 온상태가 된다. 이때, 제 1 센스 앰프(SA1)는 기준 전압(Vref)과 제 1 노드(N1)의 전압을 센싱하여 제 1 가변 저항 수단(T2)을 제어함으로써 메모리 어레이(10)의 셀에 인가되는 비트 라인 전압과 동일한 전압이 더미 셀(CNA)의 비트 라인에 인가될 수 있도록 제 1 노드(N1)의 전압을 조절(Regulating)한다.
만일, 반복되는 리드 동작에 의해서 더미 셀(CNA)의 문턱 전압(Vt)이 높아져 있으면(메모리 어레이(10)의 선택된 셀과 동일하게) 셀 전류(Cell current)는 감소하게 되고, 이에 따라 출력 단자(N2)의 전압이 높아져 출력 신호(Vcycle)의 전압이 올라가게 된다. 센싱 수단(50)의 출력 신호(Vcycle)는 워드 라인 전압 발생기(60)에 인가되어 워드 라인 전압(Vw)을 제어한다.
도 5를 참조하여 워드 라인 전압 발생기(60)의 구성 및 회로 동작을 설명하기로 한다.
도 5에 도시한 바와 같이, 워드 라인 전압 발생기(60)는 제 2 외부 신호(REG_EN) 신호에 따라 스위칭 되는 제 2 스위칭 소자(T4), 제 2 노드(N3)와 접지 전원 단자(Vss)간에 제 2 스위칭 소자(T4)와 직렬로 접속되는 제 1 저항(R1), 기준 전압(Vref)과 제 2 노드(N3)의 전압을 센싱하는 제 2 센스 앰프(SA2), 제 2 전원 전압 단자(VDRH)와 출력 단자(N4)간에 접속되어 제 2 센스 앰프(SA2)의 출력 신호에 따라 동작하는 제 3 스위칭 소자(T5), 출력 단자(N4)와 제 2 노드(N3)간에 제 2 저항(R2)과 직렬로 접속되어 센싱 수단(50)의 출력 신호(Vcycle)에 따라 저항값이 조절되는 제 2 가변 저항 수단(T6)으로 이루어진다.
워드 라인 전압 발생기(60)의 동작을 살펴보면, 리드 동작시 제 2 스위칭 소자(T4)는 제 2 외부 신호(REG_EN)에 의해 온상태가 된다. 그리고, 센싱 수단(50)의 출력 신호(Vcycle)는 제 2 가변 저항 수단(T6)의 온저항을 조절함으로써 수학식 1에 따른 전압 분배에 의해 워드 라인 전압 발생기(60)의 출력 신호(Vw)의 전압을 조절한다.
Vw = Vref ×( R1 + R(T2) ) / R2
R(T2) : 제 2 가변 저항 수단(T6)의 채널 저항값
이렇게 조절된 출력 신호(Vw)는 메모리 어레이(10)에서 리드 동작이 실시되는 선택된 셀의 워드 라인(WL1∼WLJ 중 하나)에 인가된다.
도 2는 리드 동작의 반복에 따른 소자의 전압 및 저항의 변화를 도시한 특성 그래프이다.
도 2에 도시한 바와 같이, 리드 동작을 반복 실시하게 되면 셀의 터널 산화막이 퇴화(Degradation)되어서 셀의 문턱 전압이 상승하게 된다. 이에 따라, 센싱 수단(50)의 출력 신호(Vcycle)의 전위가 상승하고, 상승된 전위는 제 2 가변 저항 수단(T6)의 온 저항을 상승시켜 워드 라인 전압 발생기(6)의 출력 신호(Vw)를 상승시킴으로써 문턱 전압의 상승에 따른 리드 마진을 충분히 확보할 수 있게 해 준다.
상기의 회로에 의해 메모리 어레이(10)의 셀 워드 라인에 인가되는 워드 라인 전압 발생기(60)의 출력 신호(Vw)를 문턱 전압의 변화에 따라 조절함으로써 셀의 문턱 전압 변화에 상응하는 셀 전류(Cell current)를 흘려주어 리드 동작시 마진을 확보할 수 있다. 이는 수시로 반복되는 리드 동작에 의한 문턱 전압의 변화에 따른 리드 동작의 오류를 방지하고, 소자의 동작에 대한 신뢰성을 향상시킨다.
상술한 바와 같이, 본 발명은 셀의 문턱 전압이 변하는 것을 보상하여 줌으로써 리드 마진을 확보하여 리드 동작의 신뢰성을 향상시키는 효과가 있다.
도 1은 종래의 플래시 메모리 셀의 리드 동작을 위한 회로 블록도.
도 2는 리드 동작의 반복에 따른 소자의 전압 및 저항의 변화를 도시한 특성 그래프.
도 3은 본 발명에 따른 플래시 메모리 셀의 리드 동작을 위한 회로 블록도.
도 4는 도 3의 센싱 수단의 회로도.
도 5는 도 3의 워드 라인 전압 발생기의 회로도.
<도면의 주요 부분에 대한 부호 설명>
10 : 메모리 어레이 20 : 로우 디코더
30 : 컬럼 디코더 40 : 노트 어레이
50 : 센싱 수단 60 : 워드 라인 전압 발생기

Claims (7)

  1. 메모리 어레이를 구성하고, 복수의 워드 라인들과 복수의 비트 라인들에 각각 연결되는 복수의 메모리 셀들에 저장된 데이터들을 리드하는 회로에 있어서,
    상기 복수의 메모리 셀들과 상기 복수의 워드 라인들을 각각 공유하고, 추가의 비트 라인에 더 연결되는 복수의 더미 셀들을 포함하는 더미 메모리 어레이;
    상기 복수의 더미 셀들 중 하나의 드레인 전류 변화에 따라 제 1 전원 전압을 강하하여 상기 복수의 더미 셀들 중 하나의 비트 라인에 공급함과 동시에 제 1 출력 신호를 생성하는 센싱 수단; 및
    상기 복수의 메모리 셀들 중 선택된 메모리 셀의 리드 마진을 확보하기 위하여, 상기 제 1 출력 신호에 따라 제 2 전원 전압을 조절하여 워드 라인 전압을 생성하고, 그 생성된 워드 라인 전압을 상기 복수의 워드 라인들 중 상기 선택된 메모리 셀에 연결된 선택된 워드 라인에 공급하는 워드 라인 전압 발생기를 포함하고,
    리드 동작이 반복될 때, 상기 선택된 메모리 셀과 상기 선택된 워드 라인을 공유하는 상기 복수의 더미 셀들 중 하나의 문턱 전압은 상기 선택된 메모리 셀의 문턱 전압과 동일하게 변경되는 것을 특징으로 하는 워드라인 전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 선택된 메모리 셀이 리드 동작, 라이트 동작, 소거 동작 및 포스트 프로그램 동작을 실시할 때, 상기 복수의 더미 셀들 중 하나가 상기 선택된 메모리 셀과 동일하게 리드 동작, 라이트 동작, 소거 동작 및 포스트 프로그램 동작을 실시하는 것을 특징으로 하는 워드라인 전압 발생 회로.
  3. 제 1 항에 있어서,
    상기 센싱 수단은 상기 복수의 더미 셀들 중 하나의 드레인 전류에 따라 저항값이 변하는 제 1 가변 저항 수단을 이용하여 상기 제 1 전원 전압을 분배하여 일정한 전압을 상기 추가의 비트 라인에 인가되도록 함과 동시에, 상기 워드 라인 전압 발생기를 제어하기 위한 출력 전압을 생성하는 것을 특징으로 하는 워드라인 전압 발생 회로.
  4. 제 3 항에 있어서,
    상기 제 1 가변 저항 수단은 상기 드레인 전류에 따른 비트 라인 전위를 기준 전압과 비교하는 센스 앰프 및 상기 센스 앰프의 출력 신호에 따라 온-저항이 달라지는 트랜지스터로 이루어지는 것을 특징으로 하는 워드라인 전압 발생 회로.
  5. 제 1 항에 있어서,
    상기 센싱 수단은 상기 추가의 비트 라인에 연결되는 상기 더미 셀들 중 하나의 비트 라인 단자에 접속되어 상기 더미 셀들 중 하나가 선택될 경우 제 1 외부 제어신호에 의해 제 1 노드를 연결시키는 제 1 스위칭 소자, 상기 더미 셀들 중 하나의 드레인 전류에 따라 변하는 상기 제 1 노드의 전위를 기준 전압과 비교하는 제 1 센스 앰프, 상기 제 1 노드 및 제 2 노드간에 접속되어 상기 센스 앰프의 출력 신호에 따라 온-저항이 조절되는 제 1 가변 저항 수단 및 상기 제 2 노드 및 제 1 전원 전압 단자간에 접속되는 다이오드로 구성되어, 상기 제 1 가변 저항 수단의 온-저항에 따라 달라지는 상기 제 2 노드의 전압을 상기 제 1 출력 신호로서 출력하는 것을 특징으로 하는 워드라인 전압 발생 회로.
  6. 제 1 항에 있어서,
    상기 워드 라인 전압 발생기는 상기 센싱 수단의 출력 신호에 따라 저항값이 변하는 제 3 가변 저항 수단을 이용하여 상기 제 2 전원 전압을 분배하여 워드 라인 전압을 생성하고, 상기 워드 라인 전압을 상기 선택된 워드 라인에 인가하는 것을 특징으로 하는 워드라인 전압 발생 회로.
  7. 제 1 항에 있어서,
    상기 워드 라인 전압 발생기는 접지 전원 단자와 제 3 노드간에 직렬로 접속되어 제 2 외부 신호에 의해 스위칭 되는 제 2 스위칭 소자 및 제 1 저항, 상기 제 3 노드의 전압을 기준 전압과 비교하는 제 2 센스 앰프, 상기 제 2 센스 앰프의 출력 신호에 따라 제 2 전원 전압을 제 4 노드로 스위칭 하는 제 3 스위칭 소자, 제 3 노드 및 제 4 노드간에 직렬로 접속되어 상기 센싱 수단의 출력 신호에 따라 온-저항이 변하는 제 2 가변 저항 수단 및 제 2 저항으로 이루어지며, 상기 제 2 가변 저항 수단의 온-저항에 따라 상기 제 2 전원 전압의 전위를 조절한 상기 제 4 노드의 전압을 워드 라인 전압으로 사용해 상기 선택된 워드 라인에 인가하는 것을 특징으로 하는 워드라인 전압 발생 회로.
KR10-2000-0083191A 2000-12-27 2000-12-27 센싱 수단을 이용한 워드라인 전압 발생 회로 Expired - Fee Related KR100525917B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083191A KR100525917B1 (ko) 2000-12-27 2000-12-27 센싱 수단을 이용한 워드라인 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083191A KR100525917B1 (ko) 2000-12-27 2000-12-27 센싱 수단을 이용한 워드라인 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20020053532A KR20020053532A (ko) 2002-07-05
KR100525917B1 true KR100525917B1 (ko) 2005-11-02

Family

ID=27686904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0083191A Expired - Fee Related KR100525917B1 (ko) 2000-12-27 2000-12-27 센싱 수단을 이용한 워드라인 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100525917B1 (ko)

Also Published As

Publication number Publication date
KR20020053532A (ko) 2002-07-05

Similar Documents

Publication Publication Date Title
US6831858B2 (en) Non-volatile semiconductor memory device and data write control method for the same
US5673223A (en) Nonvolatile semiconductor memory device with multiple word line voltage generators
KR100420574B1 (ko) 반도체집적회로장치
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
KR100594280B1 (ko) 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법
US6735120B2 (en) Semiconductor device having a high-speed data read operation
JP4861047B2 (ja) 電圧発生回路及びこれを備える半導体記憶装置
KR19990076161A (ko) 플래쉬 메모리 장치의 센스 앰프 회로
KR100384803B1 (ko) 다른 전압을 발생하는 전압 발생 회로
JP3920943B2 (ja) 不揮発性半導体記憶装置
KR20030030824A (ko) 소스 전위를 제어하여 프로그램 동작을 최적화한 불휘발성메모리
KR100281668B1 (ko) 멀티레벨정보를저장할수있는메모리셀을구비한비휘발성반도체메모리장치및데이터기입방법
JPH10228784A (ja) 不揮発性半導体記憶装置
US7372747B2 (en) Flash memory device and voltage generating circuit for the same
US6137720A (en) Semiconductor reference voltage generator having a non-volatile memory structure
US10726927B2 (en) Semiconductor memory device
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
KR100688494B1 (ko) 플래시 메모리 장치
US6865110B1 (en) Program voltage generation circuit for stably programming flash memory cell and method of programming flash memory cell
KR100591773B1 (ko) 불휘발성 반도체 메모리 장치 및 그것을 위한 전압 발생회로
US6026049A (en) Semiconductor memory with sensing stability
US6535425B2 (en) Nonvolatile semiconductor memory device
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100525917B1 (ko) 센싱 수단을 이용한 워드라인 전압 발생 회로
JP4763689B2 (ja) 半導体装置及び基準電圧生成方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20030129

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051021

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051026

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20051025

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20100920

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee