[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100524465B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100524465B1
KR100524465B1 KR10-2003-0043627A KR20030043627A KR100524465B1 KR 100524465 B1 KR100524465 B1 KR 100524465B1 KR 20030043627 A KR20030043627 A KR 20030043627A KR 100524465 B1 KR100524465 B1 KR 100524465B1
Authority
KR
South Korea
Prior art keywords
well region
ion
ions
forming
manufacturing
Prior art date
Application number
KR10-2003-0043627A
Other languages
English (en)
Other versions
KR20050002258A (ko
Inventor
곽노열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0043627A priority Critical patent/KR100524465B1/ko
Priority to US10/727,478 priority patent/US6927151B2/en
Priority to JP2003413089A priority patent/JP4276057B2/ja
Priority to TW092136958A priority patent/TWI254994B/zh
Publication of KR20050002258A publication Critical patent/KR20050002258A/ko
Application granted granted Critical
Publication of KR100524465B1 publication Critical patent/KR100524465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 본 발명의 사상은 반도체기판에 제1 이온으로 이온주입공정을 수행하여 제1 웰영역을 형성한 후 상기 제1 이온보다 매스가 큰 제2 이온으로 이온주입공정을 수행하여 상기 형성된 제1 웰영역에 제2 웰영역을 형성하는 단계 및 상기 결과물에 어닐공정을 수행하여 웰영역을 형성하는 단계를 포함한다. 따라서 제1 웰 및 제2 웰영역의 형성후 어닐공정을 수행함으로써, 이후 수행할 산화공정과 같은 고온열처리공정으로 인해 발생되는 TED현상을 방지할 수 있고, 매스가 큰 이온만이 주입된 종래의 소스/드레인영역보다 이온의 활성비가 증가하게 된다.

Description

반도체소자의 제조방법{Method of manufacturing in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 웰영역 형성시 이 영역에 주입된 이온의 활성화를 최대한으로 유지하면서 동시에 웰영역의 이온에 발생하는 TED(Transient Enhanced Diffusion)현상을 억제할 수 있도록 하는 반도체소자의 제조방법에 관한 것이다.
최근 반도체소자의 형성에 있어서, 고온열처리를 통한 공정이 증가하고 있는 데, 상기 고온열처리 공정을 수행하는 동안 반도체기판을 포함한 소자형성을 위한 영역에 주입된 이온은 확산하게 되고, 이는 소자의 특성을 저하시키고 있다.
특히, 플래시 메모리소자의 플로팅 게이트전극 형성 전 활성영역 내에는 웰영역을 형성하는 이온을 주입하는 데, 상기 웰영역을 형성하는 이온은 이온주입공정시 고에너지에 의해 진행됨으로써 발생하는 반도체기판의 손상을 최소화하고, 웰영역에 주입된 이온의 활성비(activation ratio: 반도체기판에 주입된 이온과 실리콘과의 결합정도)를 최대한으로 유지할 수 있도록 해야 한다.
그러나 상기와 같은 조건을 만족시킬 수 있도록 형성된 웰영역의 이온은, 이후 수행하는 고온열처리공정으로 인해 다른 막질 예를 들어, 소자분리막의 산화막으로 침투하게 되어 소자에 주입된 이온들은 TED(Transient Enhanced Diffusion)현상이 발생하는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 웰영역 형성시 이 영역에 주입된 이온의 활성화를 최대한으로 유지하고 상기 이온주입공정시 반도체기판의 손상을 최소화하면서 동시에, 웰영역의 이온에 발생하는 TED(Transient Enhanced Diffusion)현상을 억제할 수 있도록 하는 반도체소자의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 사상은 반도체기판에 제1 이온으로 이온주입공정을 수행하여 제1 웰영역을 형성한 후 상기 제1 이온보다 매스가 큰 제2 이온으로 이온주입공정을 수행하여 상기 형성된 제1 웰영역에 제2 웰영역을 형성하는 단계 및 상기 결과물에 어닐공정을 수행하여 웰영역을 형성하는 단계를 포함한다.
상기 제1 웰영역은 고에너지 이온주입기를 이용하여 인(P)이온을 500~ 3000KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트(tilt)되도록 하여 형성하는 것이 바람직하다.
상기 제2 웰영역은 중전류 이온주입기를 이용하여 상기 제1 웰영역을 형성하는 이온보다 매스가 큰 이온인 비소(As)이온을 100~ 300KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트되도록 하여 형성하는 것이 바람직하다.
상기 어닐공정은 900~ 1000℃ 정도의 온도 범위에서 10~ 60sec 시간동안, N2 또는 H2 가스 분위기에서 수행하는 RTP 공정 또는 900~ 1100℃의 온도에서 10~ 60min 시간동안, N2 또는 H2 가스분위기에서 수행하는 퍼니스공정 중 어느 하나로 수행하는 것이 바람직하다.
상기 웰영역이 형성된 상기 반도체기판에 문턱전압 조절용 이온이 주입된 영역을 형성한 후, 상기 반도체기판 상부에 터널산화막, 플로팅게이트전극, 유전체막, 콘트롤게이트전극을 형성하는 단계를 더 포함하는 것이 바람직하다.
상기 웰영역의 형성이전에 상기 제1 및 제2 웰영역 형성을 위한 이온주입공정에 대한 손상을 억제하기 위한 버퍼층의 기능을 하는 스크린산화막을 형성하는 단계를 더 포함하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 4는 본 발명의 바람직한 일실시예에 따른 반도체소자의 웰영역 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(10) 상부 전면에 스크린산화막(11)을 형성한다. 상기 반도체기판(10)은 P형 트랜지스터가 형성되는 영역(이하는 'PMOS영역'이라 칭함) 및 N형 트랜지스터가 형성되는 영역(이하는 'NMOS영역'이라 칭함)으로 구분 정의되어 있는 데, 본 발명에서는 PMOS영역의 웰영역 형성에 대해 구체적으로 설명하기로 한다.
상기 스크린 산화막(미도시)은 이후 수행하는 이온주입공정에 대한 손실을 저하시키기 위한 버퍼층의 기능과 이온 도펀트의 채널링방지를 위해 형성한다. 이때 스크린 산화막(11)은 750~ 800℃ 정도의 온도에서 50~ 70Å 정도의 두께로, 습식산화방식으로 형성할 수 있다.
도 2를 참조하면, 상기 결과물의 소정영역에 포토레지스트 패턴(PR)을 형성하고 이를 이온주입용 마스크로 상기 반도체기판(10)에 이온주입공정을 수행하면, 제1 웰영역(14)을 형성한다.
이때 제1 웰영역(14)을 형성하기 위한 이온주입공정은, 고에너지 이온주입기를 이용하여 인(P)이온을 500~ 3000KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트(tilt)되도록 하여 수행한다.
도 3을 참조하면, 상기 형성된 제1 웰영역(14)에 상기 포토레지스트 패턴(PR)을 이온주입용 마스크로 이온주입공정을 수행하여 제2 웰영역(16)을 형성한다. 이때, 제2 웰영역(16)을 형성하기 위한 이온주입공정은, 중전류 이온주입기를 이용하여 상기 제1 웰영역(14)을 형성하는 인(P)이온(사이즈가 31)보다 매스(mass)가 큰 이온인 비소(As)이온(사이즈가 75)을 100~ 300KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트되도록 하여 수행한다. 이어서 상기 포토레지스트 패턴(PR)을 제거하는 공정을 수행한다.
도 4를 참조하면, 상기 결과물 전면에 어닐(anneal)공정을 수행하면, 상기 제1 웰영역(14)의 중심부에 제2 웰영역(16)이 위치하게 되는 삼중웰영역(C)을 형성한다. 상기 제1 웰 및 제2 웰영역의 형성후 어닐공정을 수행하면, 상기 소스/드레인영역의 농도가 증가하게 되어 주입된 이온의 확산속도를 감소시킴으로써 이후 수행할 산화공정과 같은 고온열처리공정으로 인해 발생되는 TED현상을 방지할 수 있다. 또한 매스가 큰 이온과 작은 이온이 한 영역에 주입되어 혼합되기 때문에 매스가 큰 이온만이 주입된 종래의 소스/드레인영역보다 이온의 활성비가 증가하게 된다.
또한, 상기 어닐공정의 수행으로 제1 및 제2 웰영역을 형성하기 위한 고에너지의 공정조건에서 수행하는 상기 이온주입공정으로 발생하는 반도체기판의 손상 또는 매스가 큰 이온의 주입을 통해 발생한 상기 반도체기판의 손상을 보상받을 수 있게 된다.
상기 단계에서 사용하는 어닐공정에는 RTP(Rapid thermal process)어닐공정 또는 퍼니스(furnace)어닐공정이 있다. RTP 어닐공정으로 진행할 때는 900~ 1000℃의 온도 범위내에서 10~ 60sec 시간동안, N2 또는 H2 가스 분위기에서 수행하고, 퍼니스 어닐공정으로 진행할 때는 900~ 1100℃의 온도범위, 10~ 60min 시간동안, N2 또는 H2 가스분위기에서 수행한다. 이어서 상기 어닐공정이후 스크린산화막(12)을 제거한다.
상기 형성된 웰영역에 이온주입공정을 수행하여 문턱전압 조절용 이온이 형성된 영역을 형성하고, 상기 영역이 형성된 반도체기판에 터널산화막, 플로팅게이트전극, 유전체막, 콘트롤게이트전극을 형성하여 플래시 메모리소자의 형성을 완료한다.
본 발명의 일실시예는 상기 제1 웰 및 제2 웰영역의 형성후 어닐공정을 수행함으로써, 이후 수행할 산화공정과 같은 고온열처리공정으로 인해 발생되는 TED현상을 방지할 수 있고, 매스가 큰 이온만이 주입된 종래의 소스/드레인영역보다 이온의 활성비가 증가하게 된다.
또한, 상기 어닐공정의 수행으로 인해, 제1 및 제2 웰영역을 형성하기 위해 수행하는 상기 이온주입공정으로 발생하는 반도체기판의 손상 또는 매스가 큰 이온의 주입을 통해 발생한 상기 반도체기판의 손상을 보상받을 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 제1웰 및 제2 웰영역의 형성후 어닐공정을 수행함으로써, 이후 수행할 산화공정과 같은 고온열처리공정으로 인해 발생되는 TED현상을 방지할 수 있고, 매스가 큰 이온만이 주입된 종래의 소스/드레인영역보다 이온의 활성비가 증가하게 되는 효과가 있다.
또한, 상기 어닐공정의 수행으로 인해, 제1 및 제2 웰영역을 형성하기 위해 수행하는 상기 이온주입공정으로 발생하는 반도체기판의 손상 또는 매스가 큰 이온의 주입을 통해 발생한 상기 반도체기판의 손상을 보상받을 수 있게 되는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1 내지 도4는 본 발명의 바람직한 일실시예에 따른 반도체소자의 웰영역 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10: 반도체기판 12; 스크린 산화막
14: 제1 웰영역 16: 제2 웰영역
PR: 포토레지스트 패턴 C: 삼중웰영역

Claims (6)

  1. 반도체기판에 인(P)이온으로 이온주입공정을 수행하여 제1 웰영역을 형성한 후 상기 인(P) 이온보다 매스가 큰 비소(As)이온으로 이온주입공정을 수행하여 상기 형성된 제1 웰영역에 제2 웰영역을 형성하는 단계; 및
    상기 결과물에 어닐공정을 수행하여 웰영역을 형성하는 단계를 포함하는 반도체소자의 제조방법.
  2. 제1 항에 있어서, 상기 인(P)이온의 주입으로 형성되는 제1 웰영역은
    고에너지 이온주입기를 이용하여 500~ 3000KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트(tilt)되도록 하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제1 항에 있어서, 상기 비소(As)이온의 주입으로 형성되는 제2 웰영역은
    중전류 이온주입기를 이용하여 100~ 300KeV 정도의 에너지에서 1E11~ 1E14 ion/㎠ 정도의 도즈량으로 3~ 13°정도 틸트되도록 하여 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1 항에 있어서, 상기 어닐공정은
    900~ 1000℃ 정도의 온도 범위에서 10~ 60sec 시간동안, N2 또는 H2 가스 분위기에서 수행하는 RTP 공정 또는 900~ 1100℃의 온도에서 10~ 60min 시간동안, N2 또는 H2 가스분위기에서 수행하는 퍼니스공정 중 어느 하나로 수행하는 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제1 항에 있어서,
    상기 웰영역이 형성된 상기 반도체기판에 문턱전압 조절용 이온이 주입된 영역을 형성한 후, 상기 반도체기판 상부에 터널산화막, 플로팅게이트전극, 유전체막, 콘트롤게이트전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제1 항에 있어서,
    상기 웰영역의 형성이전에 상기 제1 및 제2 웰영역 형성을 위한 이온주입공정에 대한 손상을 억제하기 위한 버퍼층의 기능을 하는 스크린산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2003-0043627A 2003-06-30 2003-06-30 반도체소자의 제조방법 KR100524465B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0043627A KR100524465B1 (ko) 2003-06-30 2003-06-30 반도체소자의 제조방법
US10/727,478 US6927151B2 (en) 2003-06-30 2003-12-04 Method of manufacturing semiconductor device
JP2003413089A JP4276057B2 (ja) 2003-06-30 2003-12-11 半導体素子の製造方法
TW092136958A TWI254994B (en) 2003-06-30 2003-12-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0043627A KR100524465B1 (ko) 2003-06-30 2003-06-30 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050002258A KR20050002258A (ko) 2005-01-07
KR100524465B1 true KR100524465B1 (ko) 2005-10-26

Family

ID=33536400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0043627A KR100524465B1 (ko) 2003-06-30 2003-06-30 반도체소자의 제조방법

Country Status (4)

Country Link
US (1) US6927151B2 (ko)
JP (1) JP4276057B2 (ko)
KR (1) KR100524465B1 (ko)
TW (1) TWI254994B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250313B2 (en) * 2004-09-30 2007-07-31 Solid State Measurements, Inc. Method of detecting un-annealed ion implants
WO2007058046A1 (ja) * 2005-11-18 2007-05-24 Konica Minolta Holdings, Inc. 固体電解質及びこれを用いた表示素子
KR100850098B1 (ko) * 2006-12-28 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US20230178373A1 (en) * 2021-12-03 2023-06-08 Applied Materials, Inc. Ion implantation to increase mosfet threshold voltage
CN115458604B (zh) * 2022-10-24 2023-06-30 中芯越州集成电路制造(绍兴)有限公司 Mosfet器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060901A (ko) * 1996-12-31 1998-10-07 김영환 3중 웰을 갖는 반도체 소자 제조 방법
KR20000044662A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 삼중웰 형성방법
KR20010063306A (ko) * 1999-12-22 2001-07-09 박종섭 이불화붕소의 이온주입 및 다단계 어닐링을 이용한반도체소자의 삼중-웰 형성방법
KR20010087474A (ko) * 1999-12-31 2001-09-21 황인길 반도체 소자의 얇은 접합 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714413A (en) * 1995-12-11 1998-02-03 Intel Corporation Method of making a transistor having a deposited dual-layer spacer structure
US6198142B1 (en) * 1998-07-31 2001-03-06 Intel Corporation Transistor with minimal junction capacitance and method of fabrication
US6297098B1 (en) * 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060901A (ko) * 1996-12-31 1998-10-07 김영환 3중 웰을 갖는 반도체 소자 제조 방법
KR20000044662A (ko) * 1998-12-30 2000-07-15 김영환 반도체 소자의 삼중웰 형성방법
KR20010063306A (ko) * 1999-12-22 2001-07-09 박종섭 이불화붕소의 이온주입 및 다단계 어닐링을 이용한반도체소자의 삼중-웰 형성방법
KR100311217B1 (ko) * 1999-12-22 2001-11-03 박종섭 이불화붕소의 이온주입 및 다단계 어닐링을 이용한반도체소자의 삼중-웰 형성방법
KR20010087474A (ko) * 1999-12-31 2001-09-21 황인길 반도체 소자의 얇은 접합 형성 방법

Also Published As

Publication number Publication date
US6927151B2 (en) 2005-08-09
JP4276057B2 (ja) 2009-06-10
JP2005026652A (ja) 2005-01-27
TWI254994B (en) 2006-05-11
KR20050002258A (ko) 2005-01-07
US20040266149A1 (en) 2004-12-30
TW200501276A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
JP2008078600A (ja) 半導体素子の素子分離膜形成方法
KR100524465B1 (ko) 반도체소자의 제조방법
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
KR100429556B1 (ko) 채널 특성을 개선시킨 반도체소자의 제조 방법
KR100865556B1 (ko) 반도체소자의 제조방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
KR100897821B1 (ko) 반도체 소자 제조 방법
US20070275531A1 (en) Method of manufacturing flash memory device
KR100870324B1 (ko) 반도체 소자의 제조방법
KR100702131B1 (ko) 반도체 소자의 제조방법
KR101024639B1 (ko) 반도체 소자의 제조 방법
KR100908387B1 (ko) 반도체 소자의 제조 방법
KR100466193B1 (ko) 반도체 메모리 소자의 제조 방법
KR100608352B1 (ko) 반도체소자의 제조방법
KR100490303B1 (ko) 반도체 소자의 제조 방법
KR100520216B1 (ko) 반도체소자제조방법
KR100739945B1 (ko) 반도체 소자의 고전압 소자를 위한 접합 영역 형성 방법
KR100674715B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20100074625A (ko) 반도체 소자의 채널 정션 형성 방법
KR100494344B1 (ko) 반도체소자의 제조방법
KR100588785B1 (ko) 반도체 소자 제조 방법
KR100572212B1 (ko) 반도체 소자 제조 방법
KR100600253B1 (ko) 반도체 소자 제조 방법
KR20030033811A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 15