KR100850098B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100850098B1 KR100850098B1 KR1020060135964A KR20060135964A KR100850098B1 KR 100850098 B1 KR100850098 B1 KR 100850098B1 KR 1020060135964 A KR1020060135964 A KR 1020060135964A KR 20060135964 A KR20060135964 A KR 20060135964A KR 100850098 B1 KR100850098 B1 KR 100850098B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- temperature
- semiconductor substrate
- gate oxide
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명에 따른 반도체 소자 제조 방법은, 반도체 기판을 퍼니스 장비에 로딩시키는 단계와, 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와, 상승된 온도로 반도체 기판에 대해 웰 어닐 공정을 실시하는 단계와, 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와, 다운된 온도로 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 하나의 장비를 이용하여 웰과 게이트 사산화막을 형성함으로서, 공정을 단순화시켜 반도체 수율을 향상시킬 수 있다.
반도체, 웰, 게이트 산화막, RTP, 퍼니스
Description
도 1은 일반적으로 웰 어닐 및 게이트 산화막을 형성하는 과정을 설명하기 위해 적용되는 장비를 도시한 도면이며,
도 2는 본 발명의 바람직한 실시 예에 따른 웰 어닐 및 게이트 산화막 형성 과정을 도시한 흐름도이다.
＜도면의 주요부분에 대한 부호의 설명＞
100 : RTP 장비 110 : 퍼니스 장비
본 발명은 반도체 제조 방법에 관한 것으로, 특히 웰 어닐 공정과 게이트 산화막 형성 공정을 하나의 장비를 이용하여 실시하는 반도체 소자 제조 방법에 관한 것이다.
일반적으로 반도체 소자, 예컨대 트랜지스터를 형성하기 위해서는 반도체 기판 상에 소자 분리막을 형성한 후 소자 분리막에 의해 드러난 반도체 기판에 대해 불순물 이온 주입 공정을 실시함으로서, 반도체 기판에 웰(well)을 형성하게 된다.
도 1은 일반적으로 웰 및 게이트 산화막을 형성하는 과정을 설명하기 위해 적용되는 장비를 도시한 도면이다.
이와 같이 웰 구조를 활성화시키기 위해서는 이온 주입된 불순물 원자의 활성화 및 불순물 이온 주입 공정 시 반도체 기판의 실리콘 격자를 회복시키기 위해 RTP 장비(100)를 이용하여 웰 어닐 공정을 실시한다.
이와 같은 웰 어닐 공정을 실시하기 위해 RTP 장비(110)에 소자 분리막이 형성된 반도체 기판을 로딩시키고, 1095℃ 온도 및 N2 가스를 이용한 후 RTP 어닐 공정을 실시한 후 반도체 기판을 언로딩시킨다.
이후, 결과물 상에 게이트 산화막을 형성하게 되는데, 게이트 산화막은 RTP 장비가 아닌 퍼니스(furnace) 장비(110)를 이용하여 반도체 기판 상에 형성된다. 즉, 퍼니스 장비에 RTP 장비에서 언로딩된 반도체 기판을 로딩시킨 후 750℃의 온도를 이용하여 습식 산화막을 반도체 기판 상에 형성함으로서, 게이트 산화막을 형성한다.
이와 같이, 종래에서는 웰 어닐 공정과 게이트 산화막 형성 공정을 각각의 다른 장비, 예컨대 RTP 장비 및 퍼니스 장비를 이용하여 진행하기 때문에 공정 시간이 길 뿐만 아니라 이송간에 불순물의 침투에 의해 반도체 수율을 떨어뜨리는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 게이트 산화막을 형성하기 위한 퍼니스 장비를 이용하여 웰 어닐 공정을 수행함으로서, 반도체 소자의 제조 공정을 단순화시킬 수 있는 반도체 소자 제조 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, (a) 반도체 기판을 퍼니스 장비에 로딩시키는 단계와, (b) 상기 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와, (c) 상기 상승된 온도로 상기 반도체 기판에 대해 상기 웰 어닐 공정을 실시하는 단계와, (d) 상기 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와, (e) 상기 다운된 온도로 상기 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함한다.
상기 웰 어닐 공정은, N2 가스를 이용하여 15초∼25초 동안 상기 어닐 공정을 진행하는 것을 특징으로 한다.
또한, 상기 게이트 산화막을 형성하는 단계는, N2 가스, H2 가스 및 HCl를 이용하여 상기 웰 어닐 공정을 거친 반도체 기판의 상부에 상기 게이트 산화막을 형성하는 것을 특징으로 한다.
이하, 첨부한 도 2를 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명한다.
도 2는 본 발명의 바람직한 실시 예에 따른 웰 및 게이트 산화막 형성 과정을 도시한 흐름도이다.
도 2를 참조하면, 퍼니스 장비의 공정 챔버에 반도체 기판을 로딩시킨다(S200). 이때, 퍼니스 장비 내 램프는 소정 전압을 공급받아 챔버 내부의 온도를 600℃로 유지된 상태, 예컨대 스탠바이 상태에서 반도체 기판이 로딩된다.
이후, 램프에 공급되는 전압을 제어하여 퍼니스 장비의 온도를 1095℃까지 상승시킴과 더불어 N2 가스를 퍼니스 장비의 챔버에 N2 가스를 공급함으로서, 반도체 기판에 대해 웰 어닐공정을 실시하여 반도체 기판의 내부에 형성된 웰 내에 이온 주입된 불순물 원자들을 활성화시킴과 더불어 반도체 기판의 실리콘 격자를 회복시킨다(S202, S204). 이때, 웰 어닐 공정 시간은 대략 15초∼25초 정도 진행되며, 4.7∼5.2ℓ의 N2 가스가 챔버 내부로 공급된다.
즉, 웰 어닐 공정 시간, 예컨대 15초∼25초 동안만 램프에 공급되는 전압을 제어하여 퍼니스 장비의 챔버 내부 온도를 1095℃까지 급상승시킨다.
공정 시간이 경과하면, 램프에 공급되는 전압을 줄여 챔버의 내부 온도를 750℃로 다운시킨다(S206).
챔버의 내부 온도를 750℃로 다운시킨 상태에서 챔버 내부에 O2 가스와 H2 가스 및 HCl를 공급하여 웰 어닐 공정을 거친 반도체 기판 상에 게이트 산화막을 형성한다(S208).
게이트 산화막을 형성하기 위해서 챔버 내부에는 7ℓ∼7.7ℓ의 O2 가스와 8.7ℓ∼9.2ℓ의 H2 가스 및 580cc∼680cc의 HCl이 공급된다. 공정 시간은 대략 11분 20초 정도 진행한다.
그런 다음, 게이트 산화막과 웰이 형성된 반도체 기판을 외부로 언로딩시킨다(S210).
본 발명의 바람직한 실시 예에 따르면, 퍼니스 장비를 이용하여 웰과 게이트 산화막을 형성함으로서, 반도체 소자의 제조 공정을 단순화시킬 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 하나의 장비를 이용하여 웰과 게이트 사산화막을 형성함으로서, 공정을 단순화시켜 반도체 수율을 향상시킬 수 있다.
Claims (3)
- (a) 반도체 기판을 퍼니스 장비에 로딩시키는 단계와,(b) 상기 퍼니스 장비의 온도를 웰 어닐 공정을 위한 온도로 상승시키는 단계와,(c) 상기 상승된 온도로 상기 반도체 기판에 대해 상기 웰 어닐 공정을 실시하는 단계와,(d) 상기 퍼니스 장비의 온도를 게이트 산화막 형성을 위한 온도로 다운시키는 단계와,(e) 상기 다운된 온도로 상기 웰이 형성된 반도체 기판 상에 게이트 산화막을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 (c) 단계는, N2 가스를 이용하여 15초∼25초 동안 상기 어닐 공정을 진행하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 (e) 단계는, N2 가스, H2 가스 및 HCl를 이용하여 상기 웰 어닐 공정을 거친 반도체 기판의 상부에 상기 게이트 산화막을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135964A KR100850098B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135964A KR100850098B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080061446A KR20080061446A (ko) | 2008-07-03 |
| KR100850098B1 true KR100850098B1 (ko) | 2008-08-04 |
Family
ID=39813698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135964A Expired - Fee Related KR100850098B1 (ko) | 2006-12-28 | 2006-12-28 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100850098B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050002258A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
2006
- 2006-12-28 KR KR1020060135964A patent/KR100850098B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050002258A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080061446A (ko) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9646850B2 (en) | High-pressure anneal | |
| KR101423367B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| US6797323B1 (en) | Method of forming silicon oxide layer | |
| US6017806A (en) | Method to enhance deuterium anneal/implant to reduce channel-hot carrier degradation | |
| US20120156891A1 (en) | Silicon dioxide film fabricating process | |
| KR20050083281A (ko) | 반도체 소자의 산화막 형성 방법 | |
| KR100850098B1 (ko) | 반도체 소자 제조 방법 | |
| US20060063391A1 (en) | Method of forming silicon oxynitride layer in semiconductor device and apparatus of forming the same | |
| JP5508701B2 (ja) | 半導体処理装置及び処理方法 | |
| JP2000216156A (ja) | シリコン窒化酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| CN106158583A (zh) | 一种硅晶片形成牺牲氧化层的方法 | |
| CN107978606B (zh) | 一种嵌入式闪存工艺集成方法 | |
| JP2008047752A (ja) | 半導体装置の製造方法及び装置 | |
| KR100653976B1 (ko) | Ｇｏｉ평가용 실리콘 웨이퍼의 형성방법 | |
| US6893944B2 (en) | Method of manufacturing a semiconductor wafer | |
| KR20130069935A (ko) | 웨이퍼 제조 방법 | |
| KR101055756B1 (ko) | 플래쉬 메모리 소자의 터널 산화막 형성 방법 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| KR100687410B1 (ko) | 반도체 소자의 게이트 산화막 형성방법 | |
| JP6351079B2 (ja) | 集積回路の水素パッシベーション | |
| KR20080002602A (ko) | 듀얼 게이트를 구비하는 반도체 소자의 게이트 형성방법 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR100332129B1 (ko) | 반도체소자의산화막형성방법 | |
| US7592274B2 (en) | Method for fabricating semiconductor element | |
| KR101107656B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061228 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20071030 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080526 |
|
| PG1501 | Laying open of application | ||
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080728 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080728 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |