[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100513810B1 - 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법 - Google Patents

촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법 Download PDF

Info

Publication number
KR100513810B1
KR100513810B1 KR10-2003-0095594A KR20030095594A KR100513810B1 KR 100513810 B1 KR100513810 B1 KR 100513810B1 KR 20030095594 A KR20030095594 A KR 20030095594A KR 100513810 B1 KR100513810 B1 KR 100513810B1
Authority
KR
South Korea
Prior art keywords
film
catalyst
reactor
ticl
atomic layer
Prior art date
Application number
KR10-2003-0095594A
Other languages
English (en)
Other versions
KR20050064243A (ko
Inventor
김용수
양홍선
오재근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2003-0095594A priority Critical patent/KR100513810B1/ko
Publication of KR20050064243A publication Critical patent/KR20050064243A/ko
Application granted granted Critical
Publication of KR100513810B1 publication Critical patent/KR100513810B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 Ti막 형성시 PECVD 방식의 열공정에 의한 취약한 특성을 극복할 수 있는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 원자층 증착 방식의 반응기에 기판을 도입하는 단계; 상기 기판을 예열하는 단계; Ti의 소스가스인 TiCl4와 비공유 전자쌍을 가진 아민계의 촉매를 상기 반응기 내에 동시에 유입하여 상기 기판 상에 Ti막을 형성하는 단계; 상기 TiCl4와 상기 촉매의 상기 반응기 내의 유입을 중단하고 미반응 물질을 제거하는 단계; 및 상기 Ti막을 표면처리하는 단계를 포함하며, 상기 Ti막이 원하는 두께가 될 때까지 상기 Ti막을 형성하는 단계와 미반응 물질을 제거하는 단계를 반복하여 실시하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법을 제공한다.

Description

촉매에 의한 원자층 증착 방식을 이용한 ＴＩ막 형성 방법{FORMING METHOD OF Ti LAYER USING ATOMIC LAYER DEPOSITION BY CATALYST}
본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 반도체 소자의 Ti막 형성 방법에 관한 것이다.
Ti는 낮은 비저항과 높은 전기 전도도 및 식각 내성으로 인해 전극 및 배리어막 재료로 널리 사용되고 있으며, 특히 Ti막은 배리어막으로 많이 이용되고 있다.
종래의 배리어용 Ti막의 증착시에는 물리기상증착(Physical Vapor Deposition; 이하 PVD라 함) 방식과 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 함) 방식을 주로 사용하였다.
이 중 PVD 방식에는 DC 마그네트론(Magnetron)을 이용한 스탠다드(Standard) PVD 방식과 물리적으로 스퍼터링(Physically sputterring)된 Ti의 직진성을 높이기 위해 조준기(Collimate)를 장치에 삽입하는 방식 및 스퍼터링 타겟과 웨이퍼 간을 길게하는 롱 쓰루(Long through) 방식이 있다. 또한, 플라즈마 밀도(Plasma density)를 높이고 스텝 커버리지(Step coverage)를 향상시키기 위해 수평 플라즈마를 만들어 주는 이온 금속 플라즈마(Ion Metal Plasma; 이하 IMP) 등의 증착 방식을 이용하였다.
이러한 PVD 방식을 이용하여 증착된 Ti막은 10-6Torr 이하의 고진공에서 이루어지기 때문에 탄소(Carbon) 또는 산소(Oxygen) 등에 의한 계면 특성이 우수하여 낮은 콘택 저항(Contact Resistance; 이하 Rc라 함)을 보여 준다.
그러나, 소자의 피치 사이즈(Pitch size)가 100nm 이하로 발전함에 따라 이러한 PVD 방식으로 증착된 Ti는 도포성의 한계로 인해 사용할 수 없게 되었다.
도 1은 각 PVD 방식들의 콘택 종횡비(Contact aspect ratio)에 따른 저면에서의 도포율(Bottom coverage, ％)을 비교 도시한 그래프이다.
도 1을 참조하면, 스탠다드 PVD 방식은 'A'와 같이 종횡비가 1이상이 되면 저면의 도포율이 20％ 이하로 급격히 감소함을 알 수 있다. 또한, 조준기를 갖는 PVD 방식의 경우(B)와 롱 쓰루 방식의 PVD의 경우(C)는 스탠다드 PVD 방식의 경우(A)에 비해 종횡비에 따라 도포성이 향상되기는 하였으나, 이들 역시 종횡비가 3이상이 되었을 때, 저면의 도포율이 20％ 이하로 급격히 감소함을 알 수 있다.
IMP 방식의 경우(D)는 PVD 방식 중 종횡비에 따른 콘택 저면에서의 도포율이 가장 뛰어남을 알 수 있다. 한펴, IMP 방식의 경우로 종횡비가 5이상이 되면 저면의 도포율이 50％ 이하로 급격히 감소함을 알 수 있다.
이는 PVD 방식의 도포율의 한계를 드러내는 것으로, 100nm 이하의 반도체 소자에서의 종횡비는 보통 20 이상이므로 100nm 이하의 반도체 소자의 제조 공정에서 배리어용 Ti막을 PVD 방식으로 증착할 수 없음을 의미한다.
Ti막은 통상 증착 후 콘택 부분에서 오믹 콘택을 이루도록 RC가 비교적 낮은 실리사이드를 Ti막의 형성 후 거의 인-시튜 공정으로 실시한다.
도 2는 IMP 방식으로 Ti막을 형성한 후 TiSix 형성 후 후속 열공정에 따른 Rc의 변화를 도시한 그래프이다.
도 2를 참조하면, 각각 어닐링을 1시간씩 실시하였을 경우 800℃의 어닐링 후에 Rc가 2000Ω ∼ 2500Ω으로 가장 높게 나타났으며, 850℃의 어닐링 후에는 2000Ω 이하로 줄어 들었음을 알 수 있다.
도 3은 PECVD 방식으로 Ti막을 형성한 후 TiSix 형성 후 후속 열공정에 따른 Rc의 변화를 도시한 그래프이다.
또 다른, Ti막 형성 및 인-시튜 TiSix의 형성을 위해 TiCl4를 소스가스로 사용하는 PECVD 방식이 있다. TiCl4를 소스가스로 사용하는 PECVD 방식의 경우 스텝 커버리지와 공정 단순화 측면에서 장점이 있다. 즉, 일반적으로 TiSix를 형성하기 위해서는 금속 Ti를 표면 산화막 또는 절연막을 제거한 실리콘 기판에 증착하고 후속으로 800℃ 이상의 고온에서 급속 열처리(Rapid Thermal Process; 이하 RTP라 함) 공정을 진행하여 형성한다.
그러나, TiCl4를 소스가스로 사용하는 PECVD 방식은 650℃ 이하의 기판 온도에서 진행되어 비저항이 큰 T49 상의 TiSix가 형성되어 실제로는 후속 열 공정 즉, RTP 공정이 추가로 필요하게 된다.
또한, 도 3에서 알 수 있듯이, TiCl4를 소스가스로 사용하는 PECVD 방식으로 형성된 Ti 배리어막은 후속 열공정에 매우 취약한 특성을 보여 주고 있다. 이러한 취약한 특성은 후속 열공정 스트레스가 증가할 수록 더욱 열악한 특성을 나타낸다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, Ti막 형성시 PECVD 방식의 열공정에 의한 취약한 특성을 극복할 수 있는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 원자층 증착 방식의 반응기에 기판을 도입하는 단계; 상기 기판을 예열하는 단계; Ti의 소스가스인 TiCl4와 비공유 전자쌍을 가진 아민계의 촉매를 상기 반응기 내에 동시에 유입하여 상기 기판 상에 Ti막을 형성하는 단계; 상기 TiCl4와 상기 촉매의 상기 반응기 내의 유입을 중단하고 미반응 물질을 제거하는 단계; 및 상기 Ti막을 표면처리하는 단계를 포함하며, 상기 Ti막이 원하는 두께가 될 때까지 상기 Ti막을 형성하는 단계와 미반응 물질을 제거하는 단계를 반복하여 실시하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법을 제공한다.
본 발명은 배리어막으로 주로 사용되는 Ti막 형성시 TiCl4 소스가스와 촉매(Cytalist)를 이용한 원자층 증착(Atomic Layer Deposition; 이하 ALD라 함) 방식을 이용한다. 이 때 사용되는 촉매는 피리딘(Pyridine, C6H5N)으로 아민(Amine)계의 비공유 전자쌍이 TiCl4 및 표면 종(Surface species)인 Ti-Cl3*, TiCl2 -TiCl3*, TiCl-(TiCl3*)2, Ti-(TiCl3*)3 등의 Cl과 수소 결합을 통하여 반응을 촉진시킨다. 이로 인해 증착 온도를 낮추고 컨버멀(Confirmal)한 Ti박막을 증착할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
종래의 PVD 방식 및 TiCl4를 소스가스로 사용하는 PECVD 방식에 의해 형성된 Ti막 형성시의 분제점을 해결하기 위해 본 발명에서는 새로운 개념의 ALD 방식에 의한 Ti막을 형성한다.
이 새로운 개념의 ALD 방식의 Ti막 증착은, 촉매와 ALD 증착 기구를 이용하며, 도한 소스가스로는 TlCl4를 사용한다. 이 때, 촉매로는 NH3 또는 피리딘(C 6H5N)과 같은 비공유 전자쌍(Unshared electron-pair)을 가지고 있는 아민계를 사용한다.
이러한 비공유 전자쌍을 가진 아민기는 ALD 방식에 의한 Ti막 증착시 TiCl4의 상호 작용에 의해 반응을 촉진한다.
도 4는 퍼지 또는 희석용 비활성 가스로 공급하지 않는 경우의 소스가스와 촉매의 도입 타이밍도를 나타내며, 도 5는 도 4에서 기판 상의 반응 후의 표면 종들과의 반응 부산물을 도시한 개념도를 나타낸다.
도 5를 참조하면, 촉매 구성 요소인 'N'기의 비공유 전자쌍은 표면 종인 Ti-Cl3*, TiCl2-TiCl3*, TiCl-(TiCl3*)2, Ti-(TiCl 3*)3 등의 Cl과 수소 결합을 통하여 반응을 촉진시킨다. 또한, 이 촉매의 비공유 전자쌍은 반응기내로 도입된 TiCl4의 Cl과의 수소 결합을 하여 반응을 촉진시킨다. 즉, 이 촉매는 반응 온도를 700℃ 정도에서 300℃ 정도로 낮추고, 필요한 TiCl4 유량(L : langnilur=10-6Torr)도 100％ 이상 감소시킨다.
Ti-Cl3* + TiCl4 → TiCl2-TiCl3*, TiCl-(TiCl3 *)2, Ti-(TiCl3*)3 + Cl2, HCl
상기의 반응식1에 도시된 반응은 자기 제한 표면 반응(Self-limited surface reaction)이기 때문에 원자 레벨(Atomic level)까지 컨퍼멀한 박막 증착이 가능하다. TiCl4와 촉매로 사용된 피리딘을 동시에 반응기에 도입, 반응 후 불순물을 제거하기 위해 다음으로 TiCl4와 피리딘의 반응기 도입을 막고, 안정적인 가스인 Ar 또는 N2를 반응기에 도입하거나, 반응기에 펌핑 라인(Pumping line)을 연결하여 펌핑만 진행한다. 이 때, 반응 부산물인 Cl2를 제거한다. 이 때, H2나 H2*를 반응기에 주입하여 여분의 Cl*과의 반응을 유도하여 HCl 형태로 제거할 수도 있다.
도 6은 퍼지 또는 희석용 비활성 가스로 공급하는 경우의 소스가스와 촉매의 도입 타이밍도를 나타내며, 도 7은 도 6에서 기판 상의 반응 후의 표면 종들과의 반응 부산물을 도시한 개념도를 나타낸다.
이하에서는 도 4내지 도 7을 참조하여 본 발명의 Ti막 형성 공정을 살펴 본다.
먼저, 기판을 반응기에 도입한다.
여기서, 기판이 배어 실리콘(Bare silicon)이거나 다결정(Polycrystalline) 또는 도핑된 실리콘도 가능하다. 또한, 기판이 단일 금속 또는 다중 금속인 경우도 가능하며, 기판이 산화막 또는 질화막 등의 절연막인 경우도 가능하다.
이어서, 반응기에 도입된 기판의 온도가 반응 온도에 도달하기 위해 예열(Pre-heating)한다.
예열 온도는 300℃ 이상으로 하며, 예열 시간은 10초 ∼ 10분 동안 진행한다. 한편, 예열 시간을 줄이기 위해 Ar 또는 N2 등의 비활성 가스를 주입할 수도 있으며, 이렇듯 비활성 가스를 주입하는 또 다른 이유는 반응기 내의 압력을 조정하기 위한 때문이다.
이어서, 도 4에 도시된 바와 같이, Ti의 소스가스인 TiCl4와 촉매인 피리딘(C6H5N) 또는 암모니아(NH3)를 반응기 내에 도입한다.
이에 따라, TiCl4는 기판에 물리적으로(Physically) 흡착(Absorption)된다. 이러한 물리적 흡착을 구동하는 힘(Driving force)은 반데르월스 힘(von der Walls force)이다. 기판에 흡착된 TiCl3*과 TiCl4가 피리딘에 의해 상호 반응이 촉진되며, 기판에 흡착된 TiCl3*의 Cl과 도입되는 TiCl4의 Ti이 서로 교환된다.
반응기에 도입되는 TiCl4와 피리딘의 양(Flux)은 105 ∼ 109Laminur이다. 여기서, 1Laminur는 10-6[Torr*초]이다. 이 때, 반응기에 도입되는 시간 'T1'은 0.01 초 ∼ 10초이며, 반응기의 압력은 10mTorrr ∼ 10Torr이며, 반응기 내의 온도는 300℃ ∼ 700℃이다.
이 때, 반응기의 압력을 유지하기 위해 비활성 가스인 N2 또는 Ar을 도입할 수 있다.
반응기에 TiCl4 또는 피리딘 도입시 캐리어 가스(Carrier gas)로 N2 또는 Ar을 동시에 사용가능하며, 반응기 내에 가스의 흐름이 연속적이고, 새로운 소스가스의 흐름이 지속적으로 이루어지게 하기 위해 펌프로 계속 또는 일정한 펌핑 파워로 펌핑한다.
이어서, 도 6에 도시된 바와 같이, 소스가스인 TiCl4와 피리딘의 반응기 내의 도입을 중단한다.
이 때, 비활성 가스인 N2 또는 Ar의 반응기 속으로의 유입을 그대로 유지한다. 반응기에 도입되는 시간 'T2'는 0.01초 ∼ 10초 정도이며, 반응기의 압력은 10mTorr ∼ 10Torr로 유지한다.
반응 생성물 혹은 미반응 TiCl4와 촉매인 피리딘의 반응기 내 배출을 촉진하기 위해 펌핑과 퍼지를 반복할 수 있다. 따라서, 도 7에 도시된 표면 종이 형성된다.
도 7에 도시된 표면 종의 표면 에너지를 줄이기 위해 표면 이동(Surface migration)을 하여 시드(Seed)를 만들 수 있으며, 반응기 내의 온도는 반응 온도로 유지한다. 또한, 반응기 내의 압력을 유지하기 위해 비활성 가스인 N2 또는 Ar을 동시에 반응기 내에 도입할 수 있다.
이어서, 전술한 도 4 및 도 6의 공정을 각각 반복하여 진행하는 바, 이러한 두 공정 단계를 하나의 싸이클로 하여 원하는 두께의 Ti막을 얻을 때까지 반복하여 진행한다.
이 때, 한 싸이클 당 두께는 일정한 ALD의 표면 반응 제한(Surface reaction limit) 개념을 사용한다.
이어서, 원하는 두께의 Ti막 증착 후 NH3를 반응기로 도입하여 Ti막 표면 처리를 실시하는 바, Ti막 표면을 질화처리하여 질화막(TiNx(x는 0.01 ∼ 0.5))를 형성한다. NH3 질화처리는 증착된 Ti막 내에 포함된 Cl기를 제거하는데 이용할 수 있다. 이 때, NH3를 원격 플라즈마(Remote plasma)로 활성화하여, 즉 래디컬(Radical) 형태로 반응기에 주입할 수 있다.
원하는 Ti막의 원하는 두께의 형성과 Cl기 제거를 위해 1/2 정도의 두께가 되도록 도 4 및 도 6을 공정을 반복하여 진행한 다음, NH3 플라즈마 처리를 실시하고, 다시 도 4 및 도 6을 공정을 반복 진행하여 1/2 두께의 Ti막을 향성한 다음, 다시 NH3 플라즈마 처리를 실시할 수도 있다.
이어서, 펌핑 공정을 실시하여 반응기 내의 NH3를 제거한 다음, 기판을 반응기로부터 언로드(Unload)한다.
이 때, Ti막 하부의 기판이 실리콘을 함유하는 경우 그 계면에서 실리사이드 반응에 의해 TiSix가 형성되는 바, TiSix의 비저항을 줄이기 위해 RTP 공정을 추가로 실시한다.
한편, 언로드된 기판의 온도를 낮추기 위해 별도의 독립된 반응기에서 기판을 냉각시킬 수 있다.
본 발명은 Co, N1 등의 금속 전극의 콘택으로 형성시에도 적용이 가능하고, DRAM의 비트라인용 텅스텐 및 콘택홀의 금속 플러그용 텅스텐 증착시 접착층 혹은 씨드용 텅스텐 증착에도 응용 가능하다. 또한, 다결정 혹은 에피 성장된 실리콘 증착시에도 응용할 수 있으며, MIM(Metal Insulator Metal) 혹은 MIS(Metal Insulator Semiconductor)의 하부전극인 루테늄(Ru) 전극 증착에도 응용할 수 있다. 특히, WF6를 소스가스로 하는 텅스텐 증착시 씨드용 텅스텐 증착에 사용할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, Ti막 형성시 PECVD 방식의 열공정에 의한 취약한 특성을 극복할 수 있어, 반도체 소자의 수율을 향상시킬 수 있는 효과가 있다.
도 1은 각 PVD 방식들의 콘택 종횡비에 따른 저면에서의 도포율을 비교 도시한 그래프.
도 2는 IMP 방식으로 Ti막을 형성한 후 TiSix 형성 후 후속 열공정에 따른 Rc의 변화를 도시한 그래프.
도 3은 PECVD 방식으로 Ti막을 형성한 후 TiSix 형성 후 후속 열공정에 따른 Rc의 변화를 도시한 그래프.
도 4는 퍼지 또는 희석용 비활성 가스로 공급하지 않는 경우의 소스가스와 촉매의 도입 타이밍도.
도 5는 도 4에서 기판 상의 반응 후의 표면 종들과의 반응 부산물을 도시한 개념도.
도 6은 퍼지 또는 희석용 비활성 가스로 공급하는 경우의 소스가스와 촉매의 도입 타이밍도.
도 7은 도 6에서 기판 상의 반응 후의 표면 종들과의 반응 부산물을 도시한 개념도.

Claims (12)

  1. 원자층 증착 방식의 반응기에 기판을 도입하는 단계;
    상기 기판을 예열하는 단계;
    Ti의 소스가스인 TiCl4와 비공유 전자쌍을 가진 아민계의 촉매를 상기 반응기 내에 동시에 유입하여 상기 기판 상에 Ti막을 형성하는 단계;
    상기 TiCl4와 상기 촉매의 상기 반응기 내의 유입을 중단하고 미반응 물질을 제거하는 단계; 및
    상기 Ti막을 표면처리하는 단계를 포함하며,
    상기 Ti막이 원하는 두께가 될 때까지 상기 Ti막을 형성하는 단계와 미반응 물질을 제거하는 단계를 반복하여 실시하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  2. 제 1 항에 있어서,
    상기 촉매는 피리딘(C6H5N) 또는 암모니아(NH3)를 포함하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  3. 제 2 항에 있어서,
    상기 Ti막을 형성하는 단계에서,
    상기 TiCl4가 상기 기판에 흡착되고, 상기 기판에 흡착된 TiCl3*와 TiCl4 가 상기 촉매에 의해 화학 반응이 촉진되며, 상기 기판에 흡착된 TiCl3*의 Cl이 도입되는 상기 TiCl4의 Ti와 교환되는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  4. 제 1 항에 있어서,
    상기 Ti막 형성을 위해 상기 반응기 내에 도입되는 상기 TiCl4 및 상기 촉매의 양은 105 내지 109Laminur(10-6Torr*초)이며,
    상기 Ti막을 형성하는 단계에서, 상기 반응기의 압력은 10mTorr 내지 10Torr, 온도는 300℃ 내지 700℃로 유지하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  5. 제 4 항에 있어서,
    상기 반응기의 압력을 유지하기 위해 상기 반응기 내에 Ar 또는 N2 가스를 도입하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  6. 제 4 항에 있어서,
    상기 Ti막 형성을 위해 상기 반응기 내에 상기 TiCl4 및 상기 촉매를 0.01초 내지 10초 동안 도입하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  7. 제 5 항에 있어서,
    상기 미반응 물질을 제거하는 단계에서,
    상기 TiCl4와 상기 촉매의 상기 반응기 내의 유입을 중단하고, 상기 반응기 내에 Ar 또는 N2 가스의 도입은 유지하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  8. 제 7 항에 있어서,
    상기 반응기 내에 Ar 또는 N2 가스를 0.01초 내지 10초 동안 도입하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  9. 제 1 항에 있어서,
    상기 Ti막을 표면처리하는 단계에서,
    상기 반응기 내에 NH3 가스를 도입하여 상기 Ti막의 표면을 질화처리하여 TiNx(x는 0.01 내지 0.5)를 형성하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  10. 제 9 항에 있어서,
    상기 NH3를 원격 플라즈마화 하여 래디컬 형태로 상기 반응기 내에 도입하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  11. 제 1 항에 있어서,
    상기 예열하는 단계는, 적어도 300℃의 온도에서 10초 내지 10분 동안 실시하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
  12. 제 11 항에 있어서,
    상기 예열하는 단계는, 상기 반응기의 압력을 유지하며, 상기 기판의 예열 시간을 줄이기 위해 상기 반응기 내에 Ar 또는 N2 가스를 도입하는 것을 특징으로 하는 촉매에 의한 원자층 증착 방식을 이용한 Ti막 형성 방법.
KR10-2003-0095594A 2003-12-23 2003-12-23 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법 KR100513810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095594A KR100513810B1 (ko) 2003-12-23 2003-12-23 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095594A KR100513810B1 (ko) 2003-12-23 2003-12-23 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050064243A KR20050064243A (ko) 2005-06-29
KR100513810B1 true KR100513810B1 (ko) 2005-09-13

Family

ID=37255865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0095594A KR100513810B1 (ko) 2003-12-23 2003-12-23 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법

Country Status (1)

Country Link
KR (1) KR100513810B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794657B1 (ko) * 2006-06-28 2008-01-14 삼성전자주식회사 반도체 장치의 배리어 금속막 형성 방법
JP5518499B2 (ja) 2009-02-17 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
KR20210087808A (ko) * 2020-01-03 2021-07-13 주식회사 이지티엠 표면 보호 물질을 이용한 물질막 형성 방법

Also Published As

Publication number Publication date
KR20050064243A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
KR100539274B1 (ko) 코발트 막 증착 방법
US7655567B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US6274496B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
KR20170017779A (ko) 알루미늄 및 질소 함유 물질의 선택적 퇴적
KR20010097163A (ko) 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US7846835B2 (en) Contact barrier layer deposition process
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
KR100510473B1 (ko) 원자층 증착법을 이용한 반도체소자의 커패시터 상부 전극 형성방법
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
KR100513810B1 (ko) 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
US7411254B2 (en) Semiconductor substrate
US20080207006A1 (en) Process for fabricating an integrated circuit
US7022601B2 (en) Method of manufacturing a semiconductor device
KR20050002525A (ko) 반도체 소자의 확산방지막 제조방법
JP5079224B2 (ja) 貴金属電極の製造方法及び半導体キャパシタの製造方法
JP2003022985A (ja) 半導体装置の製造方法およびその製造装置
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100445411B1 (ko) 반도체소자의금속배선형성방법
KR100487639B1 (ko) 반도체소자의 금속배선 형성방법
KR100622639B1 (ko) 반도체 소자의 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
US20240047198A1 (en) Method of forming treated silicon-carbon material
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100187658B1 (ko) 반도체 소자의 티타늄나이트라이드막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee