[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5518499B2 - 半導体デバイスの製造方法および基板処理装置 - Google Patents

半導体デバイスの製造方法および基板処理装置 Download PDF

Info

Publication number
JP5518499B2
JP5518499B2 JP2010007961A JP2010007961A JP5518499B2 JP 5518499 B2 JP5518499 B2 JP 5518499B2 JP 2010007961 A JP2010007961 A JP 2010007961A JP 2010007961 A JP2010007961 A JP 2010007961A JP 5518499 B2 JP5518499 B2 JP 5518499B2
Authority
JP
Japan
Prior art keywords
catalyst
gas
substrate
processing chamber
gas supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010007961A
Other languages
English (en)
Other versions
JP2010219500A (ja
Inventor
謙和 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010007961A priority Critical patent/JP5518499B2/ja
Priority to TW099104682A priority patent/TWI485774B/zh
Priority to CN2010101178107A priority patent/CN101807524B/zh
Priority to US12/707,008 priority patent/US8557716B2/en
Priority to KR1020100014266A priority patent/KR101063854B1/ko
Publication of JP2010219500A publication Critical patent/JP2010219500A/ja
Priority to KR1020110065761A priority patent/KR20110089117A/ko
Application granted granted Critical
Publication of JP5518499B2 publication Critical patent/JP5518499B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体デバイスの製造方法、基板処理装置、半導体デバイスに関し、特に低温で基板に処理を行なうために有効な技術に関するものである。
基板に所望の膜を形成する場合、形成する膜を構成する複数の元素を含む複数種類の原料を、処理室内に載置された基板へ同時に供給するＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、交互に供給するＡＬＤ（Ａｔｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いることができる（例えば特許文献１を参照）。しかし、この成膜方法では実用的な成長速度を得るためには７００℃程度の高温環境で成膜を行う必要があるが、高温で処理を行うと不純物が再拡散してしまう懸念があり、近年では処理温度の低温化が要求されている。
特開２００６−６６５８７号公報
処理の低温化を達成する手段としては、触媒を用いることが考えられる。触媒は、基板上で原料ガスの活性化エネルギーを下げるように作用するため、処理温度をより低下させることが可能となる。触媒を用いて膜を形成する例としては、米国特許第６，０９０，４４２号公報、特開２００４−４０１１０号公報、特開２００８−１４１１９１号公報が挙げられる。しかし、これらの特許文献では触媒としてピリジン（Ｃ５Ｈ５Ｎ）を選択する例について記載されているが、ピリジンは大気汚染等の環境汚染を発生させるため使用するにあたって法規制されている。
従って、本発明の主な目的は、上記問題を解決し、低温で基板上に薄膜を形成する半導体デバイスの製造方法、その膜を備えた半導体デバイス及び基板処理装置を提供することである。
上記課題を解決するため本発明の一態様によれば、原料ガスに基板を曝す原料ガス暴露工程と、電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガスに基板を曝す改質ガス暴露工程と、触媒に基板を曝す触媒暴露工程と、を行なうことにより、基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、触媒暴露工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、処理室内に載置された基板を原料ガスに曝す原料ガス暴露工程と、処理室内に載置された基板を酸化ガスもしくは窒化ガスのいずれかであって電気陰性度の異なる原子を有する改質ガスに曝す改質ガス暴露工程と、処理室内に載置された基板を触媒に曝す触媒暴露工程と、を有し、基板を加熱しつつ各工程を行うことにより基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、触媒暴露工程における処理室内の圧力を、その触媒に曝された基板の表面温度において原料ガスと触媒の反応により生成される副生成物が基板の表面から昇華するための蒸気圧より低く設定されるとともに、昇華した副生成物を処理室外に排出する副生成物排出工程を有する半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、基板を収容する処理室と、処理室内に原料ガスを供給する第１のガス供給系と、処理室内に電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスの少なくとも一方を供給する第２のガス供給系と、処理室内に酸解離定数ｐＫａが約５〜７であるような触媒（ただし、ピリジンを除く）を供給する第３のガス供給系と、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御する制御部と、を有し、制御部は、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御して、基板の表面を原料ガス及び触媒を含む混合物に曝し、その後、その表面を酸化ガスもしくは窒化ガスの少なくとも一方及び触媒を含む混合物に曝すことで、基板の表面に酸化膜もしくは窒化膜を形成する基板処理装置が提供される。
本発明の他の態様によれば、原料ガスに基板を曝す原料ガス暴露工程と、電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガスに基板を曝す改質ガス暴露工程と、酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）に基板を曝す触媒暴露工程と、を行うことにより基板の表面に形成された酸化膜もしくは窒化膜を有する半導体デバイスが提供される。
本発明の一態様によれば、処理室内に載置された基板を原料ガス及び触媒に曝す第１の工程と、残留する原料ガス及び触媒を除去する第２の工程と、基板を電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガス及び触媒に曝す第３の工程と、残留する改質ガス及び触媒を除去する第４の工程と、を順に行なうことにより基板の表面に酸化膜もしくは窒化膜を形成し、第２の工程及び第４の工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法が提供される。
本発明によれば、処理室内に載置された基板に、原料ガスと、酸化ガスもしくは窒化ガスのいずれかと、触媒を曝し、各基板の表面に酸化膜もしくは窒化膜を形成する際に、用いる触媒を酸解離定数ｐＫａ（５〜７前後）に応じて選定することにより、低温で基板上に薄膜を形成することができる。
本発明の一実施形態にて好適に用いられる基板処理装置の概略的な構成を示す斜透視図である。 本発明の一実施形態にて好適に用いられる処理炉の一例とそれに付随する部材の概略構成図であって、特に処理炉部分を縦断面で示す図である。 本発明の一実施形態にて好適に用いられる図２に示す処理炉のＡ−Ａ線断面図である。 触媒としてＮＨ３を用いた場合のシリコン酸化膜の成膜温度に対する成膜速度を示す図である。 第１の実施形態におけるシリコン酸化膜の成膜シーケンスを示す図である。 第１の実施形態におけるシリコン酸化膜の成膜モデルを示す図である。 第１の実施形態における成膜シーケンスの圧力変化を示す図である。 ＮＨ３及びＮＨ３に近いｐＫａを有する触媒の構造図である。 ＮＨ４Ｃｌの蒸気圧曲線を示す図である。 第２の実施形態におけるシリコン酸化膜の成膜シーケンスを示す図である。 ＳｉＣｌ４及びピリジンの供給時間と膜厚の関係を示す図である。 一定量のＳｉＣｌ４を供給しつつ、ピリジンの供給量を変動させた際に得られた膜厚を示す図である。 Ｈ２Ｏ及びピリジンの供給時間と膜厚の関係を示す図である。 一定量のＨ２Ｏを供給しつつ、ピリジンの供給量を変動させた際に得られた膜厚を示す図である。 第２の実施形態におけるシリコン酸化膜の成膜モデルを示す図である。 ウエハ上におけるパーティクル数を比較した図である。 ピリジン塩の蒸気圧曲線を示す図である。 成膜速度を比較した図である。 ５〜７のｐＫａを有する触媒の構造図である。 大きなｐＫａを有する触媒の構造図である。 小さなｐＫａを有する触媒の構造図である。 第４の実施形態におけるシリコン酸化膜の成膜モデルを示す図である。 触媒としてピリジンを用いた場合の処理温度によってパーティクル数を比較した図である。
使用可能な触媒の種類としては様々なものがあるが、発明者等は、酸の強さを定量的に表すための指標である酸解離定数（ｐＫａ）に応じて用いる触媒を選定することを考えた。酸から水素イオンが放出される解離反応を考え、その平衡定数Kaまたはその負の常用対数ｐＫａによって表されるが、本発明においては、負の常用対数ｐＫａに統一して記す。尚、ｐＫａが小さいほど強い酸であることを示す。
例えば、触媒の一例としてＮＨ３（アンモニア）が挙げられる。ＮＨ３を用いる理由は、ＮＨ３分子中のＮ（窒素）原子の孤立電子対がＨ（水素）原子を引き付ける作用を持つからである。このＨを引き付ける力が酸解離定数（ｐＫａ）であって、ＮＨ３の場合は約１１である。ｐＫａが大きいほどＨを引き付ける力が強い。
本発明は、発明者等が得たかかる知見に基づいてなされたものである。以下に、本発明の一実施形態である第１の実施形態について図面を参照しながら説明する。
［装置全体構成］
本発明を実施するための形態において、基板処理装置は、一例として、半導体装置（ＩＣ）の製造方法における処理工程を実施する半導体製造装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やＣＶＤ処理などを行なう縦型の装置を適用した場合について述べる。図１は、本発明の一実施形態にて好適に用いられる基板処理装置の概略的な構成を示す斜透視図である。尚、本発明は、本実施形態にかかる基板処理装置に限らず、枚葉式、Ｈｏｔ Ｗａｌｌ型、Ｃｏｌｄ Ｗａｌｌ型の処理炉を有する基板処理装置にも適用できる。
図１に示す通り、基板処理装置１０１では、基板の一例となるウエハ２００を収納したカセット１１０が使用されており、ウエハ２００はシリコン等の材料から構成されている。基板処理装置１０１は筐体１１１を備えており、筐体１１１の内部にはカセットステージ１１４が設置されている。カセット１１０はカセットステージ１１４上に工程内搬送装置（図示略）によって搬入されたり、カセットステージ１１４上から搬出されたりされる。
カセットステージ１１４は、工程内搬送装置によって、カセット１１０内のウエハ２００が垂直姿勢を保持しかつカセット１１０のウエハ出し入れ口が上方向を向くように載置される。カセットステージ１１４は、カセット１１０を筐体１１１の後方に右回り縦方向９０°回転し、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１の後方を向くように動作可能となるよう構成されている。
筐体１１１内の前後方向の略中央部にはカセット棚１０５が設置されており、カセット棚１０５は複数段複数列にて複数個のカセット１１０を保管するように構成されている。カセット棚１０５にはウエハ移載機構１２５の搬送対象となるカセット１１０が収納される移載棚１２３が設けられている。
カセットステージ１１４の上方には予備カセット棚１０７が設けられ、予備的にカセット１１０を保管するように構成されている。
カセットステージ１１４とカセット棚１０５との間には、カセット搬送装置１１８が設置されている。カセット搬送装置１１８は、カセット１１０を保持したまま昇降可能なカセットエレベータ１１８ａと、搬送機構としてのカセット搬送機構１１８ｂとで構成されている。カセット搬送装置１１８はカセットエレベータ１１８ａとカセット搬送機構１１８ｂとの連続動作により、カセットステージ１１４とカセット棚１０５と予備カセット棚１０７との間で、カセット１１０を搬送するように構成されている。
カセット棚１０５の後方には、ウエハ移載機構１２５が設置されている。ウエハ移載機構１２５は、ウエハ２００を水平方向に回転ないし直動可能なウエハ移載装置１２５ａと、ウエハ移載装置１２５ａを昇降させるためのウエハ移載装置エレベータ１２５ｂとで構成されている。ウエハ移載装置１２５ａにはウエハ２００をピックアップするためのツイーザ１２５ｃが設けられている。ウエハ移載装置１２５はウエハ移載装置１２５ａとウエハ移載装置エレベータ１２５ｂとの連続動作により、ツイーザ１２５ｃをウエハ２００の載置部として、ウエハ２００をボート２１７に対して装填（チャージング）したり、ボート２１７から脱装（ディスチャージング）したりするように構成されている。
筐体１１１の後部上方には、ウエハ２００を熱処理する処理炉２０２が設けられており、処理炉２０２の下端部が炉口シャッタ１４７により開閉されるように構成されている。
処理炉２０２の下方には処理炉２０２に対しボート２１７を昇降させるボートエレベータ１１５が設けられている。ボートエレベータ１１５の昇降台にはアーム１２８が連結されており、アーム１２８にはシールキャップ２１９が水平に据え付けられている。シールキャップ２１９はボート２１７を垂直に支持するとともに、処理炉２０２の下端部を閉塞可能なように構成されている。
ボート２１７は複数の保持部材を備えており、複数枚（例えば５０〜１５０枚程度）のウエハ２００をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
カセット棚１０５の上方には、清浄化した雰囲気であるクリーンエアを供給するクリーン系１３４ａが設置されている。クリーン系１３４ａは供給ファン及び防塵フィルタで構成されており、クリーンエアを筐体１１１の内部に流通させるように構成されている。
筐体１１１の左側端部には、クリーンエアを供給するクリーン系１３４ｂが設置されている。クリーン系１３４ｂも供給ファン及び防塵フィルタで構成されており、クリーンエアをウエハ移載装置１２５ａやボート２１７等の近傍を流通させるように構成されている。当該クリーンエアは、ウエハ移載装置１２５ａやボート２１７等の近傍を流通した後に、筐体１１１の外部に排気されるようになっている。
続いて、基板処理装置１０１の主な動作について説明する。
工程内搬送装置（図示略）によってカセット１１０がカセットステージ１１４上に搬入されると、カセット１１０は、ウエハ２００がカセットステージ１１４の上で垂直姿勢を保持し、カセット１１０のウエハ出し入れ口が上方向を向くように載置される。その後、カセット１１０は、カセットステージ１１４によって、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１の後方を向くように、筐体１１１の後方に右周り縦方向９０°回転させられる。
その後、カセット１１０は、カセット棚１０５ないし予備カセット棚１０７の指定された棚位置へカセット搬送装置１１８によって自動的に搬送され受け渡され、一時的に保管された後、カセット棚１０５ないし予備カセット棚１０７からカセット搬送装置１１８によって移載棚１２３に移載されるか、もしくは直接移載棚１２３に搬送される。
カセット１１０が移載棚１２３に移載されると、ウエハ２００はカセット１１０からウエハ移載装置１２５ａのツイーザ１２５ｃによってウエハ出し入れ口を通じてピックアップされ、ボート２１７に装填（チャージング）される。ボート２１７にウエハ２００を受け渡したウエハ移載装置１２５ａはカセット１１０に戻り、後続のウエハ１１０をボート２１７に装填する。
予め指定された枚数のウエハ２００がボート２１７に装填されると、処理炉２０２の下端部を閉じていた炉口シャッタ１４７が開き、処理炉２０２の下端部が開放される。その後、ウエハ２００群を保持したボート２１７がボートエレベータ１１５の上昇動作により処理炉２０２内に搬入（ローディング）され、処理炉２０２の下部がシールキャップ２１９により閉塞される。
ローディング後は、処理炉２０２にてウエハ２００に対し任意の処理が実施される。その処理後は、上述の逆の手順で、ウエハ２００およびカセット１１０が筐体１１１の外部に搬出される。
［処理炉構成］
次に、処理炉の構成について説明する。図２は、本実施形態で好適に用いられる処理炉の一例とそれに付随する部材の概略構成図であって、特に処理炉部分を縦断面で示す図であり、図３は、図２に示す処理炉のＡ−Ａ線断面図である。
図２及び図３に示す通り、処理炉２０２にはウエハ２００を加熱するためのヒータ２０７が設けられている。ヒータ２０７は上方が閉塞された円筒形状の断熱部材と複数本のヒータ素線とを備えており、断熱部材に対しヒータ素線が設けられた系構成を有している。ヒータ２０７の内側には、ウエハ２００を処理するための石英製の反応管２０３が設けられている。
反応管２０３の下端には、気密部材であるＯリング２２０を介してステンレス等で構成されたマニホールド２０９が設けられている。マニホールド２０９の下端開口は、Ｏリング２２０を介して蓋体としてのシールキャップ２１９により気密に閉塞されている。シールキャップ２１９は例えばステンレス等の金属からなり、円盤状に形成されている。処理炉２０２では、少なくとも、反応管２０３、マニホールド２０９及びシールキャップ２１９により処理室２０１が形成されている。
シールキャップ２１９にはボート２１７を支持するボート支持台218が設けられている。ボート支持台２１８は、例えば石英や炭化珪素等の耐熱性材料で構成され、ボートを支持する支持体として機能すると共に断熱部となっている。図
１に示すとおり、ボート２１７はボート支持台２１８に固定された底板２１０とその上方に配置された天板２１１とを有しており、底板２１０と天板２１１との間に複数本の支柱２１２が架設された構成を有している。ボート２１７には複数枚のウエハ２００が保持されている。複数枚のウエハ２００は、互いに一定の間隔をあけながら水平姿勢を保持した状態でボート２１７の支柱２１２に支持されている。
以上の処理炉２０２では、バッチ処理される複数枚のウエハ２００がボート２１７に対し多段に積層された状態において、ボート２１７がボート支持体２１８で支持されながら処理室２０１に挿入され、ヒータ２０７が処理室２０１に挿入されたウエハ２００を所定の温度に加熱するようになっている。
図２及び図３に示す通り、処理室２０１には、原料ガスを供給するための２本の原料ガス供給管３１０，３２０と、触媒を供給するための触媒供給管３３０とが接続されている。
原料ガス供給管３１０にはマスフローコントローラ３１２及びバルブ３１４が設けられている。原料ガス供給管３１０の先端部にはノズル４１０が連結されている。ノズル４１０は、処理室２０１を構成している反応管２０３を貫通するように設けられており、反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿った上下方向に延在している。ノズル４１０の側面には原料ガスを供給する多数のガス供給孔４１０ａが設けられている。ガス供給孔４１０ａは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。また、原料ガス供給管３１０にはキャリアガスを供給するためのキャリアガス供給管５１０が接続されている。キャリアガス供給管５１０にはマスフローコントローラ５１２及びバルブ５１４が設けられている。主に、原料ガス供給管３１０、マスフローコントローラ３１２、バルブ３１４、ノズル４１０により第１の原料ガス供給系が構成される。また、主に、キャリアガス供給管５１０、マスフローコントローラ５１２、バルブ５１４により第１のキャリアガス供給系が構成される。
原料ガス供給管３２０にはマスフローコントローラ３２２及びバルブ３２４が設けられている。原料ガス供給管３２０の先端部にはノズル４２０が連結されている。ノズル４２０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３を貫通するように設けられており、反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４２０の側面には、原料ガスを供給する多数のガス供給孔４２０ａが設けられている。ガス供給孔４２０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。また、原料ガス供給管３２０にはキャリアガスを供給するためのキャリアガス供給管５２０が連結されている。キャリアガス供給管５２０にはマスフローコントローラ５２２及びバルブ５２４が設けられている。主に、原料ガス供給管３２０、マスフローコントローラ３２２、バルブ３２４、ノズル４２０により第２の原料ガス供給系が構成される。また、主に、キャリアガス供給管５２０、マスフローコントローラ５２２、バルブ５２４により第２のキャリアガス供給系が構成される。
触媒供給管３３０にはマスフローコントローラ３３２及びバルブ３３４が設けられている。触媒供給管３３０の先端部にはノズル４３０が連結されている。ノズル４３０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３を貫通するように設けられており、反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４３０の側面には、触媒を供給する多数の触媒供給孔４３０ａが設けられている。触媒供給孔４３０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。触媒供給管３３０にはキャリアガスを供給するためのキャリアガス供給管５３０が連結されている。キャリアガス供給管５３０にはマスフローコントローラ５３２及びバルブ５３４が設けられている。主に、触媒供給管３３０、マスフローコントローラ３３２、バルブ３３４、ノズル４３０により触媒供給系が構成される。また、主に、キャリアガス供給管５３０、マスフローコントローラ５３２、バルブ５３４により第３のキャリアガス供給系が構成される。
上記構成に係る一例として、原料ガス供給管３１０には金属物質である原料ガスの一例としてＳｉ原料（ＴＣＳ：トリクロロシラン（ＳｉＨＣｌ４）、ＨＣＤ：ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）等）が導入される。原料ガス供給管３２０には一例として、酸化ガスであるＨ２ＯやＨ２Ｏ２等が導入される。触媒供給管３３０には触媒の一例としてＮＨ３等が導入される。
処理室２０１には処理室２０１内を排気するための排気管２３１が接続されている。排気管２３１には処理室２０１内の圧力を検出する圧力検出器（圧力検出部)としての圧力センサ２４５及び圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３ｅを介して真空排気装置としての真空ポンプ２４６が接続されており、処理室２０１内の圧力が所定の圧力（真空度）となるよう真空排気し得るように構成されている。ＡＰＣバルブ２４３ｅは開閉動作により処理室２０１の真空排気の起動とその停止とをすることができるのに加えて、その弁開度が調節可能であって処理室２０１の内部の圧力調整をも可能とする開閉弁である。主に、排気管２３１、ＡＰＣバルブ２４３ｅ、真空ポンプ２４６、圧力センサ２４５により排気系が構成される。
反応管２０３内の中央部にはボート２１７が設けられている。ボート２１７は、ボートエレベータ１１５により反応管２０３に対し昇降（出入り）することができるようになっている。ボート２１７を支持するボート支持台２１８の下端部には、処理の均一性を向上するためにボート２１７を回転させるボート回転機構２６７が設けられている。回転機構２６７の回転軸２５５はシールキャップを貫通して、ボート２１７に接続されており、ボート回転機構２６７を駆動させることにより、ボート支持台２１８に支持されたボート２１７を回転させることができ、さらにはウエハ２００を回転させるように構成されている。
反応管２０３内には温度検出器としての温度センサ２６３が設置されており、温度センサ２６３により検出された温度情報に基づきヒータ２０７への通電具合を調整することで、処理室２０１内の温度が所望の温度分布となるように構成されている。温度センサ２６３は、ノズル４１０、４２０、４３０、と同様にＬ字型に構成されており、反応管２０３の内壁に沿って設けられている。
以上のマスフローコントローラ３１２，３２２，３３２，５１２，５２２，５３２、バルブ３１４，３２４，３３４，５１４，５２４，５３４、ＡＰＣバルブ２４３ｅ、ヒータ２０７、温度センサ２６３、圧力センサ２４５、真空ポンプ２４６、ボート回転機構２６７、ボートエレベータ１１５等の各部材はコントローラ２８０に接続されている。コントローラ２８０は、基板処理装置１０１の全体の動作を制御する制御部の一例であって、マスフローコントローラ３１２，３２２，３３２，５１２，５２２，５３２の流量調整、バルブ３１４，３２４，３３４，５１４，５２４，５３４の開閉動作、ＡＰＣバルブ２４３ｅの開閉及び圧力調整動作、ヒータ２０７の温度調整、温度センサ２６３及び圧力センサ２４５の制御、真空ポンプ２４６の起動・停止、ボート回転機構２６７の回転速度調節、ボートエレベータ１１５の昇降動作等をそれぞれ制御するようになっている。
［半導体デバイスの製造方法］
次に、上述の基板処理装置の処理炉２０２を用いて、半導体装置（デバイス）の製造工程の一工程として、大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ；ＬＳＩ）を製造する際などに、基板上に絶縁膜を成膜する方法の例について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２８０により制御される。
本実施形態では、ＡＬＤ法を用いて基板上に成膜を行う例について説明する。ＡＬＤ法とは、ＣＶＤ(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)法の一つであり、ある成膜条件（温度、時間等）の下で、成膜に用いる少なくとも２種類の原料となる原料ガスを１種類ずつ交互に基板上に供給し、１原子単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、原料ガスを供給するサイクル数で行う（例えば、成膜速度が１Å／サイクルとすると、２０Åの膜を形成する場合、２０サイクル行う）。
（１）第１の実施形態
本実施形態では、シリコン含有ガスとしてのＳｉＣｌ４（トリクロロシラン）、酸化ガスとしてのＨ２Ｏ（水）、触媒としてのＮＨ３（アンモニア）を用い、基板上に絶縁膜としてシリコン酸化膜を形成する例について説明する。触媒としてＮＨ３を用いる理由は、ＮＨ３分子のＮ原子の孤立電子対がＨを引き付ける作用を持つからである。このＨを引き付ける力が酸解離定数（ｐＫａとも呼ぶ）であって、ＮＨ３の場合は約１１である。ｐＫａが大きいほどＨを引き付ける力が強く、ＮＨ３はその性質に合致している。図４に、触媒としてＮＨ３を用いた場合のシリコン酸化膜の成膜温度に対する成膜速度を示す。ここで成膜温度とは処理室２０１内の温度をいう。図４から、ほぼ２００℃以下にて成膜が可能となり、低温ほど成膜速度が速くなる特徴を持つことが分かる。
図５に触媒としてＮＨ３を用いた場合のシリコン酸化膜の成膜シーケンスを示し、図６に触媒としてＮＨ３を用いた場合の成膜モデルの例を示す。また、図７に成膜中の処理室２０１内の圧力変化を示す。以下に、図５及び図６を用いて本実施形態に係る成膜方法を具体的に説明する。
成膜プロセスでは、コントローラ２８０が、基板処理装置１０１を下記の通りに制御する。すなわち、ヒータ２０７を制御して処理室２０１内を例えば室温〜２００℃の範囲の温度であって、好適には室温〜１５０℃、より好ましくは１００℃に保持する。その後、複数枚のウエハ２００をボート２１７に装填し、ボート２１７を処理室２０１に搬入する。その後、ボート２１７をボート駆動機構２６７により回転させ、ウエハ２００を回転させる。その後、真空ポンプ２４６を作動させるとともにＡＰＣバルブ２４３ｅを開いて処理室２０１内を真空引きし、ウエハ２００の温度が１００℃に達して温度等が安定したら、処理室２０１内の温度を１００℃に保持した状態で後述する４つのステップを順次実行する。
（ステップ１１）
原料ガス供給管３１０にＳｉＣｌ４を、原料ガス供給管３２０にＨ２Ｏを、触媒供給管３３０にＮＨ３触媒を、キャリアガス供給管５１０，５２０，５３０にＮ２を導入（流入）させた状態で、バルブ３１４，３３４，５１４，５２４，５３４を適宜開く。但し、バルブ３２４は閉じたままである。
その結果、図５のように、ＳｉＣｌ４が、Ｎ２と混合されながら原料ガス供給管３１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。また、ＮＨ３触媒も、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。処理室２０１に供給されたＳｉＣｌ４，ＮＨ３触媒はウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ１１では、バルブ３１４，３３４を制御して、ＳｉＣｌ４，ＮＨ３触媒を供給する時間を例えば１秒〜１００秒の間とし、より好ましくは５秒〜３０秒とする。さらに、ＳｉＣｌ４とＮＨ３触媒の供給量（体積流量）の比が一定の割合となるようにバルブ３１４、３３４を制御し、例えば、ＳｉＣｌ４（ｓｃｃｍ）／ＮＨ３（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間とし、より好ましくは０．０５〜１０とする。同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ、図７）とする。
以上のステップ１１では、ＳｉＣｌ４，ＮＨ３触媒を処理室２０１内に供給することで、図６Ａに示すように、Ｓｉ基板に吸着しているＯＨ結合にＮＨ３触媒が作用し、Ｈを引き抜く。すなわちＯＨ結合力が弱くなり、ＳｉＣｌ４のＣｌとＨが反応することでＨＣｌガスが脱離し、ハロゲン化物がＳｉ基板上に吸着する。
（ステップ１２）
バルブ３１４，３３４を閉じてＳｉＣｌ４，ＮＨ３触媒の供給を停止させるとともに、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＳｉＣｌ４、ＮＨ３触媒が処理室２０１内から除去される。
（ステップ１３）
バルブ５１４，５２４，５３４を開いたままで、バルブ３２４，３３４を適宜開く。バルブ３１４は閉じたままである。その結果、図５のように、Ｈ２Ｏが、Ｎ２と混合されながら原料ガス供給管３２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。また、ＮＨ３触媒も、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。処理室２０１に供給されたＨ２Ｏ，ＮＨ３触媒はウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ１３では、バルブ３２４，３３４を制御して、Ｈ２Ｏ，ＮＨ３触媒を供給する時間を例えば１秒〜１００秒の間とし、より好ましくは５秒〜３０秒とする。さらに、Ｈ２ＯとＮＨ３触媒の供給量（体積流量）の比が一定の割合となるようバルブ３１４、３３４を制御し、例えば、Ｈ２Ｏ（ｓｃｃｍ）／ＮＨ３（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間とし、より好ましくは０．０５〜１０とする。同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ、図７）とする。以上のステップ１３では、Ｈ２Ｏ，ＮＨ３触媒を処理室２０１内に供給することで、図６ＢのようにＮＨ３触媒はＨ２Ｏ中のＯＨ結合に作用する。同様にＯＨ結合力が弱くなることで、基板に吸着しているＣｌと反応し、ＨＣｌが脱離してＯが吸着する。尚、Ｈ２Ｏ及びＮＨ３触媒の質量パーセント濃度は同程度であるとより好ましい。
（ステップ１４）
バルブ３２４，３３４を閉じてＨ２Ｏ，ＮＨ３触媒の供給を停止させるとともに、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＨ２Ｏ，ＮＨ３触媒が処理室２０１内から排除される。
以降、ステップ１１〜１４を１サイクルとしてこのサイクルを複数回繰り返し、ウエハ２００上に所定膜厚のシリコン酸化膜を形成する。この場合、各サイクル中で、上記の通りに、ステップ１１におけるシリコン含有ガスと触媒により構成される雰囲気と、ステップ１３における酸化ガスと触媒により構成される雰囲気の夫々の雰囲気が処理室２０１内で混合しないように成膜することに留意する。これにより、ウエハ２００上に、シリコン酸化膜が形成される。
その後、処理室２０１内を真空引きして処理室２０１内に残留するＳｉＣｌ４，Ｈ２Ｏ，ＮＨ３触媒を排気し、ＡＰＣバルブ２４３ｅを制御して処理室２０１内を大気圧とし、ボート２１７を処理室２０１から搬出する。これにより１回の成膜処理（バッチ処理）が終了する。
上記の説明では、金属物質であるシリコン含有ガスとしてＳｉＣｌ４を用いる例を挙げたが、その他の原料ガスを用いることも可能であり、例えば、Ｃｌ系原料ガスであれば、ＨＣＤ（ヘキサクロロジシラン、Ｓｉ２Ｃｌ６）、ＴＣＳ（トリクロロシラン、ＳｉＨＣｌ３）、ＴＤＭＡＳ（トリスジメチルアミノシラン、ＳｉＨ（Ｎ(ＣＨ３) ２）３）、ＤＣＳ（ジクロロシラン、ＳｉＨ２Ｃｌ２）、オクタクロロトリシラン（Ｓｉ３Ｃｌ８）、シクロシラザン（（ＣＨ３）ＳｉＣｌ３）等であってもよく、Ｆ系原料ガスであれば、ＳｉＦ４、Ｓｉ２Ｆ６等であってもよく、その他にＳｉＩ４、ＳｉＢｒ４等でも良い。このように、シリコン含有ガスとしては、シリコン系フッ化物、臭化物、ヨウ化物であっても良い。しかし、ＳｉＣｌ３（ＣＨ３）のように、塩素とアルキル基が混ざった化合物は、アルキル基が立体障害を引き起こし成膜速度が遅くなるため好ましくない。化合物の特徴としては塩化物、フッ化物、臭化物、ヨウ化物であり、部分的にＨが結合しているシリコン化合物であれば好適である。たとえばＳｉＨ２Ｃｌ２がその例である。金属元素は２重結合、たとえばＳｉ２Ｃｌ２のような形態でもよい。
また、酸化ガスとしてＨ２Ｏを用いる例を挙げたが、その他の酸化ガスを用いることも可能である。その際、酸化ガスとして必要とされる特性は、分子中に電気陰性度の異なる原子を含んでおり、電気的に偏りを持つことである。その理由は、触媒は電気的に偏りを有する分子に作用し、原料ガスの活性化エネルギーを下げ反応を促進するからである。従って、酸化ガスとしては、ＯＨ結合を有するＨ２ＯやＨ２Ｏ２、Ｈ２＋Ｏ２混合プラズマ、Ｈ２＋Ｏ３等を用いることも可能である。一方、Ｏ２やＯ３等の電気的に偏りのない分子は不適切である。
触媒としては、ＮＨ３を用いる例を挙げたが、その他の原料ガスを用いることも可能であり、例えば、Ｎ（ＣＨ３）３（トリメチルアミン、ｐＫａ＝９．８）やＨ２Ｎ（ＣＨ３）（メチルアミン、ｐＫａ＝１０．６）、Ｎ（Ｃ２Ｈ５））３（トリエチルアミン、ｐＫａ＝１０．７）等であってもよい。図８にこれらの構造図を示す。それぞれ酸解離定数がｐＫａ＝９．８〜１０．７であって、ＮＨ３のｐＫａ＝９．２に近い値である。
しかし、上記のようにＮＨ３触媒の利点を用いることで低温成膜が可能となるが、図６Ａに示すように、ステップ１１において、ＳｉＣｌ４と触媒を同時に供給することにより、ＮＨ３触媒そのものがＳｉＣｌ４とのＣｌと反応してしまい、反応副生成物としてＮＨ４Ｃｌが発生してしまう。この反応副生成物はパーティクルとなるため半導体デバイス製造においては好ましくない。
ＮＨ３触媒の代替としてトリメチルアミン（Ｎ（ＣＨ３）３、ｐＫａ＝９．８）やメチルアミン（Ｈ２Ｎ（ＣＨ３）、ｐＫａ＝１０．６）、トリエチルアミン（Ｎ（Ｃ２Ｈ５））３、ｐＫａ＝１０．７）等を用いても、パーティクル抑制には大きな効果を得ることができない。これはＮＨ４Ｃｌの蒸気圧が低いことに起因している。
ＮＨ４Ｃｌの蒸気圧を図９に示す。一般的に、蒸気圧より低い圧力環境下では、ＮＨ４Ｃｌは気体（蒸気）として存在し、パーティクルとしては存在しない。また、蒸気圧より高い圧力環境下ではＮＨ４Ｃｌは固体として存在し、パーティクルとなる。ここでは、固体はパーティクルの存在と考えてよい。
一方、図７に示す通り、ステップ１１及びステップ１３における処理室２０１内の圧力は、高くて１０Ｔｏｒｒ程度であり、処理温度は室温〜２００℃の間であって、好適には１００℃である。１００℃でのＮＨ４Ｃｌの蒸気圧は図９より５Ｐａ（０．０４Ｔｏｒｒ）であり、成膜時の圧力である１０Ｔｏｒｒは蒸気圧より高いため、ＮＨ４Ｃｌは固体として吸着してしまう。即ち、固体物質がパーティクル発生として問題となる。
このような事例から、ＮＨ３触媒を用いることにより低温成膜は可能となるが、パーティクル問題を解決する必要がある。
次に、第１の実施形態における問題点を解決して、パーティクルの発生が少ない触媒を用いて低温酸化膜を形成する手段について説明する。
（２）第２の実施形態
パーティクル発生を回避する手段として、Ｃｌ（塩基）と触媒の直接反応を避ける必要性がある。一般的に酸解離定数が大きい物質はＣｌなど１７族の元素を有する物質と強く反応する傾向がある。従ってパーティクル抑制のためには、酸解離定数の小さいものを選択する必要がある。一例としてピリジン（Ｃ５Ｈ５Ｎ、ｐＫａ＝５．７）を選択する。また、シリコン含有ガスとしてのＳｉＣｌ４（トリクロロシラン）、酸化ガスとしてのＨ２Ｏ（水）を用いる例について説明する。
また、処理室２０１内の圧力を成膜後に生成される副生成物の蒸気圧より低い圧力に設定することによりパーティクルの発生を低減させることが出来る。しかし、処理室２０１内の圧力が低すぎると成膜速度が遅くなり、スループットが低下する恐れもある。そこで、成膜後に生成される副生成物の蒸気圧がスループットに影響を与えない程度に高い触媒を選択して使用すると好ましい。
図１０に本実施形態における成膜シーケンスを示し、図１５に触媒としてピリジン触媒を用いた場合の成膜モデルを示す。
成膜プロセスでは、コントローラ２８０が、基板処理装置１０１を下記の通りに制御する。すなわち、ヒータ２０７を制御して処理室２０１内を例えば室温〜２００℃の範囲の温度であって、好適には室温〜１５０℃、より好ましくは１００℃に保持する。その後、複数枚のウエハ２００をボート２１７に装填し、ボート２１７を処理室２０１に搬入する。その後、ボート２１７をボート駆動機構２６７により回転させ、ウエハ２００を回転させる。その後、真空ポンプ２４６を作動させるとともにＡＰＣバルブ２４３ｅを開いて処理室２０１内を真空引きし、ウエハ２００の温度が１００℃に達して温度等が安定したら、処理室２０１内の温度を１００℃に保持した状態で後述する４つのステップを順次実行する。
（ステップ２１）
原料ガス供給管３１０にＳｉＣｌ４を、原料ガス供給管３２０にＨ２Ｏを、触媒供給管３３０にピリジンを、キャリアガス供給管５１０，５２０，５３０にＮ２を導入（流入）させた状態で、バルブ３１４，３３４，５１４，５２４，５３４を適宜開く。但し、バルブ３２４は閉じたままである。
その結果、図１０のように、ＳｉＣｌ４が、Ｎ２と混合されながら原料ガス供給管３１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。また、ピリジンも、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。処理室２０１に供給されたＳｉＣｌ４，ピリジンはウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ２１では、バルブ３１４，３３４を制御して、ＳｉＣｌ４，ピリジンを供給する時間を例えば１秒〜１００秒の間とし、より好ましくは５秒〜３０秒とする。ここで、図１１に、ＳｉＣｌ４及びピリジンの供給時間と膜厚の関係を示す。ＳｉＣｌ４の供給時間を長くすると、膜厚上昇傾向が見られるが、供給時間が１５秒以上になると膜厚は変動しなくなる。これは、表面吸着反応が飽和状態になることに起因する。したがって、この場合は１５秒以上供給しても余計な原料ガスを消費してしまうことになりコスト面で効率的ではない。尚、表面吸着反応が飽和状態になる供給時間は、処理室２０１の大きさやウエハ２００の処理枚数に依存しており、必ずしも１５秒が最適ではなく、適宜微調整が必要であり、５秒〜３０秒が適切である。
さらに、ＳｉＣｌ４とピリジン触媒の供給量（体積流量）の比が一定の割合となるようにバルブ３１４、３３４を制御し、例えば、ＳｉＣｌ４（ｓｃｃｍ）／ピリジン（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間とし、より好ましくは０．０５〜１０とする。図１２に、ＳｉＣｌ４の供給量を５００ｓｃｃｍで一定となるよう設定し、ピリジンの供給量を変動させた際に得られた膜厚を示す。よりピリジンが多いと膜厚は上昇傾向を示すが、ピリジンの供給量が７５０ｓｃｃｍ以上に増量しても膜厚の増加は望めない。本実験ではＳｉＣｌ４とピリジンの比率が５００／７５０＝０．６６である場合が最適であるが、処理室２０１の大きさやウエハ２００の処理枚数に応じて適宜微調整が必要であり、０．０５〜１０が適切である。同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ）とする。ここで、処理室２０１内の圧力は、成膜後に得られる副生成物の蒸気圧より低くなるように設定する。
以上のステップ２１では、ＳｉＣｌ４，ピリジンを処理室２０１内に供給することで、図１５に示すように、Ｓｉ基板に吸着しているＯＨ結合にピリジンが作用し、Ｈを引き抜く。すなわちＯＨ結合力が弱くなり、ＳｉＣｌ４のＣｌとＨが反応することでＨＣｌガスが脱離し、ハロゲン化物が吸着する。
（ステップ２２）
バルブ３１４，３３４を閉じてＳｉＣｌ４，ピリジンの供給を停止させるとともに、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＳｉＣｌ４，ピリジンが処理室２０１内から除去される。
（ステップ２３）
バルブ５１４，５２４，５３４を開いたままで、バルブ３２４，３３４を適宜開く。バルブ３１４は閉じたままである。その結果、図１０のように、Ｈ２Ｏが、Ｎ２と混合されながら原料ガス供給管３２０を流通してノズル４２０に流出し、ガス供給孔４２０ａから処理室２０１に供給される。また、ピリジンも、Ｎ２と混合されながら触媒供給管３３０を流通してノズル４３０に流出し、触媒供給孔４３０ａから処理室２０１に供給される。さらに、Ｎ２がキャリアガス供給管５１０を流通してノズル４１０に流出し、ガス供給孔４１０ａから処理室２０１に供給される。処理室２０１に供給されたＨ２Ｏ，ピリジンはウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ２３では、バルブ３２４，３３４を制御して、Ｈ２Ｏ，ピリジンを供給する時間を例えば１秒〜１００秒の間とし、より好ましくは５秒〜３０秒とする。ここで、図１３に、Ｈ２Ｏ及びピリジンの供給時間と膜厚の関係を示す。Ｈ２Ｏの供給時間を長くすると、膜厚上昇傾向が見られるが、供給時間が１４秒以上になると膜厚は変動しなくなる。これは、表面吸着反応が飽和状態になることに起因する。したがって、この場合は１４秒以上供給しても余計な原料ガスを消費してしまうことになりコスト面で効率的ではない。尚、表面吸着反応が飽和状態になる供給時間は、処理室２０１の大きさやウエハ２００の処理枚数に依存しており、必ずしも１４秒が最適ではなく、適宜微調整が必要であり、５秒〜３０秒が適切である。
さらに、Ｈ２Ｏとピリジン触媒の供給量（体積流量）の比が一定の割合となるようバルブ３１４、３３４を制御し、例えば、Ｈ２Ｏ（ｓｃｃｍ）／ピリジン（ｓｃｃｍ）の比率で表現した場合、０．０１〜１００の間とし、より好ましくは０．０５〜１０とする。ここで、図１４に、Ｈ２Ｏの供給量を２０００ｓｃｃｍで一定となるよう設定し、ピリジンの供給量を変動させた際に得られた膜厚を示す。よりピリジンが多いと膜厚は上昇傾向を示すが、ピリジンの供給量が８００ｓｃｃｍ以上に増量しても膜厚の増加は望めない。本実験ではＨ２Ｏとピリジンの比率が２０００／８００＝２．５である場合が最適であるが、処理室２０１の大きさやウエハ２００の処理枚数に応じて適宜微調整が必要であり、０．０５〜１０が適切である。
同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば１０Ｔｏｒｒ）とする。以上のステップ２３では、Ｈ２Ｏ，ピリジンを処理室２０１内に供給することで、図１５に示すように、ピリジンはＨ２Ｏ中のＯＨ結合に作用する。同様にＯＨ結合力が弱くなることで、基板に吸着しているＣｌと反応し、ＨＣｌが脱離して脱離した後にＯが吸着する。尚、Ｈ２Ｏ及びピリジンの質量パーセント濃度は同じ程度であるとより好ましい。
（ステップ２４）
バルブ３２４，３３４を閉じてＨ２Ｏ，ピリジンの供給を停止させるとともに、Ｎ２をキャリアガス供給管５１０，５２０，５３０から処理室２０１に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＨ２Ｏ，ピリジンが処理室２０１内から排除される。
以降、ステップ２１〜２４を１サイクルとしてこのサイクルを複数回繰り返し、ウエハ２００上に所定膜厚のシリコン酸化膜を形成する。この場合、各サイクル中で、上記の通りに、ステップ２１におけるシリコン含有ガスと触媒により構成される雰囲気と、ステップ２３における酸化ガスと触媒により構成される雰囲気の夫々の雰囲気が処理室２０１内で混合しないように成膜することに留意する。これにより、ウエハ２００上に、シリコン酸化膜が形成される。
ウエハ２００上に所定膜厚のシリコン酸化膜を形成したら、ＡＰＣバルブ２４３ｅを制御して処理室２０１内を大気圧とし、ボート２１７を処理室２０１から搬出する。これにより１回の成膜処理（バッチ処理）が終了する。
上記の説明では、シリコン含有ガスとしてＳｉＣｌ４を用い、酸化ガスとしてＨ２Ｏを用いる例を挙げたが、第１の実施形態で述べたようなその他の原料ガス及び酸化ガスを用いることも可能である。
ここで、図１６に、触媒としてＮＨ３を用いた場合とピリジンを用いた場合のそれぞれについて、ウエハ２００上におけるパーティクル数を比較した図を示す。成膜シーケンス中の処理温度は１００℃である。図１６から、触媒として酸解離定数の小さいピリジンを選択することにより、パーティクルを抑制できていることが分かる。
触媒としてピリジンを用いた場合に発生するパーティクルとしては、反応副生成物であるピリジン塩が固体化したものと考えられる。図１７に、ピリジン塩の蒸気圧曲線を示す。ピリジン塩の蒸気圧は、１００℃では１４Ｔｏｒｒであり、成膜圧力である１０Ｔｏｒｒより高いことが分かる。成膜圧力より高い蒸気圧を持つ反応副生成物は、パーティクルとして不利益をこうむらないと考えられる。このパーティクルが発生したウエハを１０Ｔｏｒｒの圧力下で１００℃に熱処理（加熱）することで、ピリジン塩が昇華するため、パーティクルが減少すると考えられるからである。
この点からも、１００℃で反応副生成物の蒸気圧が１０Ｔｏｒｒ以上であるような触媒を選定すると良いことが分かる。
図１８に、触媒としてＮＨ３触媒を用いた場合とピリジンを用いた場合のそれぞれについて、シリコン酸化膜の成膜速度を比較した図を示す。図１８から、ＮＨ３触媒を用いた場合よりもピリジンを用いた場合のほうがより速い成膜速度を得ることができることがわかる。成膜速度が速くなった理由は、反応を阻害するＮＨ４Ｃｌといった固体反応副生成物がウエハ２００の表面に存在しなくなったためと考えられる。
上記のように、触媒としてＮＨ３触媒よりも酸解離定数ｐＫａの小さいピリジン触媒を用いることで低温にて成膜処理を行うことができ、さらにウエハ表面上のパーティクルを抑制することができた。
（３）第３の実施形態
第２の実施形態では、触媒としてピリジンを用いたが、ピリジンは大気汚染等の環境汚染を発生させるため、使用に際し、法規制されたり届出が必要となったりすることがある。一方、酸解離定数ｐＫａがピリジンと同程度であって且つ規制が緩和されている物質として例えばピコリンがある。触媒の種類以外は第２の実施形態と同様なので、詳細は省く。
尚、触媒は酸解離定数ｐＫａがおよそ５〜７程度である物質であれば他の物質でも良い。例えば、ピリジン、アミノピリジン、ピコリン、ピペラジン、ルチジン等が挙げられる。これらの物質は構造が良く似ており、複素環にＮが結合していることに特徴がある。図１９に構造図の一覧を示す。
また、良く似た物質に、たとえば、ピロリジン、ピペリジンがあるが、酸解離定数ｐＫａが約11であり、容易に塩化物を発生してしまうため好ましくない。図２０に構造図の一覧を示す。
さらに、ピラジン、トリアジンは酸解離定数ｐＫａが１程度と極端に小さくＨを引き付ける力が弱いため、シリコン酸化膜の成膜には好ましくない。図２１に構造図の一覧を示す。
以上のように、発明者等は、基板へのダメージを抑制するように処理室内を低温とし、成膜圧力が１０Ｔｏｒｒであるような環境において、副生成物たる塩化物等の発生を抑制するためには、触媒の酸解離定数ｐＫａが７より大きい場合は好ましくないことを知見した。
また、触媒の酸解離定数ｐＫａが５より小さい場合は、Ｈを引き付ける力が弱いため、シリコン酸化膜の成膜には好ましくないことを知見した。
上記のように、酸解離定数ｐＫａの値が許容範囲に含まれるような触媒を選定して用いることにより、低温にてパーティクルが抑制された膜を形成することが可能となる。
（４）第４の実施形態
第２の実施形態において、処理温度を２０℃とした場合について説明する。処理温度以外は、全て第２の実施形態と同様なので、詳細は省く。図２２に成膜モデルを示し、図２３に本実施形態と第２の実施形態におけるウエハ２００上のパーティクル数を比較した図を示す。処理温度を２０℃にすることでパーティクルが増加することが分かる。これは、２０℃まで低下させることで、反応副生成物であるピリジン塩が固体化したためである。
（５）第５の実施形態
上記第１〜第４の実施形態では、ウエハ２００上に金属薄膜としてシリコン酸化膜を形成する例について説明したが、本実施形態では、ウエハ２００上にシリコン窒化膜を形成する例について説明する。第２の実施形態と異なる部分は、主に、改質ガスとして窒化ガスを用いてシリコン窒化膜を形成する点であり、詳細は省く。
本実施形態では、窒化ガスとしてＮＨ３を用い、シリコン酸化膜の代わりにシリコン窒化膜を形成する。触媒としてピリジンを用い、シリコン含有ガスとピリジンを同時に供給し、酸化ガスとピリジンを同時に供給することで、１００℃以下の低温であってもシリコン窒化膜の形成が可能である。
また、窒化ガスとしては、ＮＨ結合を有するＮ含有ガスであればＮＨ３以外であってもよく、例えば、Ｎ２Ｈ４, (ＣＨ３)Ｎ２Ｈ３, (ＣＨ３) ２Ｎ２Ｈ２の物質から選択しても良い。
上記第１〜第５の実施形態では、原料ガスもしくは改質ガスと触媒をそれぞれ同時に同じ時間だけ供給する例について説明したが、それぞれ、必ずしも同じタイミングで処理室内へ供給する必要はなく、所定時間、ウエハ２００が原料ガスもしくは改質ガスと触媒の混合した雰囲気に曝されていればよい。すなわち、原料ガスもしくは改質ガスが先に供給されている処理室へ触媒を供給してもよく、触媒が先に供給されている処理室へ原料ガスもしくは改質ガスを供給してもよい。また、原料ガスもしくは改質ガスと触媒がそれぞれ供給されている状態から、先に原料ガスもしくは改質ガスの供給を止めて所定時間経過後に触媒の供給を止めてもよく、先に触媒の供給を止めて所定時間経過後に原料ガスもしくは改質ガスの供給を止めてもよい。
また、原料ガスもしくは改質ガスと触媒を同時に供給するとは、少なくとも一定時間だけ混合するよう供給されていればよく、供給開始と停止のタイミングは同じであっても別々であってもよい。また、原料ガスを基板に曝す原料ガス暴露工程と、酸化ガスや窒化ガス等の改質ガスを基板に曝す改質ガス暴露工程と、触媒を基板に曝す触媒暴露工程について、原料ガス暴露工程と触媒暴露工程もしくは改質ガス暴露工程と触媒暴露工程を同時に行うとは、少なくとも一定時間だけ各ガス及び触媒が混合して基板に曝されていればよく、各工程を開始するタイミング及び停止するタイミングは同じであっても別々であってもよい。
上記第１〜第５の実施形態では、薄膜の原料ガスである金属物質としてシリコン含有ガスを用いてウエハ２００上にシリコン酸化膜及びシリコン窒化膜を形成する例について説明したが、金属物質はシリコン含有ガスのみならず、その他の金属物質であっても適用可能である。例えば、元素周期表の４族及び１４族の元素等を含む物質が適用可能であり、Ｇｅ、Ｈｆ、Ｚｒ、Ｔｉ、Ｇａ等であっても同等の効果が得られる。各元素について、第１の実施形態で述べたシリコン含有ガスの化合物と同様の組み合わせにより示される化合物が適用可能である。
これらの金属物質を用いることにより、触媒を用いて低温にて、ウエハ２００上にシリコン酸化膜（ＳｉＯ）、ゲルマニウム酸化膜（ＧｅＯ）、チタン酸化膜（ＴｉＯ）、ジルコニウム酸化膜（ＺｒＯ）、ハフニウム酸化膜（ＨｆＯ）、ガリウム酸化膜（ＧａＯ）、シリコン窒化膜（ＳｉＮ）、ゲルマニウム窒化膜（ＧｅＮ）、チタン窒化膜（ＴｉＮ）、ジルコニウム窒化膜（ＺｒＮ）、ハフニウム窒化膜（ＨｆＮ）、ガリウム窒化膜（ＧａＮ）等を形成することができる。
［本発明の好ましい態様］
以下に、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、原料ガスに基板を曝す原料ガス暴露工程と、酸化ガスもしくは窒化ガスのいずれかであって電気陰性度の異なる原子を有する改質ガスに基板を曝す改質ガス暴露工程と、触媒に曝す基板を触媒暴露工程と、を行なうことにより、基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、触媒暴露工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法が提供される。
（付記２）
好ましくは、原料ガス暴露工程と触媒暴露工程を同時に行い、原料ガス暴露工程と触媒暴露工程を同時に行う。
（付記３）
好ましくは、残留する原料ガスあるいは、酸化ガスもしくは窒化ガスを除去する除去工程を有し、原料ガスと酸化ガスもしくは窒化ガスが互いに混合しない状態で基板に曝す。
（付記４）
好ましくは、触媒は、窒素（Ｎ）を含む複素環化合物である。
（付記５）
好ましくは、触媒は、アミノピリジン、ピコリン、ピペラジン、ルチジンのいずれかである。
（付記６）
好ましくは、原料ガスは、４族元素もしくは１４族元素のいずれかの元素を含む化合物である。
（付記７）
好ましくは、原料ガスは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ガリウム（Ｇａ）のいずれかの元素を含む化合物である。
（付記８）
好ましくは、酸化ガスはＯＨ結合を有する物質であって、前記窒化ガスはＮＨ結合を有する物質である。
（付記９）
好ましくは、酸化ガスはＨ２Ｏ、Ｈ２Ｏ２、Ｈ２とＯ２の混合プラズマ、Ｏ２プラズマ、Ｈ２とＯ３のいずれかの物質から選択される。
（付記１０）
好ましくは、基板の表面に形成される酸化膜もしくは窒化膜は、シリコン酸化膜（ＳｉＯ）、ゲルマニウム酸化膜（ＧｅＯ）、チタン酸化膜（ＴｉＯ）、ジルコニウム酸化膜（ＺｒＯ）、ハフニウム酸化膜（ＨｆＯ）、ガリウム酸化膜（ＧａＯ）、シリコン窒化膜（ＳｉＮ）、ゲルマニウム窒化膜（ＧｅＮ）、チタン窒化膜（ＴｉＮ）、ジルコニウム窒化膜（ＺｒＮ）、ハフニウム窒化膜（ＨｆＮ）、ガリウム窒化膜（ＧａＮ）のいずれかである。
（付記１１）
好ましくは、原料ガスは、１７族元素を含む化合物である。
（付記１２）
好ましくは、原料ガスは、Ｃｌ、Ｆ、Ｂｒ、Ｉのいずれかの元素を含む化合物である。
（付記１３）
本発明の他の態様によれば、処理室内に載置された基板を原料ガスに曝す原料ガス暴露工程と、処理室内に載置された基板を酸化ガスもしくは窒化ガスのいずれかであって電気陰性度の異なる原子を有する改質ガスに曝す改質ガス暴露工程と、処理室内に載置された基板を触媒に曝す触媒暴露工程と、を有し、基板を加熱しつつ各工程を行うことにより基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、触媒暴露工程における処理室内の圧力を、その触媒に曝された基板の表面温度において原料ガスと触媒の反応により生成される副生成物が基板の表面から昇華するための蒸気圧より低く設定されるとともに、昇華した副生成物を処理室外に排出する副生成物排出工程を有する半導体デバイスの製造方法が提供される。
（付記１４）
好ましくは、処理室内の温度は、２００℃以下である。
（付記１５）
好ましくは、処理室内の温度は、約１００℃である。
（付記１６）
好ましくは、原料ガス暴露工程と触媒暴露工程を同時に行い、改質ガス暴露工程と触媒暴露工程を同時に行うことにより、基板の表面に酸化膜もしくは窒化膜を形成する。
（付記１７）
好ましくは、処理室内の雰囲気を除去する除去工程を有し、原料ガスと酸化ガスもしくは窒化ガスが互いに混合しないように、処理室内に載置された基板に曝す。
（付記１８）
本発明の他の態様によれば、基板を収容する処理室と、処理室内に原料ガスを供給する第１のガス供給系と、処理室内に電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスの少なくとも一方を供給する第２のガス供給系と、処理室内に酸解離定数ｐＫａが約５〜７であるような触媒（ただし、ピリジンを除く）を供給する第３のガス供給系と、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御する制御部と、を有し、制御部は、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御して、基板の表面を原料ガス及び触媒を含む混合物に曝し、その後、その表面を酸化ガスもしくは窒化ガスの少なくとも一方及び触媒を含む混合物に曝すことで、基板の表面に酸化膜もしくは窒化膜を形成する基板処理装置が提供される。
（付記１９）
本発明の他の態様によれば、基板を収容する処理室と、基板を所定の処理温度に加熱する加熱系と、処理室内に原料ガスを供給する第１のガス供給系と、処理室内に電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスの少なくとも一方を供給する第２のガス供給系と、触媒を処理室内に供給する第３のガス供給系と、前記加熱系、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御する制御部と、を有し、制御部は、加熱系、第１のガス供給系、第２のガス供給系、第３のガス供給系を制御して、基板を所定の処理温度で加熱し、処理室内の圧力を基板の表面温度において原料ガスと触媒の反応により生成される副生成物が基板の表面から昇華するための蒸気圧より低く設定しつつ、基板の表面を原料ガス及び触媒を含む混合物に曝し、その後、その表面を酸化ガスもしくは窒化ガスの少なくとも一方及び触媒を含む混合物に曝すことで、基板の表面に酸化膜もしくは窒化膜を形成する基板処理装置が提供される。
（付記２０）
本発明の他の態様によれば、原料ガスに基板を曝す原料ガス暴露工程と、電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガスに基板を曝す改質ガス暴露工程と、酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）に基板を曝す触媒暴露工程と、を行うことにより基板の表面に形成された酸化膜もしくは窒化膜を有する半導体デバイスが提供される。
（付記２１）
本発明の一態様によれば、原料ガスに基板を曝す原料ガス暴露工程と、電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガスに基板を曝す改質ガス暴露工程と、触媒に基板を曝す触媒暴露工程と、を有し、各工程を行うことにより基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、酸解離定数ｐＫａが許容範囲に含まれるような触媒を選定して用いる半導体デバイスの製造方法が提供される。
（付記２２）
本発明の一態様によれば、処理室内に載置された基板を原料ガス及び触媒に曝す第１の工程と、処理室内の雰囲気を排気する第２の工程と、基板を電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガス及触媒に曝す第３の工程と、処理室内の雰囲気を除去する第４の工程と、を順に行なうことにより基板の表面に酸化膜もしくは窒化膜を形成し、第２の工程及び第４の工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法が提供される。
本発明は、縦型バッチ装置について主に説明しているが、これに限らず、枚葉装置、横型装置にも適用可能である。
また、本発明は、ホトレジストにダメージを与えないような低温にて膜を形成することが出来るので、リソグラフィ技術の１つであり、パターニングを２回以上行ってホトレジストパターンを形成するダブルパターニング法を用いた基板処理にも適用可能である。
１０１ 基板処理装置
２００ ウエハ
２０１ 処理室
２０２ 処理炉
２０３ 反応管
２０７ ヒータ
２４３ｅ ＡＰＣバルブ
２４６ 真空ポンプ
２８０ コントローラ
３１０，３２０ 原料ガス供給管
３３０ 触媒供給管
３１２，３２２，３３２ マスフローコントローラ
３１４，３２４，３３４ バルブ
４１０，４２０，４３０ ノズル
４１０ａ，４２０ａ ガス供給孔
４３０ａ 触媒供給孔

Claims (3)

  1. 原料ガスに基板を曝す原料ガス暴露工程と、
    酸化ガスもしくは窒化ガスのいずれかであって電気陰性度の異なる原子を有する改質ガスに基板を曝す改質ガス暴露工程と、
    触媒に基板を曝す触媒暴露工程と、
    を行なうことにより、基板の表面に酸化膜もしくは窒化膜を形成する半導体デバイスの製造方法であって、
    前記触媒暴露工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法。
  2. 処理室内に載置された基板を原料ガス及び触媒に曝す第１の工程と、
    残留する原料ガス及び触媒を除去する第２の工程と、
    基板を電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスのいずれかである改質ガス及び触媒に曝す第３の工程と、
    残留する改質ガス及び触媒を除去する第４の工程と、を順に行なうことにより基板の表面に酸化膜もしくは窒化膜を形成し、第２の工程及び第４の工程では酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を用いる半導体デバイスの製造方法。
  3. 基板を収容する処理室と、
    前記基板に原料ガスを供給する第１のガス供給系と、
    前記基板に電気陰性度の異なる原子を有する酸化ガスもしくは窒化ガスの少なくとも一方を供給する第２のガス供給系と、
    前記基板に酸解離定数ｐＫａが５〜７である触媒（ただし、ピリジンを除く）を供給する第３のガス供給系と、
    前記第１のガス供給系、前記第２のガス供給系、前記第３のガス供給系を制御する制御部と、
    を有し、
    前記制御部は、前記第１のガス供給系、前記第２のガス供給系、前記第３のガス供給系を制御して、前記基板の表面を前記原料ガス及び前記触媒を含む混合物に曝し、その後、その表面を前記酸化ガスもしくは前記窒化ガスの少なくとも一方及び前記触媒を含む混合物に曝すことで、前記基板の表面に酸化膜もしくは窒化膜を形成するよう構成される基板処理装置。
JP2010007961A 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置 Active JP5518499B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010007961A JP5518499B2 (ja) 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置
TW099104682A TWI485774B (zh) 2009-02-17 2010-02-12 半導體元件之製造方法、基板處理裝置及半導體元件
CN2010101178107A CN101807524B (zh) 2009-02-17 2010-02-12 半导体装置的制造方法及衬底处理装置
US12/707,008 US8557716B2 (en) 2009-02-17 2010-02-17 Semiconductor device manufacturing method and substrate processing apparatus
KR1020100014266A KR101063854B1 (ko) 2009-02-17 2010-02-17 반도체 디바이스의 제조 방법 및 기판 처리 장치
KR1020110065761A KR20110089117A (ko) 2009-02-17 2011-07-04 반도체 디바이스의 제조 방법 및 기판 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009034256 2009-02-17
JP2009034256 2009-02-17
JP2010007961A JP5518499B2 (ja) 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2010219500A JP2010219500A (ja) 2010-09-30
JP5518499B2 true JP5518499B2 (ja) 2014-06-11

Family

ID=42560323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010007961A Active JP5518499B2 (ja) 2009-02-17 2010-01-18 半導体デバイスの製造方法および基板処理装置

Country Status (5)

Country Link
US (1) US8557716B2 (ja)
JP (1) JP5518499B2 (ja)
KR (2) KR101063854B1 (ja)
CN (1) CN101807524B (ja)
TW (1) TWI485774B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070292974A1 (en) * 2005-02-17 2007-12-20 Hitachi Kokusai Electric Inc Substrate Processing Method and Substrate Processing Apparatus
JP5813303B2 (ja) 2009-11-20 2015-11-17 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5722008B2 (ja) * 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
TWI674625B (zh) * 2011-10-05 2019-10-11 應用材料股份有限公司 原位羥化裝置
JP5829196B2 (ja) * 2011-10-28 2015-12-09 東京エレクトロン株式会社 シリコン酸化物膜の成膜方法
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6080253B2 (ja) * 2011-12-26 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6035161B2 (ja) * 2012-03-21 2016-11-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5959907B2 (ja) 2012-04-12 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
WO2014021220A1 (ja) 2012-07-30 2014-02-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US9695509B2 (en) 2012-10-23 2017-07-04 Hitachi Kokusai Electric Inc. Substrate processing apparatus, purging apparatus, method of manufacturing semiconductor device, and recording medium
KR20140059107A (ko) * 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘 질화물 박막 제조 방법
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10573511B2 (en) 2013-03-13 2020-02-25 Asm Ip Holding B.V. Methods for forming silicon nitride thin films
JP6155063B2 (ja) * 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6111317B2 (ja) * 2013-03-19 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび記録媒体
JP5864637B2 (ja) 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP2015069987A (ja) * 2013-09-26 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
WO2015136673A1 (ja) * 2014-03-13 2015-09-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
WO2015140933A1 (ja) * 2014-03-18 2015-09-24 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び記録媒体
JP5886381B2 (ja) 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR102324630B1 (ko) 2017-03-29 2021-11-10 삼성전자주식회사 집적회로 소자의 제조 방법
JP7061935B2 (ja) * 2018-06-21 2022-05-02 東京エレクトロン株式会社 制御装置、成膜装置、制御方法、成膜方法、および制御プログラム
JP7090513B2 (ja) * 2018-09-06 2022-06-24 東京エレクトロン株式会社 基板処理装置及びパージ方法
JP6608516B2 (ja) * 2018-12-19 2019-11-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6783888B2 (ja) 2019-03-15 2020-11-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及び記録媒体
JP7240946B2 (ja) * 2019-04-26 2023-03-16 株式会社トリケミカル研究所 酸化珪素膜形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090442A (en) * 1997-04-14 2000-07-18 University Technology Corporation Method of growing films on substrates at room temperatures using catalyzed binary reaction sequence chemistry
US6818250B2 (en) * 2000-06-29 2004-11-16 The Regents Of The University Of Colorado Method for forming SIO2 by chemical vapor deposition at room temperature
KR100505668B1 (ko) 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
KR100513719B1 (ko) * 2002-08-12 2005-09-07 삼성전자주식회사 하프늄 산화막 형성용 전구체 및 상기 전구체를 이용한하프늄 산화막의 형성방법
US20040040110A1 (en) * 2002-08-29 2004-03-04 Fletcher John Daniel Scum kicker
KR100513810B1 (ko) 2003-12-23 2005-09-13 주식회사 하이닉스반도체 촉매에 의한 원자층 증착 방식을 이용한 ｔｉ막 형성 방법
TWI242121B (en) * 2004-08-20 2005-10-21 Via Tech Inc Testing method for reconstructing unit
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
JP2006261434A (ja) * 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
US7749574B2 (en) 2006-11-14 2010-07-06 Applied Materials, Inc. Low temperature ALD SiO2
US7776395B2 (en) * 2006-11-14 2010-08-17 Applied Materials, Inc. Method of depositing catalyst assisted silicates of high-k materials
US7964441B2 (en) * 2007-03-30 2011-06-21 Tokyo Electron Limited Catalyst-assisted atomic layer deposition of silicon-containing films with integrated in-situ reactive treatment
US7858535B2 (en) * 2008-05-02 2010-12-28 Micron Technology, Inc. Methods of reducing defect formation on silicon dioxide formed by atomic layer deposition (ALD) processes and methods of fabricating semiconductor structures

Also Published As

Publication number Publication date
US20100210118A1 (en) 2010-08-19
JP2010219500A (ja) 2010-09-30
KR101063854B1 (ko) 2011-09-08
TWI485774B (zh) 2015-05-21
CN101807524A (zh) 2010-08-18
TW201041036A (en) 2010-11-16
KR20110089117A (ko) 2011-08-04
US8557716B2 (en) 2013-10-15
KR20100094408A (ko) 2010-08-26
CN101807524B (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
JP5518499B2 (ja) 半導体デバイスの製造方法および基板処理装置
US9238257B2 (en) Method of manufacturing semiconductor device, cleaning method, and substrate processing apparatus
US12116666B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US9593422B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
US9653326B2 (en) Method of cleaning, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5692842B2 (ja) 半導体装置の製造方法及び基板処理装置
JP4994197B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5743488B2 (ja) 基板処理装置および半導体装置の製造方法
JP5963456B2 (ja) 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP5882509B2 (ja) 基板処理装置および半導体装置の製造方法
JP2011168881A (ja) 半導体装置の製造方法及び基板処理装置
JP5718031B2 (ja) 基板処理装置および半導体装置の製造方法
JP6186022B2 (ja) 基板処理装置および半導体装置の製造方法
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
US10388762B2 (en) Method of manufacturing semiconductor device
JP2011035191A (ja) 基板処理装置
JP2009049367A (ja) 半導体デバイスの製造方法
TW202303707A (zh) 基板處理方法、基板處理裝置、程式及半導體裝置的製造方法
JP2007049046A (ja) 半導体装置の製造方法
JP2006216612A (ja) 基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140402

R150 Certificate of patent or registration of utility model

Ref document number: 5518499

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250