[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100465471B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100465471B1
KR100465471B1 KR10-2002-0019201A KR20020019201A KR100465471B1 KR 100465471 B1 KR100465471 B1 KR 100465471B1 KR 20020019201 A KR20020019201 A KR 20020019201A KR 100465471 B1 KR100465471 B1 KR 100465471B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
circuit
analog
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2002-0019201A
Other languages
English (en)
Other versions
KR20020079531A (ko
Inventor
쯔쯔이유스께
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020079531A publication Critical patent/KR20020079531A/ko
Application granted granted Critical
Publication of KR100465471B1 publication Critical patent/KR100465471B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 장치에서의 신호 증폭부의 회로의 용장을 없앤다.
아날로그 표시 시에는 아날로그 증폭기(10)에서 증폭된 아날로그 영상 신호가 액정 표시 패널(100)에 출력된다. 디지털 표시 시에는 디지털 영상 신호에 대하여 신호 처리 회로(1)에 의해 다음과 같은 신호 처리를 실시한 후에, DA 변환기(3), 증폭기(4)를 통해서 액정 표시 패널(100)에 출력된다. 신호 처리 회로(1)는 백 데이터 기입 시에는, 디지털 데이터의 모든 비트를 High(「1」)로 하고, DA 변환기(3)를 통해서 고전위 「H」를 출력한다. 또한, 흑 데이터 기입 시에는 디지털 데이터의 모든 비트를 Low(「0」)로 하고, DA 변환기(3)를 통해서 고전위 「L」을 출력한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 휴대 가능한 표시 장치로 이용하기에 적합한 표시 장치에 관한 것이다.
최근, 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등이 시장에서 요구되고 있다. 이러한 요구에 따라서 표시 장치의 소형화, 경량화, 소비 전력 절약화에 대응하기 위해 연구 개발이 활발히 행해지고 있다.
도 6에 종래예에 따른 액정 표시 장치의 일 표시 화소의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 상에 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되어 있고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 화소 선택 박막 트랜지스터(72)가 설치되어 있다. 이하, 박막 트랜지스터를 TFT라 한다. 화소 선택 TFT(72)의 소스(11s)는 액정(21)의 표시 전극(80)에 접속되어 있다.
또한, 표시 전극(80)의 전압을 1 필드 기간, 유지하기 위한 보조 용량(85)이 설치되어 있고, 이 보조 용량(85)의 한쪽의 단자(86)는 화소 선택 TFT(72)의 소스(11s)에 접속되고, 다른 쪽의 전극(87)에는 각 표시 화소에 공통의 전위가 인가되고 있다.
여기서, 게이트 신호선(51)에 주사 신호(H 레벨)가 인가되면, 화소 선택 TFT(72)은 온 상태가 되어, 드레인 신호선(61)으로부터 아날로그 영상 신호가 표시전극(80)에 전달됨과 함께, 보조 용량(85)에 유지된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라서 액정(21)이 배향함으로써 액정 표시를 얻을 수 있다.
따라서, 동화상, 정지 화상에 상관없이 액정 표시를 행할 수 있다. 이러한 액정 표시 장치에 정지 화상을 표시하는 경우에는, 예를 들면 휴대 전화의 액정 표시부의 일부에 휴대 전화를 구동하기 위한 배터리의 잔량 표시로서, 건전지의 화상을 표시한다.
그러나, 상술한 구성의 액정 표시 장치에서는, 정지 화상을 표시하는 경우에도 동화상을 표시하는 경우와 마찬가지로, 주사 신호로 화소 선택 TFT(72)를 온 상태로 하여, 영상 신호를 각 표시 화소에 재기입할 필요가 있었다.
그 때문에 주사 신호 및 영상 신호 등의 구동 신호를 발생하기 위한 드라이버 회로, 및 드라이버 회로의 동작 타이밍을 제어하기 위한 각종 신호를 발생하는 외부 LSI가 항상 동작하기 때문에, 항상 큰 전력을 소비하고 있었다. 이 때문에, 한정된 전원밖에 구비하지 못한 휴대 전화 등에서는, 그 사용 가능 시간이 짧아진다는 결점이 있었다.
이것에 대하여, 각 표시 화소에 스태틱형 메모리를 구비한 액정 표시 장치가 특개평 8-194205호에 개시되어 있다. 동 공보의 일부를 인용하여 설명하면 이 액정 표시 장치는, 도 7에 도시한 바와 같이, 2단 인버터 INV1, INV2를 정귀환시킨 형태의 메모리, 즉 스태틱형 메모리를 디지털 영상 신호의 유지 회로로서 이용함으로써, 소비 전력을 저감하는 것이다.
여기서, 스태틱형 메모리에 유지된 2치 디지털 영상 신호에 따라서, 스위치 소자(24)는 참조선 Vref와 표시 전극(80) 사이의 저항치를 제어하고, 액정(21)의 바이어스 상태를 조정하고 있다. 한편, 공통 전극에는 교류 신호 Vcom을 입력한다. 본 장치는 이상과 같이, 정지 화상과 같은 표시 화상에 변화가 없으면 메모리에 대한 리프레시는 불필요하다.
상술한 바와 같이, 종래의 액정 표시 장치는 아날로그 영상 신호에 대응하여 풀컬러의 동화상을 표시하는 데 적합하다. 한편, 디지털 영상 신호를 유지하기 위한 스태틱형 메모리를 구비한 액정 표시 장치에서는, 저계조도의 정지 화상을 표시함과 함께, 소비 전력을 저감하는 데 적합하다.
그러나, 양 액정 표시 장치는 영상 신호원을 다르게 하고 있기 때문에, 하나의 표시 장치에 있어서 양자를 동시에 실현할 수 없었다.
그래서, 본원 출원인은 아날로그 표시와 디지털 표시라는 2 종류의 표시가 선택 가능한 표시 장치를 제안하였다. 도 8에 본 발명자가 검토한 표시 장치의 구성을 나타낸다. 신호 처리 회로(1)에 의해 소정의 신호 처리가 실시된 디지털 영상 신호는 DA 변환기(3)에서 아날로그 영상 신호로 변환된 후에 증폭기(4)에 입력된다. 또한, 스태틱형 메모리에 기입되는 디지털 영상 신호는 DA 변환기(3)를 통과시키지않고 증폭기(4)에 입력된다.
도 9에 본 발명자가 검토한 증폭기(4)의 구성을 나타낸다. 입력 아날로그 영상 신호는 아날로그 증폭기(10)로 증폭된다. 또한, 입력 디지털 영상 신호는 레벨 시프터(11)에 의해서 그 진폭이 증폭된다.
그리고, 표시 모드 전환 신호 MD에 따라서, 스위치(12)가 전환된다. 이에 따라, 통상 표시 시간(아날로그 표시 시간)에는 아날로그 증폭기(10)로 증폭된 아날로그 영상 신호가 액정 표시 패널(100)에 출력되고, 디지털 표시 시에는 레벨 시프터(11)에 의해서 증폭된 디지털 영상 신호가 액정 표시 패널(100)에 출력된다.
그러나, 통상 표시 시간과 디지털 표시 시간에 별도의 드라이버 회로(아날로그 증폭기(10), 레벨 시프터(11))로 전환할 필요가 있기 때문에, 회로가 용장이고 회로 규모가 커진다는 문제가 있었다.
도 1은 본 발명의 실시 형태에 따른 액정 표시 장치를 나타내는 회로 블록도.
도 2는 도 1에서의 증폭기(4)의 구성을 나타내는 블록도.
도 3은 디지털·아날로그 변환 후의 신호 파형을 나타내는 도면.
도 4는 본 발명의 실시 형태에 따른 액정 표시 장치를 나타내는 회로도.
도 5는 디지털 표시 모드로 선택된 경우의 타이밍도.
도 6은 종래예에 따른 액정 표시 장치의 회로 구성도.
도 7은 종래예에 따른 액정 표시 장치의 회로 구성도.
도 8은 액정 표시 장치를 나타내는 회로 블록도.
도 9는 액정 표시 장치의 증폭기의 구성을 나타내는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 신호 처리 회로
3 : DA 변환기
4 : 증폭기
5 : 발진기
6 : 타이밍 제어 회로
7 : 백/흑 전압 발생 회로
8 : 증폭기
10 : 아날로그 증폭기
11 : 레벨 시프터
21 : 액정
40, 43 : 회로 선택 회로
41, 42 : 회로 선택 TFT
50 : 게이트 드라이버
51 : 게이트 신호선
60 : 드레인 드라이버
61 : 드레인 신호선
62 : 데이터 신호선
70 : 화소 선택 회로
71, 72 : 화소 선택 TFT
80 : 표시 전극
85 : 보조 용량
88 : 회로 선택 신호선
100 : 액정 표시 패널
110 : 스태틱형 메모리 회로
120 : 신호 선택 회로
200 : 표시 화소
본 발명의 표시 장치는 상술한 과제를 감안하기 위한 것으로, 입력 디지털 영상 신호에 신호 처리를 실시하는 신호 처리 회로와, 신호 처리가 이루어진 디지털 영상 신호를 아날로그 영상 신호로 변환하는 디지털·아날로그 변환기와, 상기 디지털·아날로그 변환기로부터 출력되는 아날로그 영상 신호를 증폭하는 아날로그 영상 신호 증폭기와, 그 아날로그 신호 증폭기에 의해서 증폭된 영상 신호가 기입되는 스태틱형 메모리 회로를 구비하고, 그 스태틱형 메모리 회로에 유지된 디지털 영상 신호에 따라서 표시를 행하는 표시 회로를 구비한 표시 장치에 있어서,
상기 신호 처리 회로는 입력 디지털 영상 신호를 디지털·아날로그 변환 후에 고전위(VH)와 저전위(VL)의 2치 출력에 대응하도록 신호 처리를 행하는 것을 특징으로 한다.
이러한 구성에 따르면, 아날로그 신호 증폭기를 의사적으로 디지털 드라이버처럼 사용할 수 있기 때문에, 아날로그 신호 증폭기를 이용하여 디지털 영상 신호의 전압 진폭을 증폭할 수 있다. 이에 따라 회로의 용장을 없앨 수 있다.
<발명의 실시 형태>
다음에, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다. 도 1에, 본 실시 형태에 따른 표시 장치의 회로 구성을 나타낸다.
신호 처리 회로(1)는 외부로부터 입력되는 디지털 영상 신호에 대하여, 콘트라스트 조정, 브라이트 조정 등의 각종 신호 처리를 실시한다. 신호 처리가 이루어진 디지털 영상 신호는 DA 변환기(3)에 의해서 아날로그 영상 신호로 변환된 후, 증폭기(4)에 입력된다.
도 2에 도시한 바와 같이, 이 아날로그 영상 신호는 증폭기(4) 내에 설치된 아날로그 증폭기(10)에 의해서 증폭된다. 통상 표시 시간(아날로그 표시 시간)에는 아날로그 증폭기(10)로 증폭된 아날로그 영상 신호가, 액정 표시 패널(100)에 출력된다.
한편, 디지털 표시 시간(후술하는 스태틱형 메모리에 기입을 행하는 모드)에 있어서는, 디지털 영상 신호에 대하여 신호 처리 회로(1)에 의해 다음과 같은 신호 처리를 실시한 후에, DA 변환기(3), 증폭기(4)를 통해서 액정 표시 패널(100)에 출력된다. 즉, 신호 처리 회로(1)는 백 데이터 기입 시에는 디지털 데이터의 모든 비트를 High(「1」)로 하고, DA 변환기(3)를 통해서 고전위 「H」를 출력한다. 또한, 흑 데이터 기입 시에는 디지털 데이터의 모든 비트를 Low(「0」)로 하고, DA 변환기(3)를 통해서 고전위 「L」을 출력한다.
이 신호 처리에 대하여, 도 3에 도시하는 DA 변환기(3)의 출력 파형을 참조하면서 더 구체적으로 설명한다. 신호 처리 회로(1)로부터의 디지털 영상 신호가, 예를 들면 4 비트 구성이라고 하면, DA 변환기(3)의 출력은 16 계조에 대응하는 아날로그 영상 신호로 변환된다.
디지털 표시 시에는 최상위 비트가 「0」인 디지털 영상 신호 (0001), …, (0111)에 대해서는 모든 비트를 「0」으로 변경한다. 최상위 비트가 「1」인 디지털 영상 신호 (1000), (1001), …, (1110)에 대해서는, 모든 비트를 「1」로 변경한다. 이에 따라, 디지털 영상 신호는 백 데이터 기입의 경우에는 (1111)이 되고, 흑 데이터 기입의 경우에는 (0000)으로 변경된다. 따라서, 이와 같이 처리된 디지털 영상 신호를 디지털·아날로그 변환하면, 고전위(VH)와 저전위(VL)의 2치 출력이 얻어진다. 디지털·아날로그 변환된 신호를 아날로그 증폭기(10)에 의해서 더 증폭함으로써, 도 3에 도시한 바와 같이 약 3V의 전압 진폭을 갖는 2치 디지털 신호가 얻어진다.
따라서, 액정 표시 패널의 스태틱형 메모리 회로의 임계치를, 고전위(VH)와 저전위(VL)의 사이에 설정함으로써, 아날로그 증폭기(10)를 통해서 디지털 영상 신호를 기입하는 것이 가능해진다.
또, 타이밍 제어 회로(6)는 발진기(5)로부터의 시스템 클럭 CLK, 수평 동기 신호 Hsync 및 수직 동기 신호 Vsync에 기초하여, 패널 구동 신호 PC나 신호 처리 회로(1), DA 변환기(3)의 제어 신호를 출력한다.
또한, 백/흑 전압 발생 회로(7)는 타이밍 제어 회로(6)로부터의 신호에 따라서, 백 신호(후술하는 신호 B) 및 흑 신호(후술하는 신호 A)를 액정 표시 패널(100)에 출력한다. 참조 부호 8은 액정의 반대의 극 구동 신호를 증폭하기 위한 증폭기이다.
다음에 액정 표시 장치의 구성, 특히 액정 표시 패널(100)의 상세한 구성에 대하여, 도 4의 회로도를 참조하면서 설명한다.
절연 기판(10) 상에, 주사 신호를 공급하는 게이트 드라이버(50)에 접속된 복수의 게이트 신호선(51)이 한 방향으로 배치되어 있고, 이들의 게이트 신호선(51)과 교차하는 방향에 복수의 드레인 신호선(61)이 배치되어 있다.
드레인 신호선(61)에는 드레인 드라이버(60)로부터 출력되는 샘플링 펄스의 타이밍에 따라서, 샘플링 트랜지스터 SP1, SP2, …, SPn이 온하고, 데이터 신호선(62)의 데이터 신호(아날로그 영상 신호 또는 디지털 영상 신호)가 공급된다.
액정 표시 패널(100)은 게이트 신호선(51)으로부터의 주사 신호에 의해 선택됨과 함께, 드레인 신호선(61)으로부터의 데이터 신호가 공급되는 복수의 표시 화소(200)가 매트릭스 형상으로 배치되어 구성되어 있다.
이하, 표시 화소(200)의 상세한 구성에 대하여 설명한다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는, P 채널형 TFT(41) 및 N 채널형 TFT(42)로 이루어지는 회로 선택 회로(40)가 설치되어 있다. TFT(41, 42)의 양 드레인은 드레인 신호선(61)에 접속됨과 함께, 이들의 양 게이트는 회로 선택 신호선(88)에 접속되어 있다. TFT(41, 42)는 회로 선택 신호선(88)으로부터의 선택 신호에 따라 어느 한쪽이 온한다. 또한, 후술하는 바와 같이 회로 선택 회로(40)와 쌍을 이루어서, 회로 선택 회로(43)가 설치되어 있다.
이에 따라, 후술하는 아날로그 표시 모드(풀컬러 동화상 대응)와 디지털 표시 모드(저소비 전력, 정지 화상 대응)를 선택하여 전환하는 것이 가능해진다. 또, 회로 선택 회로(40)에 인접하여, N 채널형 TFT(71) 및 N 채널형 TFT(72)로 이루어지는 화소 선택 회로(70)가 배치되어 있다. 화소 선택 TFT(71, 72)는 각각 회로 선택 회로(40)의 회로 선택 TFT(41, 42)과 종렬로 접속됨과 함께, 이들의 양 게이트에는 게이트 신호선(51)이 접속되어 있다. 화소 선택 TFT(71, 72)는 게이트 신호선(51)으로부터의 주사 신호에 따라서 양방이 동시에 온하도록 구성되어 있다.
또한, 아날로그 영상 신호를 유지하기 위한 보조 용량(85)이 설치되어 있다. 보조 용량(85)의 한쪽의 전극(86)은 화소 선택 TFT(71)의 소스(71s)에 접속되어 있다. 다른 쪽의 전극(87)은 공통의 보조 용량선 SCL에 접속되고, 바이어스 전압 Vsc 이 공급되어 있다. 화소 선택 TFT(71)의 게이트가 개방하여 아날로그 영상 신호가 액정(21)에 인가되면, 그 신호는 1 필드 기간 유지되지 않으면 안되지만, 액정(21)만으로서는 그 신호의 전압은 시간 경과에 따라 점차로 저하한다. 그렇게 하면, 표시 얼룩으로서 나타나게 되어 양호한 표시가 얻어지지 못하게 된다. 그래서, 그 전압을 1 필드 기간 유지하기 위해서 보조 용량(85)을 설치하고 있다.
이 보조 용량(85)과 액정(21) 사이에는 회로 선택 회로(43)의 P 채널형 TFT(44)가 설치되고, 회로 선택 회로(43)의 TFT(41)와 동시에 온 오프하도록 구성되어 있다. 또한, 화소 선택 회로(70)의 TFT(72)와 액정(21)의 표시 전극(80) 사이에는, 스태틱형 메모리 회로(110), 신호 선택 회로(120)가 설치되어 있다.
스태틱형 메모리 회로(110)는 정귀환 루프를 구성하는 제1 및 제2 인버터 회로 INV1, INV2로 이루어진다. 제1 인버터 회로 INV1의 입력에는 화소 선택 TFT(72)의 소스(11s)가 접속되고, 그 출력은 제2 인버터 회로 INV2에 입력되어 있다. 그리고 제2 인버터 회로 INV2의 출력은 제1 인버터 회로 INV1의 입력에 접속되어 있다.
디지털 표시 모드에 있어서는, 회로 선택 신호선(88)의 전위가 「H」가 되고, 또한 게이트 신호선(51)의 주사 신호가 「H」로 되면, 스태틱형 메모리 회로(110)는 기입 가능해진다.
신호 선택 회로(120)는 스태틱형 메모리 회로(110)에 유지된 디지털 영상 신호에 따라서 신호를 선택하는 회로이고, 두개의 N 채널형 TFT(121, 122)로 구성되어 있다. TFT(121, 122)의 게이트에는 스태틱형 메모리 회로(120)로부터의 상보적인 출력 신호가 각각 인가되어 있기 때문에, TFT(121, 122)는 상보적으로 온 오프한다.
여기서, TFT(122)가 온하면 대향 전극 신호 VC0M(신호 B)가 선택되고, TFT(121)가 온하면 그 교류 구동 신호(신호 A)가 선택되고, 회로 선택 회로(43)의 TFT(45)를 통해 액정(21)에 전압을 인가하는 표시 전극(80)에 공급된다.
다음에, 표시 화소(200)의 주변 회로에 대하여 설명하면, 표시 화소(200)의 절연성 기판(10)과는 별도의 기판인 외부 부착 회로 기판(90)에는 드라이버 스캔용 LSI(91)가 설치되어 있다. 상기 외부 부착 회로 기판(90)의 드라이버 스캔용LSI(91)로부터 수직 스타트 신호 STV가 게이트 드라이버(50)에 입력되고, 수평 스타트 신호 STH가 드레인 드라이버(60)에 입력된다. 또한 영상 신호가 데이터 신호선(62)에 입력된다.
다음에, 도 4 내지 도 5를 참조하면서, 상술한 구성의 표시 장치의 구동 방법에 대하여 설명한다. 도 5는 액정 표시 장치가 디지털 표시 모드로 선택된 경우의 타이밍도이다.
(1) 아날로그 표시 모드의 경우
모드 전환 신호 MD에 따라서, 아날로그 표시 모드가 선택되면, 데이터 신호선(62)에, 상술한 DA 변환기(3), 증폭기(4)를 통해서 아날로그 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)이 「L」이 되고, 회로 선택 회로(40, 43)의 TFT(41, 44)가 온한다.
또한, 수평 스타트 신호 STH에 기초하는 샘플링 신호에 따라서 샘플링 트랜지스터 SP가 온하여 데이터 신호선(62)의 아날로그 영상 신호가 드레인 신호선(61)에 공급된다.
또한, 수직 스타트 신호 STV에 기초하여, 주사 신호가 게이트 신호선(51)에 공급된다. 주사 신호에 따라서, TFT(71)가 온하면, 드레인 신호선(61)으로부터 아날로그 영상 신호 Sig가 표시 전극(80)에 전달됨과 함께, 보조 용량(85)에 유지된다. 표시 전극(80)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라서 액정(21)이 배향함으로써 액정 표시를 얻을 수 있다.
이 아날로그 표시 모드는 풀컬러의 동화상을 표시하는 데 적합하다.
(2) 디지털 표시 모드
모드 전환 신호 MD에 따라서, 디지털 표시 모드가 선택되면, 데이터 신호선(62)에, 디지털 영상 신호가 출력되는 상태로 설정됨과 함께, 회로 선택 신호선(88)의 전위가 「H」가 되고, 유지 회로(110)가 동작 가능한 상태로 된다.
여기서, 디지털 영상 신호는 상술한 바와 같이 신호 처리 회로(1)에 의해서 신호 처리를 한 후에, DA 변환기(3), 증폭기(4)를 통해서 데이터 신호선(62)에 입력된다.
또한, 회로 선택 회로(40, 43)의 TFT(41, 44)가 오프함과 함께, TFT(42, 45)가 온한다. 또한, 외부 부착 회로 기판(90)의 드라이버 스캔용 LSI(91)로부터, 게이트 드라이버(50) 및 드레인 드라이버(60)에 스타트 신호 STV, STH가 각각 입력된다. 그것에 따라서 샘플링 신호가 순차 발생하고, 각각의 샘플링 신호에 따라서 샘플링 트랜지스터 SP1, SP2, …, SPn이 순서대로 온하여 디지털 영상 신호 Sig를 샘플링하여 각 드레인 신호선(61)에 공급한다.
여기서 제1 행, 즉 주사 신호 G1이 인가되는 게이트 신호선(51)에 대하여 설명한다. 우선, 주사 신호 G1에 의해서 게이트 신호선(51)에 접속된 각 표시 화소 P11, P12, …, P1n의 각 TFT이 1수평 주사 기간 온한다.
제1 행 제1 열의 표시 화소 P11에 주목하면, 샘플링 신호 SP1에 의해서 샘플링한 디지털 영상 신호 S11이, 드레인 신호선(61)에 입력된다. 그리고 주사 신호 G1이 「H」가 되고, TFT(70)가 온 상태로 되면 그 드레인 신호 D1이 스태틱형 메모리 회로(110)에 기입된다.
이 디지털 표시 모드에 있어서, 디지털 영상 신호 S11의 레벨은 고전위(VH)와 저전위(VL)의 2치 출력이다. 따라서, 스태틱형 메모리 회로(110)의 임계치를 이 고전위(VH)와 저전위(VL)의 사이로 설정함으로써 기입이 가능하다.
이 스태틱형 메모리 회로(110)에서 유지된 신호는, 신호 선택 회로(120)에 입력되고, 이 신호 선택 회로(120)로 신호 A 또는 신호 B를 선택하고, 그 선택한 신호가 표시 전극(80)에 인가되고, 그 전압이 액정(21)에 인가된다. 이렇게 해서, 게이트 신호선(51)으로부터 맨 마지막 줄의 게이트 신호선(51)까지 주사함으로써, 1 화면분(1 필드 기간)의 기입이 종료한다.
그 후, 스태틱형 메모리 회로(110)에 유지된 데이터에 기초하는 표시(정지 화상의 표시)를 행한다. 또, 이 디지털 표시 모드 시에는 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 드라이버 스캔용 LSI(91)에의 전압 공급을 정지하여 이들의 구동을 멈춘다. 스태틱형 메모리 회로(110)에는 항상 전압 VDD, VSS를 공급하여 구동하고, 또한 대향 전극 전압을 대향 전극(32)에, 각 신호 A 및 B를 신호 선택 회로(120)에 공급한다.
즉, 스태틱형 메모리 회로(110)에 이 스태틱형 메모리 회로(110)를 구동하기 위한 VDD, VSS를 공급하고, 대향 전극에는 대향 전극 전압 VCOM을 인가하고, 액정 표시 패널(100)이 노멀 화이트(NW)인 경우에는, 신호 B에는 대향 전극(32)과 동일한 전위의 전압을 인가하고, 신호 A에는 액정을 구동하기 위한 교류 전압(예를 들면 60㎐)을 인가할 뿐이다.
이에 따라, 1 화면분을 유지하여 정지 화상으로서 표시할 수 있다. 또한 다른 게이트 드라이버(50), 드레인 드라이버(60) 및 외부 부착 LSI(91)에는 전압이 인가되어 있지 않은 상태이다.
이 때, 드레인 신호선(61)에 디지털 영상 신호로 「H(하이)」가 스태틱형 메모리 회로(110)에 입력된 경우에는 신호 선택 회로(120)에 있어서 제1 TFT(121)에는 「L」이 입력되게 되기 때문에 제1 TFT(121)는 오프가 되고, 다른 쪽의 제2 TFT(122)에는 「H」가 입력되게 되기 때문에 제2 TFT(122)는 온이 된다.
그렇게 하면, 신호 B가 선택되어 액정에는 신호 B의 전압이 인가된다. 즉, 대향 전극(32)과 동일한 전압 VCOM이 인가되어, 전계가 발생하지 않아서 액정(21)은 기립하지 않기 때문에, NW의 표시 패널로서는 백 표시로서 관찰할 수 있다.
드레인 신호선(61)에 디지털 영상 신호로 「L」이 스태틱형 메모리 회로(110)에 입력된 경우에는 신호 선택 회로(120)에 있어서 제1 TFT(121)에는 「H」가 입력되게 되기 때문에 제1 TFT(121)는 온이 되고, 다른 쪽의 제2 TFT(122)에는 「L」이 입력되게 되기 때문에 제2 TFT(122)는 오프가 된다. 그렇게 하면, 신호 A가 선택되어 액정(21)에는 신호 A의 교류 전압이 인가되어, 액정(21)이 전계에 의해서 기립하기 때문에, NW의 표시 패널로서는 흑 표시로서 관찰할 수 있다.
또, 상술한 실시 형태에 있어서는, 디지털 표시 모드에 있어서, 1 비트의 디지털 데이터 신호를 입력한 경우에 대해 설명하였지만, 본 발명은 그것에 한정되는 것은 아니고, 복수 비트의 디지털 데이터 신호의 경우라도 적용하는 것이 가능하다. 이에 따라, 다계조의 표시를 행할 수 있다. 그 때, 입력하는 비트수에 따른 유지 회로 및 신호 선택 회로의 수로 할 필요가 있다. 또한, 상술한 신호 처리 회로(1)의 신호 처리에 대해서도 변경을 요한다.
본 발명의 표시 장치에 따르면, 아날로그 신호 증폭기를 의사적으로 디지털 드라이버처럼 사용할 수 있기 때문에, 아날로그 신호 증폭기를 이용하여 디지털 영상 신호의 전압 진폭을 증폭할 수 있다. 이에 따라, 회로의 용장을 없앨 수 있다.

Claims (5)

  1. 입력 디지털 영상 신호에 신호 처리를 실시하는 신호 처리 회로와, 신호 처리가 이루어진 디지털 영상 신호를 아날로그 영상 신호로 변환하는 디지털·아날로그 변환기와, 상기 디지털·아날로그 변환기로부터 출력되는 아날로그 영상 신호를 증폭하는 아날로그 영상 신호 증폭기와, 그 아날로그 신호 증폭기에 의해서 증폭된 영상 신호가 기입되는 스태틱형 메모리 회로를 구비하고, 그 스태틱형 메모리 회로에 유지된 디지털 영상 신호에 따라서 표시를 행하는 표시 회로를 구비한 표시 회로에서, 상기 신호 처리 회로는 입력 디지털 영상 신호를, 디지털·아날로그 변환 후에 고전위(VH)와 저전위(VL)의 2치 출력에 대응하도록 신호 처리를 행하는 것을 특징으로 하는 표시 장치.
  2. 입력 디지털 영상 신호에 신호 처리를 실시하는 신호 처리 회로와, 신호 처리가 이루어진 디지털 영상 신호를 아날로그 영상 신호로 변환하는 디지털·아날로그 변환기와, 상기 디지털·아날로그 변환기로부터 출력되는 아날로그 영상 신호를 증폭하는 아날로그 신호 증폭기와, 상기 아날로그 신호 증폭기에 의해서 증폭된 아날로그 영상 신호가 순차 입력되어 그 아날로그 영상 신호에 따라서 표시를 행하는 제1 표시 회로와, 상기 디지털 영상 신호가 상기 디지털·아날로그 변환기 및 상기 아날로그 신호 증폭기를 통해서 기입되는 스태틱형 메모리 회로를 구비하고 그 스태틱형 메모리 회로에 유지된 디지털 영상 신호에 따라서 표시를 행하는 제2 표시회로를 구비하고, 표시 모드 선택 신호에 따라서 상기 제1 표시 회로와 제2 표시 회로가 선택 가능한 표시 장치에 있어서,
    상기 제2 표시 회로가 선택되었을 때에, 상기 신호 처리 회로는 입력 디지털 영상 신호를 디지털·아날로그 변환 후에 고전위(VH)의 출력과 저전위(VL)의 출력의 2치 출력에 대응하도록 신호 처리를 행하는 것을 특징으로 하는 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 신호 처리 회로는 입력 디지털 영상 신호의 최상위 비트가 「1」일 때에 모든 비트를 「1」로 변경하고, 최상위 비트가 「0」일 때에 모든 비트를 「0」으로 변경하는 신호 처리를 행하는 것을 특징으로 하는 표시 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 스태틱형 메모리 회로의 임계치를 상기 고전위(VH)와 저전위(VL) 사이로 설정하는 것을 특징으로 하는 표시 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 스태틱형 메모리 회로는 정귀환된 제1 및 제2 인버터 회로로 이루어지는 것을 특징으로 하는 표시 장치.
KR10-2002-0019201A 2001-04-11 2002-04-09 표시 장치 Expired - Fee Related KR100465471B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001112723A JP4868652B2 (ja) 2001-04-11 2001-04-11 表示装置
JPJP-P-2001-00112723 2001-04-11

Publications (2)

Publication Number Publication Date
KR20020079531A KR20020079531A (ko) 2002-10-19
KR100465471B1 true KR100465471B1 (ko) 2005-01-13

Family

ID=18964080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019201A Expired - Fee Related KR100465471B1 (ko) 2001-04-11 2002-04-09 표시 장치

Country Status (6)

Country Link
US (1) US6873321B2 (ko)
EP (1) EP1249822A3 (ko)
JP (1) JP4868652B2 (ko)
KR (1) KR100465471B1 (ko)
CN (1) CN1264134C (ko)
TW (1) TW550416B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995044B2 (en) 2005-08-03 2011-08-09 Samsung Electronics Co., Ltd. Display device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298355B2 (en) * 2002-12-27 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100616711B1 (ko) 2003-06-20 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로
JP3925467B2 (ja) * 2003-06-20 2007-06-06 セイコーエプソン株式会社 電気光学装置及びその駆動方法並びに電子機器
JP4075880B2 (ja) * 2004-09-29 2008-04-16 セイコーエプソン株式会社 電気光学装置、データ線駆動回路、信号処理回路および電子機器
EP1720149A3 (en) 2005-05-02 2007-06-27 Semiconductor Energy Laboratory Co., Ltd. Display device
CN1858839B (zh) * 2005-05-02 2012-01-11 株式会社半导体能源研究所 显示装置的驱动方法
US8059109B2 (en) * 2005-05-20 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7636078B2 (en) * 2005-05-20 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
EP1724751B1 (en) * 2005-05-20 2013-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus
JP4595700B2 (ja) * 2005-06-21 2010-12-08 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP4466606B2 (ja) 2005-09-07 2010-05-26 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP5098395B2 (ja) * 2007-03-29 2012-12-12 セイコーエプソン株式会社 電気泳動表示パネルの駆動装置、電気泳動表示装置及び電子機器
JP5161670B2 (ja) * 2008-06-25 2013-03-13 株式会社ジャパンディスプレイイースト 表示装置
KR101534203B1 (ko) * 2008-10-14 2015-07-07 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
EP2544169A4 (en) * 2010-03-03 2015-04-22 Sharp Kk DISPLAY DEVICE, ITS CONTROL METHOD, AND LIQUID CRYSTAL DISPLAY DEVICE
JP5646925B2 (ja) * 2010-09-08 2014-12-24 株式会社ジャパンディスプレイ 画像表示装置およびその駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH10268258A (ja) * 1997-03-27 1998-10-09 Victor Co Of Japan Ltd 液晶画像表示装置
JP2002091366A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置
JP2002091396A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置及びその制御方法
JP2002268611A (ja) * 2001-03-12 2002-09-20 Toshiba Corp 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS6064395A (ja) * 1983-09-20 1985-04-12 セイコーエプソン株式会社 アクティブパネル用集積回路基板
JPS62117071A (ja) * 1985-11-15 1987-05-28 Matsushita Graphic Commun Syst Inc 階調選択装置
JPS63108379A (ja) * 1986-10-27 1988-05-13 キヤノン株式会社 階調変換装置
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3180972B2 (ja) * 1992-03-05 2001-07-03 ローム株式会社 Ｌｅｄ駆動用ｉｃ
JPH06161386A (ja) * 1992-11-25 1994-06-07 Sharp Corp 誤差補正装置
US5537650A (en) * 1992-12-14 1996-07-16 International Business Machines Corporation Method and apparatus for power management in video subsystems
JP3199199B2 (ja) * 1993-05-14 2001-08-13 日本電信電話株式会社 Δς型ａ／ｄ変換器
JP3360391B2 (ja) * 1993-06-24 2002-12-24 セイコーエプソン株式会社 画像処理装置および画像処理方法
JPH07129125A (ja) * 1993-10-29 1995-05-19 Sanyo Electric Co Ltd 画素配列表示装置
JPH07281153A (ja) * 1994-04-12 1995-10-27 Sharp Corp 液晶表示装置
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
US6329973B1 (en) * 1995-09-20 2001-12-11 Hitachi, Ltd. Image display device
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3319561B2 (ja) 1996-03-01 2002-09-03 株式会社東芝 液晶表示装置
US6072454A (en) * 1996-03-01 2000-06-06 Kabushiki Kaisha Toshiba Liquid crystal display device
JP3305946B2 (ja) * 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
EP0797182A1 (en) 1996-03-19 1997-09-24 Hitachi, Ltd. Active matrix LCD with data holding circuit in each pixel
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5790090A (en) * 1996-10-16 1998-08-04 International Business Machines Corporation Active matrix liquid crystal display with reduced drive pulse amplitudes
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JP4189062B2 (ja) * 1998-07-06 2008-12-03 セイコーエプソン株式会社 電子機器
DE69934201T2 (de) 1998-08-04 2007-09-20 Seiko Epson Corp. Elektrooptische einheit und elektronische einheit
JP2000132148A (ja) * 1998-10-23 2000-05-12 Matsushita Electric Ind Co Ltd デジタル映像信号処理装置
JP2001242819A (ja) 2000-12-28 2001-09-07 Seiko Epson Corp 電気光学装置及び電子機器
KR100760935B1 (ko) * 2001-02-19 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH10268258A (ja) * 1997-03-27 1998-10-09 Victor Co Of Japan Ltd 液晶画像表示装置
JP2002091366A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置
JP2002091396A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置及びその制御方法
JP2002268611A (ja) * 2001-03-12 2002-09-20 Toshiba Corp 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995044B2 (en) 2005-08-03 2011-08-09 Samsung Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
EP1249822A3 (en) 2006-03-22
JP2002311902A (ja) 2002-10-25
CN1380637A (zh) 2002-11-20
TW550416B (en) 2003-09-01
US6873321B2 (en) 2005-03-29
CN1264134C (zh) 2006-07-12
EP1249822A2 (en) 2002-10-16
US20020163591A1 (en) 2002-11-07
JP4868652B2 (ja) 2012-02-01
KR20020079531A (ko) 2002-10-19

Similar Documents

Publication Publication Date Title
JP5019668B2 (ja) 表示装置及びその制御方法
KR100465471B1 (ko) 표시 장치
KR101182538B1 (ko) 액정표시장치
WO2011108166A1 (ja) 表示装置およびその駆動方法、ならびに液晶表示装置
JP2009014842A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
JP2012088736A (ja) 表示装置
JP2005134910A (ja) フラットパネルディスプレイの駆動において減少された電力消耗を提供するドライバ回路及び方法
KR100459624B1 (ko) 표시 장치
KR100465472B1 (ko) 액티브 매트릭스형 표시 장치
JP5098619B2 (ja) 表示駆動装置及びそれを備えた表示装置
KR100498968B1 (ko) 표시 장치
KR100652382B1 (ko) 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법
KR100522060B1 (ko) 표시 장치
US20060238479A1 (en) Display device
JP2012063790A (ja) 表示装置
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
KR100499568B1 (ko) 액정표시패널
KR20070005279A (ko) 액정표시장치 및 이의 구동방법
KR101244658B1 (ko) 액정표시소자
WO2011077825A1 (ja) 液晶表示装置、液晶表示装置の駆動方法並びに電子機器
JP2002311907A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020409

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20041229

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20041230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20071224

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20081224

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20081224

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee