JPH09329806A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】動画表示においても消費電力を低減できるよう
にした液晶表示装置を提供すること。 【解決手段】複数の画素をマトリックス状に配列し、各
画素には画素信号線より画素信号を与えると共に、画素
信号は画素毎に設けた保持手段に保持させ、この保持手
段に保持させた画素信号を電圧としてその画素の液晶セ
ルに加えることにより、画像表示するようにした液晶表
示装置において、前記画素信号を電流信号とすると共
に、各画素にはこの電流信号を電圧信号に変換して保持
手段C10 に保持させる変換手段C10,Tr13を設けた構成と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、低消費電力化を図
った液晶表示装置に関する。

【０００２】

【従来の技術】近年においては液晶表示装置は、駆動電
圧の低電圧化や駆動周波数の低減により、低消費電力化
されてきているが、さらに、低消費電力化できる構造と
して、一画素毎にメモリを備えた構造が提案されている
（特開昭５８‐１９６５８２号公報または特開平３‐７
７９２２号公報参照）。この技術を採用することによ
り、静止画については、ひとたび表示信号を各画素に伝
送してしまえば、その後はその画素のメモリに保持され
た信号で、その画素を常時表示すれば良い。そのため、
消費電力は理論上、極性反転のための消費電力だけにな
ることから、静止画については、消費電力は“０”に限
りなく近づいてきている。

【０００３】しかし、近年、マルチメディア化が進み、
動画像を表示する必要が増大しており、しかも、その動
画像は画素情報が速い速度で逐次変化する画像であるこ
とから、画素毎にメモリを持たせていても、そのメモリ
には高頻度で画素の信号を書き替える必要が生じる。そ
して、このように高頻度で画素の書き替えを行うように
なると、従来と同様に大幅に電力を消費してしまう。

【０００４】液晶表示装置の概略的な回路構成例を図２
５に示す。図２５の（ａ）に、液晶表示装置の要部の構
成をブロック図で示す。液晶表示装置は、図２５（ａ）
に示すように、液晶表示パネル１０と、信号線駆動回路
１１と、ゲート線駆動回路１２と、バッファ回路１３
と、コモン駆動回路１４と制御信号発生回路１５とを具
備する。

【０００５】液晶表示パネル１０は、図２５の（ｂ）に
示すように、複数個の微小な液晶セルＣＥＬをマトリッ
クス状に配設したものであり、それぞれの行単位で行駆
動用の行走査線（ゲート信号線）Ｌa1，Ｌa2〜Ｌamを、
そして、列単位でそれぞれ画素信号線Ｌb1，Ｌb2〜Ｌbn
を配してあり、各液晶セルＣＥＬはそれぞれ対応の行走
査線によりスイッチＳＷが駆動されて、画素信号線から
の画素信号が対応の液晶セルＣＥＬに印加され、画素表
示される構成である。

【０００６】液晶セルＣＥＬはこの画素信号線からの印
加電位と、コモン電源（共通電源）ＶCOM 電位との電位
差分の電位が加えられることにより、その電位対応に画
素濃度を変化させる。

【０００７】コモン電源ＶCOM は共通電位の電源であ
り、これはコモン駆動回路１４により発生されるように
なっている。なお、制御信号発生回路１５は表示動作に
必要な各種の制御信号を発生して各部に与え、所要の動
作を行えるように制御している。また、各液晶セルＣＥ
Ｌに対応して、それぞれサンプリング用のスイッチＳＷ
が設けてあり、このスイッチＳＷはそれぞれＴＦＴ（薄
膜トランジスタ）で構成されていて、そのゲート端子は
対応する行の行走査線Ｌa1（〜Ｌa2〜Ｌam）に接続さ
れ、当該行走査線の信号によりオンオフ制御される構成
である。また、各スイッチＳＷはそれぞれ対応の列の画
素信号線Ｌb1（〜Ｌb2〜Ｌbn）と液晶セルＣＥＬとの間
にソース‐ドレイン間を接続して信号線駆動回路１１の
出力を液晶セルＣＥＬに与えることができるようにした
構成である。

【０００８】ゲート線駆動回路１２は順次、行走査線Ｌ
a1，Ｌa2〜Ｌamに駆動信号を与えて行単位で各液晶セル
のスイッチＳＷを構成するＴＦＴのゲートに信号を与
え、当該スイッチＳＷを駆動制御するためのものであ
る。

【０００９】このような構成において、ゲート線駆動回
路１２は垂直方向に配列した全行走査線Ｌa1，Ｌa2〜Ｌ
amを走査する時間周期でゲート線駆動信号をＧ１，Ｇ
２，Ｇ３，〜Ｇｍに順に発生する。

【００１０】ゲート線駆動信号Ｇ１，Ｇ２，Ｇ３，〜Ｇ
ｍの出力端子は行対応にその該当の行走査線Ｌa1，Ｌa2
〜Ｌamに接続されており、従って、当該ゲート線駆動信
号が発生された行走査線において、その行に接続されて
いる液晶セルの各スイッチＳＷがオンオフ制御されるこ
とになる。このようにして、ゲート線駆動回路１２によ
り、各行走査線が順次走査されることになる。

【００１１】一方、画像信号がバッファ回路１３を介し
て信号線駆動回路１１に与えられ、信号線駆動回路１１
では、行走査線の走査に対応して、その走査中の行の各
画素の状態を画像信号対応に制御すべく、その走査中の
行の各画素の表示信号がそれぞれ各画素対応に出力さ
れ、この各表示信号が各画素位置対応に配された画素信
号線Ｌb1，Ｌb2〜Ｌbnに出力される。

【００１２】図２５（ｂ）に示す如き、液晶表示パネル
においては、行走査線の信号をＯＮすることによって、
その行対応の液晶セルの各ＳＷがＯＮすると共に、信号
線駆動回路１１からの上述のような制御により、走査中
の行の各画素対応の表示信号を与えることで、表示画像
の内容対応の表示信号が画素信号線Ｌb1，Ｌb2〜Ｌbnを
介して入力され、コモン駆動回路１４から与えられるコ
モン電圧との電位差分の電圧が、液晶セルＣＥＬに印加
されて画素表示がなされる。

【００１３】ここで、液晶表示装置の駆動回路（モジュ
ール回路）の消費電力が、どの様な要因で決まるかを検
討する。なお、ここでは直流的に流れるバイアス電流に
よる消費電力については当該モジュール回路の消費電力
には含めないものとする。

【００１４】液晶表示装置の駆動回路は上述したよう
に、基本的に、信号線駆動回路、バッファ回路、制御信
号発生回路、コモン駆動回路、ゲート線駆動回路に分け
られる。以下、それぞれについて詳細に述べる。

【００１５】[i] 信号線駆動回路 信号線駆動回路は、信号線を駆動するための駆動ＩＣで
ディジタル式とアナログ方式に分けられるが、一般にＯ
Ａ画像がディジタルであることから、整合性の良いディ
ジタル式について消費電力を検討する。

【００１６】ディジタル式の駆動ＩＣは基本的に信号の
サンプリング時間を決めるシフトレジスタ、ディジタル
信号をラッチするラッチ回路、このラッチ回路のラッチ
したディジタル信号をアナログ信号に変換するＤ／Ａ変
換回路、信号線を駆動する出力バッファからなる。

【００１７】ここで、消費電力を決める要因は、ラッチ
回路と出力バッファであるので、この２つのみ考える。
ラッチ回路の最大消費電力Ｐl は、画像信号に関する入
力等価容量をＣl 、サンプリングクロックに関する入力
等価容量をＣCK、画像のサンプリング周波数をｆs 、ラ
ッチ回路電源電圧をＶl でそれぞれ表すと、以下のよう
になる。

【００１８】 Ｐl ＝（Ｃl ＋２ＣCK）＊ｆs ／２＊Ｖ² …(1) 出力バッファの最大消費電力Ｐobは、信号線容量をＣs
s、水平駆動周波数をｆh 、水平の画素数をＮh 、信号
線電圧をＶssでそれぞれ表すと以下のようになる。

【００１９】 Ｐob＝Ｎh ＊Ｃss＊ｆh ＊Ｖs ² ／２ …(2) [ii] バッファ回路 バッファ回路は、入力のディジタル信号を受けてノイズ
除去や波形整形をして信号線駆動回路に安定な信号を供
給する部分で、省略される場合もあるが、基本的に必要
であるので考慮しておく。バッファ回路の最大消費電力
Ｐb は、クロックｆs に関する回路の入力等価容量をＣ
bc、画像信号に関する回路の入力等価容量をＣbp、バッ
ファ回路の電源電圧をＶb でそれぞれ表すと、以下のよ
うになる。

【００２０】 Ｐb ＝（２Ｃbc＋Ｃbp）＊ｆs ／２＊Ｖb …(3) [iii] 制御信号発生回路 制御信号発生回路は、基本的にゲートアレイ化してお
り、信号により内部の周波数が異なるが、主に画像のサ
ンプリングクロックｆs に関係する消費電力が重要なフ
ァクターと考えられる。ゲートアレイ全体の最大消費電
力Ｐgaは、クロックｆs に関する回路の等価内部容量を
Ｃgac 、画像信号に関する回路の入力等価容量をＣgap
、ゲートアレイの電源電圧をＶgaでそれぞれ表すと、
以下のようになる。

【００２１】 Ｐga＝（２Ｃgac ＋Ｃgap ）＊ｆs ／２＊Ｖga² …(4) [iv] コモン駆動回路 コモン駆動回路は、コモン容量Ｃc を駆動するためのも
めで、コモン駆動回路の最大消費電力Ｐc は、コモンの
駆動周波数をｆc 、コモン駆動回路の電源電圧をＶc で
表すと、以下のようになる。なお、コモン反転の場合、
コモンの駆動周波数ｆc は水平駆動周波数ｆh の半分で
ある。

【００２２】Ｐc ＝Ｃc ＊ｆc ＊Ｖc ² …(5) [v] ゲート線駆動回路 ゲート線駆動回路は、ゲート線の容量Ｃg を駆動するた
めめもので、ゲート線駆動回路の最大消費電力Ｐg は、
ゲート線の駆動周波数をｆg 、ゲート線駆動回路の電源
電圧をＶg で表すと以下のようになる。なお、ゲート線
の駆動周波数ｆg は、通常、水平駆動周波数ｆh であ
る。

【００２３】Ｐg ＝Ｃg ＊ｆh ＊Ｖg …(6) [vi] 回路全体の消費電力Ｐall 以上より、回路全体の消費電力Ｐall は、以下のように
なる。

【００２４】 Ｐall ＝Ｐl ＋Ｐob＋Ｐb ＋Ｐga＋Ｐc ＋Ｐg ＝（Ｃl ＋２ＣCK）＊ｆs ／２＊Ｖl ² −Ｎh ＊Ｃs ＊ｆh ＊Ｖs ² ／２＋（２Ｃbc＋Ｃbp）＊ｆs ／２＊Ｖb ² ＋（２Ｃgac ＋Ｃgap ）＊ｆs ／２ ＊Ｖga² ＋Ｃc ＊ｆc ＊Ｖc ² ＋Ｃg ＊ｆh ＊Ｖg （ここで、コモンは一定電圧でＮh ＊Ｃss＞＞Ｃg とす
ると、 Ｐall ＝（Ｃl ＋２ＣCK＋２Ｃbc＋Ｃbp＋２Ｃgac ＋Ｃgap ）＊（ｆs ／２ ）＊Ｖ² 十Ｎh ＊Ｃss＊｛ｆh ／２）＊Ｖ² ＝Ｐ_all （Ｃ、ｆ、Ｖ） …(7) となり、容量Ｃと駆動周波数ｆ（水平周波数と画像のク
ロック周波数）とディジタル系の電源電圧Ｖの関数とな
る。ここで、上記容量Ｃはデバイス構造、また、上記電
圧Ｖはプロセスおよび液晶のＶ‐Ｔ特性など、ＩＣおよ
び液晶表示パネル構造で決まってしまう。しかし、周波
数ｆは画像の水平走査周波数やフリッカ特性など、シス
テム及び画質から決まってくるもので、駆動法により下
げることが可能である。

【００２５】次に、液晶表示パネルの消費電力がどのよ
うな要因で決まるかを検討する。液晶表示パネルは、基
本的に図２５に示すように、画素信号線と行走査線（ゲ
ート線）によってそれぞれ画像信号と走査信号が伝達さ
れ、画素表示される。この時、画素信号線と行走査線の
容量Ｃsig 、Ｃg を駆動するために、それぞれＣsigｆ
Ｖ² 、Ｃg ｆＶ² の電力が消費される。この電力消費分
は液晶セルＣＥＬの表示に直接的に寄与するものでない
から、損失分である。

【００２６】これを低減するには容量Ｃ、周波数ｆ、電
圧Ｖを下げる必要がある。そして、静止画であれば、周
波数ｆを“０”にすることができるが、動画であれば、
通常、これを“０”にすることはできないし、複雑な画
像であれば各液晶セルＣＥＬの表示濃度が頻繁に変わる
ことになるので、そのための駆動する電力も増加してし
まうという問題がある。

【００２７】先に提案されている画素メモリ付きＬＣＤ
は、スイッチＳＷを介して得た表示信号を当該画素メモ
リに保持させ、このメモリ内容を用いて画素の表示に供
するものであるが、これは静止画像表示に供する場合
に、駆動周波数ｆや静的消費電力を低減する効果のある
技術であるもの、動画表示に供される場合には、当然、
駆動周波数ｆを上げる必要があり、そのために全体の消
費電力は増加してしまう。

【００２８】

【発明が解決しようとする課題】以上のように、従来の
画素メモリ付き液晶表示装置においては、表示画像の表
示信号を画素毎に保持できるようにしたことにより、静
止画表示に供する場合には一旦、画素信号を各画素のメ
モリに記憶させると、メモリの書き替えは必要としない
から、駆動周波数ｆや静的消費電力を低減する効果が期
待できるが、動画表示の場合には常に書き替えを必要と
することから、静止画表示のような消費電力低減効果が
全く期侍できないという問題があった。

【００２９】そこで、この発明の目的とするところは、
画素メモリ付き液晶表示装置において、動画表示の際に
も消費電力を低減でき、携帯機器に画像表示装置として
用いる場合においても携帯機器の主電源であるバッテリ
の消耗を最小限に抑え、バッテリ駆動時間をより長くで
きる低消費電力型の液晶表示装置を提供することにあ
る。

【００３０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は次のように構成する。すなわち、第１に
は、複数の画素をマトリックス状に配列し、各画素には
画素信号線より画素信号を与えると共に、この画素信号
は画素毎に設けた保持手段に保持させ、この保持手段に
保持させた前記画素信号を電圧としてその画素の液晶セ
ルに加えることにより、画像表示するようにした液晶表
示装置において、前記画素信号を電流信号とすると共
に、各画素にはこの電流信号を電圧信号に変換して保持
手段に保持させる変換手段を設けた構成とする。

【００３１】このような構成によれば、液晶表示装置
は、液晶セルを駆動する画素信号は電流で与え、画素内
で電圧信号に変換することから、画素信号が電圧信号あ
る場合のように、画素信号の内容によって電圧を変化さ
せる必要はない。そのため、画素信号線を駆動する画素
信号電圧振幅をほとんど０とすることができるので、画
素信号線を駆動するために必要な電荷をほとんど無くす
ことができ、従って、動画表示においても低消費電力化
を図ることができるようになる。

【００３２】また、本発明は第２には、複数の画素をマ
トリックス状に配列し、各画素には画素信号線より画素
信号を与えると共に、この画素信号は画素毎に設けた保
持手段に保持させ、この保持手段に保持させた前記画素
信号を電圧としてその画素の液晶セルに加えることによ
り、画像表示するようにした液晶表示装置において、各
画素には前記画素信号を増幅する増幅手段をそれぞれ設
けたことを特徴とする。

【００３３】このような構成によれば、各画素には前記
画素信号を増幅する増幅手段をそれぞれ設けて画素信号
をこの増幅手段により増幅して液晶セルに与え、駆動す
るようにしたことから、画素信号を電圧信号とした場合
に、画素信号線に供給する画素信号は電圧を低くするこ
とができ、従って、画素信号を伝達する画素信号線の容
量を駆動する電圧が、当該画素信号電圧が低いことによ
り低くなることから、画素信号線容量駆動に消費される
電力を大幅に減らすことができる。

【００３４】

【発明の実施の形態】以下、本発明の具体例について図
面を参照して説明する。

【００３５】［画素メモリ付き液晶表示装置の低消費電
力化技術（Ｉ）］ここで説明する本発明の第１および第
２の具体例は、液晶表示パネルを駆動するドライバ出力
信号（画素信号線駆動回路の画素信号）を、従来のよう
な電圧信号ではなく、電流信号とし、電圧の場合に避け
ることができなかった信号変化に伴う液晶表示パネルの
信号線容量を駆動するといったことをなくし、信号線容
量駆動に対しての消費電力の問題を解消するようにした
ものである。

【００３６】基本コンセプトを図１に示す。図におい
て、ＴＦＴ‐ＬＣＤは液晶表示パネルであり、行および
列方向に配列された複数の画素から構成されている。複
数の画素は列方向はそれぞれの列対応の画素信号線によ
り、また、行方向はそれぞれの行対応の行走査線により
駆動され、表示に供される。

【００３７】また、ＶＩは電圧信号として与えられる入
力画像信号を電圧‐電流変換して画素信号線に与える電
圧‐電流変換部であり、ＧＤＲＶはゲート線ドライバ
で、行走査線を駆動するためのものであり、ＩＶは電流
‐電圧変換部で画素信号線を介して与えられた電流信号
を電圧信号に変換するためのものであり、ＬＣは表示画
素部分となる液晶で、この電流‐電圧変換部ＩＶで変換
された電圧信号にて駆動されて画素表示するものであ
る。

【００３８】電圧信号である画像信号は、電圧‐電流変
換部ＩＶにて電流信号に変換され、複数の画素信号線の
うちの対応する画素信号線に出力され、ゲート線ドライ
バＧＤＲＶにより駆動された行対応の画素位置の電流‐
電圧変換部ＶＩによって電圧変換されて液晶ＬＣに与え
られ、この液晶ＬＣを表示駆動する。

【００３９】このように、液晶表示パネルを駆動するド
ライバ出力信号（画素信号線駆動回路の画素信号）を、
従来のような電圧信号ではなく、電流信号とし、電圧の
場合に避けられなかった信号変化に伴う液晶表示パネル
の信号線容量を駆動するといった現象が生じないように
し、信号線容量駆動に対しての消費電力の問題を解消す
る。

【００４０】このようなコンセプトに基づく具体例を以
下、説明する。

【００４１】（第１の具体例）図２、図３、図４に第１
の具体例を示す。図２は、ＬＣＤモジュール全体の回路
ブロック図、図３は、ドライバＬＳＩである電流駆動信
号線ドライバの回路ブロック図、図４は本発明のドライ
バの出力回路構成を示している。

【００４２】図２において、１０１はディジタル信号処
理回路、１０２はディジタルＬＳＩ（電流駆動信号線ド
ライバ；画素信号線駆動回路）、１０３はタイミング制
御回路（制御信号発生回路）、１０４は液晶表示パネル
（ＴＦＴ‐ＬＣＤ）、１０５はゲート線ドライバ（ゲー
ト線駆動回路）である。

【００４３】液晶表示パネル（ＴＦＴ‐ＬＣＤ）は、図
２５（ｂ）で説明した如き画素配列であり、ここでは図
示してないが図２５（ｂ）で説明したように、複数個の
微小な液晶セルＣＥＬをマトリックス状に配設したもの
であって、それぞれの行単位で行駆動用の行走査線Ｌa
1，Ｌa2〜Ｌamを、そして、列単位でそれぞれ画素信号
線Ｌb1，Ｌb2〜Ｌbnを配してあり、各液晶セルＣＥＬは
それぞれ対応の行走査線によりスイッチＳＷが駆動され
て、画素信号線からの画素信号が対応の液晶セルＣＥＬ
に印加され、画素表示される構成である。

【００４４】液晶セルＣＥＬはこの画素信号線からの印
加電位と、コモン電源（共通電源）ＶCOM 電位との電位
差分の電位が加えられることにより、その電位対応に画
素濃度を変化させる。

【００４５】電流駆動信号線ドライバ１０２は画素信号
線駆動回路であって、画像信号を受けて、これを画像信
号対応のアナログ信号にして画素対応の画素信号線に出
力し、液晶表示パネル１０４に与えてこの液晶表示パネ
ル１０４の画素である液晶セルを画像表示のために駆動
するものであり、この電流駆動信号線ドライバ１０２は
複数あって、液晶表示パネル１０４の画素信号線数対応
に配される。電流駆動信号線ドライバ１０２は複数の出
力端子を持ち、１個で複数画素信号線のドライブを行う
ことができる。

【００４６】ディジタル信号処理回路１０１はＲＧＢの
表示信号をＲ，Ｇ，Ｂの色成分別に受け、これを複数あ
る電流駆動信号線ドライバ１０２の各受け持ち画素信号
線の配置位置に応じて振り分けるように、変換処理する
ためのものである。

【００４７】また、タイミング制御回路１０３は画像信
号の水平／垂直同期信号Ｈ‐ＳＹＮＣ，Ｙ‐ＳＹＮＣを
受け、クロック信号ＣＬＯＣＫや画像表示のための各種
の制御信号ＣＴＲＬを出力するためのものであり、これ
らの信号によりディジタル信号処理回路１０１、電流駆
動信号線ドライバ１０２、ゲート線ドライバ１０５は画
像表示のための所定の駆動動作を行う。

【００４８】ゲート線ドライバ１０５は順次、行走査線
に駆動信号を与えて行単位で各液晶セルのスイッチＳＷ
を構成するＴＦＴのゲートに信号を与え、液晶セルのス
イッチＳＷを構成している当該ＴＦＴ（スイッチＳＷ）
を駆動制御するためのものである。

【００４９】また、電流駆動信号線ドライバ１０２は入
力である画像信号を受けてこれをシリアル／パラレル変
換するＳ／Ｐ変換部ＳＰＣと、このパラレル変換された
画像信号を画面表示の１ライン分、保持するラインメモ
リＬＭと、このラインメモリＬＭに保持された１ライン
分の画像信号をそれぞれの画素の階調値対応のアナログ
信号として出力するものであり、画素位置対応の出力端
子を有してその各出力端子より対応の画素用のアナログ
信号を出力するものである。

【００５０】このような構成において、まず、図２にお
ける画像信号である表示信号ＲＧＢがディジタル信号処
理回路１０１に入力されると、当該ディジタル信号処理
回路１０１は各画素領域対応に配されている電流駆動信
号線ドライバ１０２へ信号を振り分ける。この時のタイ
ミングをタイミング制御回路１０３で作成する。

【００５１】電流駆動信号線ドライバ１０２に送られた
信号は、この電流駆動信号線ドライバ１０２において、
タイミング制御回路１０３からのクロック信号ＣＬＯＣ
Ｋに従いつつ、直並列変換（Ｓ／Ｐ変換）された後、１
ラインメモリの記憶容量を有するラインメモリＬＭに与
えられ、ここに保持される。

【００５２】ラインメモリＬＭではタイミング制御回路
１０３からのＬＯＡＤ信号により書込タイミングを合わ
せ、この保持した１ライン分の信号を出力回路ＯＵＴに
出力し、出力回路ＯＵＴではこの信号をＤ／Ａ変換して
アナログ信号化した後、液晶表示パネル（ＴＦＴ‐ＬＣ
Ｄ）１０４における対応の画素信号線にそれぞれ与えて
この液晶表示パネル１０４を駆動する。

【００５３】出力回路ＯＵＴにおけるこのＤ／Ａ変換に
用いる方式には種々のものがあるが、各画素信号線出力
に一個ずつ個別にＤ／Ａ変換器を具備するようにした完
全Ｄ／Ａ方式と呼ばれる方式の従来構成例を図７に示
す。

【００５４】この従来の完全Ｄ／Ａ方式の場合、例え
ば、入力３ビット構成としてこれをアナログ信号に変換
するには入力段に容量Ｃ１，Ｃ２，Ｃ３をそれぞれ設
け、これら容量Ｃ１，Ｃ２，Ｃ３を介してオペアンプＯ
Ｐの反転側入力端子に入力を与えると共に、オペアンプ
ＯＰの非反転側入力端子は接地し、オペアンプＯＰの出
力端子と反転側入力端子との間を容量ＣL を介して接続
する。ビットデータであるＤ１，Ｄ２，Ｄ３の計３ビッ
ト構成の入力ディジタル信号（画素信号データ）は、Ｄ
１については容量Ｃ１を介して、また、Ｄ２については
容量Ｃ２を介して、また、Ｄ３については容量Ｃ３を介
して入力される構成としてある。容量Ｃ１，Ｃ２，Ｃ３
は Ｃ１：Ｃ２／２＝Ｃ３／４ なる関係である。

【００５５】そして、Ｄ１，Ｄ２，Ｄ３の計３ビット構
成の入力ディジタル信号は容量Ｃ１，Ｃ２，Ｃ３（Ｃ
１：Ｃ２／２＝Ｃ３／４）と容量ＣL およびオペアンプ
ＯＰで構成される加算器により加算され、Ｄ／Ａ変換さ
れてデータ値対応のアナログ電圧信号になり、液晶セル
の駆動電圧として使用される。

【００５６】つまり、この構成の場合、電圧信号として
入力されたディジタル信号を電圧の駆動信号に変換して
いる。この時、駆動する液晶表示パネル１０４の信号線
容量をＣｐとするとＰ＝Ｃp ｆＶ² なる無駄な消費電力
Ｐを費やしている。このことは、液晶の１画素容量をＣ
LCとすると、実際にはＣLCｆＶ² （ＣLC＜＜Ｃｐ）の消
費電力で済むものを、Ｃp ｆＶ² も無駄に電力消費して
いることを示している。

【００５７】これに対する改善例としての具体例が、図
４に示す本発明のドライバの出力回路であり、この本発
明の第１の具体例におけるＤ／Ａ変換回路は、入力ディ
ジタル信号電圧を電流に変換して、それらを単に重み付
け電流加算して電流として出力する方式である。

【００５８】ここに示す構成は、入力３ビット構成を例
としてこれをアナログ信号に変換するものであるが、入
力段に抵抗Ｒ１，Ｒ２，Ｒ３をそれぞれ設け、Ｄ１，Ｄ
２，Ｄ３よりなる計３ビット構成の入力ディジタル信号
は、Ｄ１については抵抗Ｒ１を介して、また、Ｄ２につ
いては抵抗Ｒ２を介して、また、Ｄ３については抵抗Ｒ
３を介して入力される構成としてある。

【００５９】Ｔｒ１〜Ｔｒ６はトランジスタ（ＦＥＴ）
であり、これらのうち、Ｔｒ１、Ｔｒ２は定電流源を、
また、Ｔｒ３、Ｔｒ４はカレントミラー回路を構成して
いる。また、Ｔｒ５は出力の電圧を一定にしているもの
である。

【００６０】前記抵抗Ｒ１，Ｒ２，Ｒ３は、３ビット構
成の入力ディジタル信号Ｄ１，Ｄ２，Ｄ３を電流に変換
して、加算するためのもので、これら抵抗Ｒ１，Ｒ２，
Ｒ３により電流値に変換されて加算された電流信号はＴ
ｒ３のゲートおよびドレイン、そして、Ｔｒ４のゲート
に入力される構成としてある。

【００６１】つまり、Ｔｒ１、Ｔｒ２は定電流源を構成
しており、また、Ｔｒ３、Ｔｒ４はカレントミラー回路
を構成しているので、Ｄ１，Ｄ２，Ｄ３のデータ値がい
ずれも“０”（論理レベル“Ｌ”）であれば抵抗Ｒ１，
Ｒ２，Ｒ３は電流値が“０”で、抵抗Ｒ１，Ｒ２，Ｒ３
からの電流変化Ｉ１，Ｉ２，Ｉ３はないのでこのとき
は、出力Ｉout から電流は流れないが（つまり、Ｔｒ
ｌ、Ｔｒ２、Ｔｒ３、Ｔｒ４に流れる電流は同じ）、Ｄ
１，Ｄ２，Ｄ３のデータ値が変わっていずれかでも
“１”（論理レベル“Ｈ”）となり、その“１”となっ
たデータが入力されている抵抗Ｒ１（またはＲ２、また
はＲ３）から電流Ｉ１（またはＩ２、またはＩ３）が発
生すると、その分、Ｔｒ３、Ｔｒ４に流れる電流が変化
するので電流出力Ｉout が変化する。つまり、ディジタ
ル入力電圧により、駆動出力電流を変化させることがで
きる。

【００６２】このように出力された駆動電流は、画素内
において図５（ａ）ではＴｒ10と抵抗Ｒ10で示された電
流電圧変換回路で、また、図５（ｂ）ではＴｒ12と容量
Ｃ10で示された電流電圧変換回路で電圧に変換された
後、スイッチＴｒ11やＴｒ13で液晶に加えられる。

【００６３】図５（ａ）および（ｂ）は液晶表示パネル
１０４における１画素分の液晶セルの構成を示した図で
あり、図５（ａ）ではスイッチを構成するトラジスタＴ
ｒ10のゲートに行駆動線であるゲート線の信号が与えら
れ、前記の電流出力Ｉout が画素信号線を通してトラジ
スタＴｒ10のドレイン側に入力される。そして、トラジ
スタＴｒ10のソース側はトラジスタＴｒ11のドレイン‐
ソース間を介して液晶セルＬＣの駆動電極に与えられる
構成である。

【００６４】抵抗Ｒ10は電流‐電圧変換用の抵抗であ
り、トラジスタＴｒ10を介して取り込んだ前記電流出力
Ｉout をこの抵抗Ｒ10に流すことにより、電圧に変換し
てこの電圧をトラジスタＴｒ11を介して液晶セルＬＣの
駆動電圧とするものである。

【００６５】トラジスタＴｒ11は液晶セルＬＣの駆動期
間を決めるスイッチであり、トラジスタＴｒ11がオン状
態の期間、液晶セルＬＣは電流出力Ｉout 対応の階調で
画素表示することになる。

【００６６】また、図５（ｂ）ではスイッチを構成する
トラジスタＴｒ12のゲートに行走査線であるゲート線
（ゲート駆動線）の信号が与えられ、前記の電流出力Ｉ
out が画素信号線を通してトラジスタＴｒ12のドレイン
側に入力される。そして、トラジスタＴｒ12のソース側
はトラジスタＴｒ13のドレイン‐ソース間を介して液晶
セルＬＣの駆動電極に与えられる構成である。容量Ｃ10
は画素データ記憶用の容量であり、トラジスタＴｒ12の
オン時に取り込んだ前記の電流出力Ｉout を蓄積して保
持するためのものである。トラジスタＴｒ13は液晶セル
ＬＣの駆動期間を決めるスイッチであり、トラジスタＴ
ｒ13がオン状態の期間、液晶セルＬＣは容量Ｃ10の保持
電圧対応の階調で画素表示することになる。

【００６７】このような構成のうち、図５（ａ）では電
流を抵抗に流すことにより電圧に変換しているのに対し
て、図５（ｂ）では容量に電荷を蓄積することにより電
圧に変換している。この時、スイッチ抵抗が大きいとそ
の抵抗に電流が流れることにより信号線に電圧が発生し
てしまうため、トランジスタＴｒ10，Ｔｒ11，Ｔｒ12，
Ｔｒ13としてはスイッチのＯＮ（オン）抵抗が小さい単
結晶や多結晶シリコンの素子を用いる方が望ましい。

【００６８】ただし、ゆっくり駆動すれば単位時間に流
す電流が減り、発生する電圧も小さくなるので、特開平
３‐２７１７９５号公報で提案されているような低速駆
動法を用い、駆動時間を十分とることで対応することも
できる。

【００６９】以上、第１の具体例におけるＤ／Ａ変換回
路は、画素信号である入力ディジタル信号電圧を電流に
変換して、それらを単に重み付け電流加算して電流とし
て出力する方式としたものであり、電流に変換する方式
としたことで画素信号の情報内容が切り替わっても、電
圧としての変化を無くし、電圧変化が生じた場合に避け
ることのできない、駆動する液晶表示パネル１０４の信
号線容量Ｃｐに対する電荷の充放電に伴う無用な消費電
力が生じないようにしたものである。

【００７０】次に液晶セルを低消費電力で駆動できるよ
うにするために前記電流出力Ｉoutを発生して伝達でき
るようにするＤ／Ａ変換回路の別の例を第２の具体例と
して説明する。

【００７１】（第２の具体例）第２の具体例を図６に示
す。図６においてＲ１，Ｒ２，Ｒ３はそれぞれ抵抗であ
り、ＯＰはオペアンプである。入力３ビット構成を例に
とると入力段に抵抗Ｒ１，Ｒ２，Ｒ３をそれぞれ設け、
これら抵抗Ｒ１，Ｒ２，Ｒ３を介してオペアンプＯＰの
反転側入力端子に入力を与えると共に、オペアンプＯＰ
の非反転側入力端子は接地する。また、オペアンプＯＰ
の出力端子と反転側入力端子との間を繋ぐ。

【００７２】Ｄ１，Ｄ２，Ｄ３なる３ビット構成の入力
ディジタル信号（画素信号データ）は、Ｄ１については
抵抗Ｒ１を介して、また、Ｄ２については抵抗Ｒ２を介
して、また、Ｄ３については抵抗Ｒ３を介して入力され
る構成としてある。

【００７３】図６の構成では、出力対象となる画素信号
線での電圧を一定にするために、定電圧を出力し、かつ
画素情報としては電流信号で伝達できるようにするため
にオペアンプ回路を使っている。つまり、オペアンプ回
路を使用することで入力電流は電流信号としてオペアン
プ回路から出力されるので、抵抗Ｒ１，Ｒ２，Ｒ３で電
流に変換された表示信号（画素信号）はオペアンプ回路
ＯＰよりＩout となって、画素信号線に出力される。

【００７４】これが、画素を構成する液晶セルにおい
て、液晶セル内のＴＦＴトランジスタによるスイッチの
ＯＮ（オン）抵抗や、電流を電圧に変換するための抵抗
などに流れることによって画素信号線の電位が振られな
いように、オペアンプバッファ（オペアンプ回路ＯＰ）
により定電圧を与え、この定電圧下で信号は電流として
伝達するようにしている。

【００７５】この結果、画素信号線の電位は変動しない
ので、駆動する液晶表示パネル１０４の信号線容量Ｃｐ
を充放電することがないから、信号線容量Ｃｐによる無
駄な消費電力Ｐを費やす心配がなくなる。

【００７６】なお、以上説明した具体例では、画像信号
を個々の画素の駆動用の画素信号に変換するにあたり、
画素信号駆動回路である電流駆動信号線ドライバ１０２
で電圧信号を電流信号に変換するようにしたが、その前
の段階、例えばＲＧＢのモジュール入力自体が電流信号
を扱うようなものである場合や入力した後のディジタル
信号処理部で電圧信号を電流信号に変換するようにした
場合にも適用することができる。

【００７７】また、画素信号を電流信号としたことによ
り、当該画素信号としての電流の出力期間が、液晶表示
パネルの１ラインを駆動している期間より短くしても支
障がなく、また、当該画素信号としての電流の出力期間
は、電流値をほぼ一定とした場合には、表示階調により
異なるようにした構成とすることもできる。

【００７８】以上詳細に説明してきたように、第１およ
び第２の具体例は、画素表示のための信号を電流信号に
より伝達して液晶セルの駆動に供するようにしたもので
あり、これによって画素信号線容量を駆動する電圧をほ
ぼ零とすることができるので、この画素信号線容量を駆
動するための消費電力をほぼ零にすることができる。そ
の結果、消費電力を大幅に減らす事ができる。また、駆
動時間が短くなり、高速に駆動しなければならない場合
に、信号線容量とその抵抗の時定数に制限されることな
く高速に駆動信号を伝達することができる。さらに、電
流駆動を信号線のみならずモジュール全体（モジュール
入力から電流入力にするなど）に広げることにより、よ
り高速で、低消費電力化ができる。

【００７９】［画素メモリ付き液晶表示装置の低消費電
力化技術（II）］一層の低消費化を図るために、画素メ
モリ付き液晶表示装置は図２６に示すように、画素毎に
メモリ（画素メモリ容量Ｃｐ）を備えてここに画素表示
信号を記憶し、画素表示に際してはこのメモリに記憶保
持させた信号を使用する。そして、これにより、静止画
については、ひとたび画素表示信号を各画素に転送して
しまえば、保持された信号を常時表示すれば良いため、
消費電力は理論上、極性反転の為の消費電力だけになる
ことから、零に限りなく近づけることができることは既
に述べた。

【００８０】しかし、動画像を表示する必要が多くなる
と、低消費電力効果はなくなる。液晶表示パネルの消費
電力の要因は、液晶表示パネルが基本的に、信号線と走
査線（ゲート線）によってそれそれ画像信号と走査信号
が伝達され、表示される構成であり、この時、信号線と
走査線の持つ容量である信号線容量Ｃsig ，走査線容量
Ｃg を駆動するためにそれそれＣsig ×ｆＶ² 、Ｃg ×
ｆＶ² の電力が消費されることに起因している。これを
低減するには容量Ｃ、周波数ｆ、電圧Ｖを下げれば良い
が、動画の場合、ｆは零にすることはできないし、複雑
な画像であれば駆動する電力も増加してしまう。つま
り、画素メモリ付き液晶表示装置は静止画の時に駆動周
波数ｆや静的消費電力を低減するものであるが、動画が
表示されれば、当然周波数ｆが上がることになり、容量
Ｃを駆動することになって全体の消費電力は増加してし
まう。

【００８１】上述の第１および第２の具体例は、画素信
号を電流信号化することで、画素信号線容量の駆動をな
くし、低消費電力化を図るものであったが、ここでは画
素信号の振幅を小さくすることで、画素信号を出力する
画素信号線駆動回路の低消費電力化を図り、かつ、画素
信号を伝達する画素信号線の容量に消費される電力を少
なくし、以て低消費電力化を図るようにした技術を、第
３ないし第９の具体例として説明する。

【００８２】（第３の具体例）図８に第３の具体例を示
す。図８は画素１つあたりの構成を示しており、図にお
いて、Ｌajは行走査線（ゲート駆動線）、Ｌbiは画素信
号線、ＴｒはＴＦＴスイッチ、ＡＭＰは増幅率α倍の増
幅回路、ＬＣは液晶セル、Ｃp は画素メモリ容量、Ｃs
は信号線容量である。

【００８３】図８の構成においては、画素信号線Ｌbiに
より送られてきた画像信号は、ＴＦＴスイッチＴｒを介
して画素メモリ容量Ｃp に与えられ、保持されると共
に、画素メモリ容量Ｃp の保持した画素信号は増幅回路
ＡＭＰを介して増幅されて液晶セルＬＣに与えられ、こ
れを駆動するようにしてある。

【００８４】すなわち、この構成においては、ＴＦＴス
イッチＴｒは行走査線（ゲート駆動線）Ｌajにゲート駆
動信号が与えられる間、これをゲート信号として受けて
オン状態になる。そして、画素信号線Ｌbiにより送られ
てきた画像信号は、このオン状態になったＴＦＴスイッ
チＴｒにより、Ｓ／Ｈ（サンプリング／ホールド）さ
れ、画素メモリ容量Ｃp に与えられてここに保持され
る。保持された画像信号は、増幅回路ＡＭＰによってα
倍に増幅され、液晶セルＬＣに与えられてこれを駆動す
る。

【００８５】このように、第３の具体例は、１画素毎に
画素信号を記憶するメモリ回路（画素メモリ容量Ｃp ）
の保持信号を増幅する増幅回路を設けて、この増幅回路
により画素信号をα倍に増幅して液晶セルＬＣの駆動に
供するようにしたものであり、このような構成を採用す
ることにより、画素信号線に伝達する画素信号は液晶セ
ル駆動に要する信号レベルの１／αで済むようになるた
め、画素信号を電圧信号とした場合においても、振幅レ
ベルを液晶駆動電圧の１／αに小さくできる分、画素信
号線容量に消費される電力と、画素信号線駆動回路の電
力が少なくて済む。従って、低消費電力化を図ることが
できる。

【００８６】通常、画素容量に比べて信号線容量は２桁
程度大きい。その信号線容量を駆動する画素信号のレベ
ルを液晶セル駆動に要する信号レベルの１／αで済むよ
うなることは、膨大な画素数を持つ画像液晶表示パネル
にとって動画表示時の消費電力の大幅低減に寄与する。

【００８７】（第４の具体例）図９に第４の具体例を示
す。この具体例は、第３の具体例における増幅回路ＡＭ
Ｐをオペアンプで構成した例である。本具体例では、実
際にオペアンプＯＰで増幅回路ＡＭＰを構成するため
に、オペアンプＯＰの反転側入力端子を抵抗Ｒ１を介し
て接地し、さらにまた、当該反転側入力端子は抵抗Ｒ２
を介してオペアンプＯＰの出力端子に接続している。

【００８８】オペアンプＯＰの非反転側入力端子はＴＦ
ＴスイッチＴｒ１のソース‐ドレイン間を介して画素信
号線Ｌbiに接続され、ＴＦＴスイッチＴｒ１がオンの時
に画素信号線Ｌbiより画素信号の入力を受ける構成であ
る。また、オペアンプＯＰの非反転側入力端子はメモリ
容量Ｃp を介して接地してあり、サンプリングスイッチ
であるＴＦＴトランジスタＴｒ１のゲートは行走査線
（ゲート駆動線）Ｌajに接続されている。また、オペア
ンプＯＰの出力側は液晶セルＬＣに接続され、その出力
で当該液晶セルＬＣを駆動する構成である。なお、ＴＦ
ＴトランジスタＴｒ１は行走査線（ゲート駆動線）Ｌaj
にゲート駆動信号が与えられる間、これをゲート信号と
して受けてオン状態になるサンプリングスイッチであ
る。

【００８９】このような構成の回路においては、画素信
号線Ｌbiにより送られてきた画像信号は、ＴＦＴトラン
ジスタＴｒ１を介して画素メモリ容量Ｃp に与えられ、
保持されると共に、画素メモリ容量Ｃp の保持した画素
信号は増幅回路であるオペアンプＯＰを介してα倍に増
幅されて液晶セルＬＣに与えられ、これを駆動する。

【００９０】このような構成によると、オペアンプＯＰ
による増幅回路は、その増幅率αは次式で表せる。すな
わち、 α＝１＋Ｒ２／Ｒ１ であり、抵抗Ｒ１，Ｒ２の値によって、オペアンプＯＰ
による増幅回路は増幅率αが１＋Ｒ２／Ｒ１となる。つ
まり、画素信号のレベルのα倍の増幅率を持たせる増幅
回路は抵抗Ｒ１，Ｒ２をαが１＋Ｒ２／Ｒ１なる関係を
持つように設定すれば実現でき、画素信号線に供給する
画素信号を１／αにすることができる。

【００９１】（第５の具体例）図１０に第５の具体例を
示す。第５の具体例は図８の増幅回路ＡＭＰをＴＦＴト
ランジスタＴｒ２と抵抗Ｒ３で構成したものであり、画
素メモリ容量Ｃp に保持されている信号分をＴＦＴトラ
ンジスタＴｒ２のゲート入力とし、このＴＦＴトランジ
スタＴｒ２のソース側を抵抗Ｒ３を介して正極性の直流
電源ラインに接続する。また、ＴＦＴトランジスタＴｒ
２のドレインは接地する。

【００９２】このような構成において、画素メモリ容量
Ｃp に保持されている信号分を増幅回路であるＴＦＴト
ランジスタＴｒ２はα倍の増幅率で増幅して出力し、液
晶セルＬＣを駆動することになるが、この場合、ＴＦＴ
トランジスタＴｒ２の相互コンダクタンスをｇｍとする
と、ＴＦＴトランジスタＴｒ２の増幅率はｇｍ＊Ｒ３で
表される。

【００９３】つまり、画素信号のレベルのα倍の増幅率
を持たせる増幅回路は、増幅回路を抵抗Ｒ３とＴＦＴト
ランジスタＴｒ２で構成する場合、抵抗Ｒ３をα／ｇｍ
なる値に設定すれば良い。

【００９４】以上、第３ないし第５の具体例は、各画素
毎に画素信号を保持する画素メモリ容量Ｃp と、この画
素メモリ容量Ｃp に保持されている信号分を増幅して液
晶セルに与える増幅回路を持たせて、画素信号線に供給
する画素信号のレベルを増幅回路の増幅率分、小さくて
済むようにしたものである。しかし、この構成の場合、
増幅回路は各画素毎にそれぞれ設けるので、画素数が膨
大な数にのぼる液晶表示パネルでは、各画素の増幅回路
が常時、動作状態になるのは数が膨大なだけに不経済で
ある。そこで、画素毎に、液晶表示駆動する必要のある
タイミングの時のみに、その増幅回路を動作状態にする
構成として一層の省電力化を図るようにした技術を第６
の具体例として次に説明する。

【００９５】（第６の具体例）図１１に第６の具体例を
示す。これは画素信号線Ｌbiからの画素信号を増幅回路
ＡＭＰで増幅した後に、サンプリングスイッチであるＴ
ＦＴトランジスタＴｒ１を介して画素メモリ容量Ｃp に
与え、保持させるようにしたものであり、ＴＦＴトラン
ジスタＴｒ１のソース‐ドレイン間を経て画素メモリ容
量Ｃp に与える構成である。

【００９６】サンプリングスイッチであるＴＦＴトラン
ジスタＴｒ１は、行走査線（ゲート駆動線、ゲート線）
Ｌajからゲート駆動信号が与えられる間、オンして増幅
回路ＡＭＰの出力を画素メモリ容量Ｃp に蓄えることに
なるが、増幅回路ＡＭＰの動作をゲート駆動信号に同期
させてオン／オフできるようにするために、行走査線Ｌ
ajからのゲート駆動信号にてスイッチングするスイッチ
ＳＷｐを設け、増幅回路ＡＭＰの電源をこのスイッチＳ
Ｗｐで開閉制御するようにしたものである。

【００９７】画素毎に増幅回路を設けた場合に、増幅回
路の消費する静的消費電力は、全画素で消費されること
になるため、第３ないし第５の具体例のように常時、各
画素の増幅回路が動作状態にある構成とした場合には、
膨大な画素数を持つ液晶表示パネルにとって、上記静的
消費電力は非常に大きなものとなる。

【００９８】そこで、図１１の構成においては、サンプ
リングスイッチＴｒ１の前段に設けて、画素信号線Ｌbi
により送られてきた画像信号は、この増幅回路ＡＭＰに
て増幅した後、サンプリングスイッチＴｒ１を介して画
素メモリ容量Ｃp に与え、ここに保持するようにすると
共に、増幅回路ＡＭＰには当該増幅回路ＡＭＰの電源を
オンオフ制御するための電源開閉スイッチＳＷｐを設
け、この電源開閉スイッチＳＷは、行走査線Ｌajからの
ゲート駆動信号を受ける間、オン動作する構成とした。

【００９９】このようにして、ゲート駆動信号が与えら
れた間のみ、増幅回路ＡＭＰが動作状態となるようにし
て、普段は増幅回路ＡＭＰは静的消費電力がないように
した。本具体例においては、電源開閉スイッチＳＷｐは
行走査線Ｌajからのゲート駆動信号により、オンオフ動
作させるようにしているが、これはつぎのような理由に
よる。

【０１００】すなわち、増幅回路ＡＭＰが電源オフのと
き、もし、サンプリングスイッチであるＴＦＴトランジ
スタＴｒ１がオンであれば画素メモリ容量Ｃp に増幅回
路ＡＭＰの零なる信号が蓄えられることになる。従っ
て、このようなことがないように、電源開閉スイッチＳ
Ｗｐは行走査線Ｌajからのゲート駆動信号にてスイッチ
ングさせるようにして、ＴＦＴトランジスタＴｒ１と同
期的に動作するようにしている。

【０１０１】本具体例では電源開閉スイッチＳＷｐもＴ
ＦＴトランジスタＴｒ１も、ゲート駆動信号を使用して
いるために、両者はオン／オフの動作が一致しており、
電源開閉スイッチＳＷｐがオフの期間はＴＦＴトランジ
スタＴｒ１により、画素メモリ容量Ｃp は増幅回路ＡＭ
Ｐの出力側と完全に遮断されているので、画素メモリ容
量Ｃp に誤った信号が保持されることがないばかりか、
画素信号をサンプリングホールドする時点のみに、増幅
回路ＡＭＰを動作状態にする。

【０１０２】このように、自画素の画素信号の書き込み
期間、つまり、自画素が選択されている間だけＯＮ（オ
ン）となる電源開閉スイッチＳＷｐを設けたことによ
り、当該画素が選択されている期間は増幅回路ＡＭＰは
動作して消費電力が発生するが、その他の期間はオフと
なって消費電力が発生せず、また、画素信号の保持期間
は画素メモリ容量Ｃp はＴＦＴトランジスタで遮断され
ているので、画素メモリ容量Ｃp の保持内容の書き替り
は防止できることから、電源開閉スイッチＳＷｐをＯＦ
Ｆ（オフ）して増幅回路ＡＭＰを非動作とし、消費電力
の発生を抑えることができ、しかも、画素メモリ容量Ｃ
p の保持内容が変わらないので、画素表示内容も変わら
ない。

【０１０３】そして、このようにしたことにより、増幅
回路ＡＭＰが画素毎にあつても常時、増幅回路ＡＭＰに
消費される電力はほとんどないので、表示画像内容の書
き替えがない場合にはほとんど電力は消費されない構成
となる。

【０１０４】以上、第３乃至第６の具体例においては、
増幅回路を設けて液晶セルの駆動に当たっては画素信号
を増幅して与える構成としたことで、画素信号駆動回路
から各画素に伝達する画素信号のレベルを小さくできる
ようにして省電力化を図ったものであるが、動画像の場
合、フレーム間の差信号を与えることで、画像の再生表
示が可能であり、画素信号の画素信号線容量における駆
動を抑えて省電力化を図ることが可能となる。その例を
次に説明する。

【０１０５】（第７の具体例）図１２に第７の具体例を
示す。図１２は、トランジスタＴｒ３，Ｔｒ４により差
動増幅回路を構成し、この差動増幅回路の一方のトラン
ジスタＴｒ３のゲートにはサンプリングスイッチである
ＴＦＴトランジスタＴｒ１を介して画素信号を送り、差
動増幅回路の他方のトランジスタＴｒ４のゲートにはサ
ンプリングスイッチであるＴＦＴトランジスタＴｒ２を
介して画素信号を送り、前記一方のトランジスタＴｒ３
のゲート側に設けられた画素メモリ容量Ｃp1、前記他方
のトランジスタＴｒ４のゲート側に設けられた画素メモ
リ容量Ｃp2に与えてそれぞれ保持させる。

【０１０６】差動増幅回路の一方のトランジスタＴｒ３
の出力と他方のトランジスタＴｒ４の出力は選択スイッ
チＳＷexを介して選択切り替えして液晶セルＬＣに与え
る構成とする。

【０１０７】図１２の構成は、画像信号が差動増幅信号
で送られるシステムとした場合の例であるが、画像信号
を差動増幅信号で送るためには画素信号線がそれぞれに
必要になる。そのため、２倍の画素信号線数になるが、
差分をとるために、信号電圧自体は、さらに小さくなる
ので（１／２以下）消費電力をさらに低減することがで
きる。

【０１０８】また、トランジスタＴｒ３，Ｔｒ４により
差動増幅回路を構成し、この差動増幅回路の一方のトラ
ンジスタＴｒ３のゲートにはＴＦＴスイッチＴｒ１にて
画素信号を送り、差動増幅回路の他方のトランジスタＴ
ｒ４のゲートにはＴＦＴスイッチＴｒ２にて画素信号を
送り、前記一方のトランジスタＴｒ３のゲート側に設け
られた画素メモリ容量Ｃp1、前記他方のトランジスタＴ
ｒ４のゲート側に設けられた画素メモリ容量Ｃp2に与え
てそれぞれ保持させるようにしたことから、逆極性の信
号を同時に作ることができるので、選択スイッチＳＷex
を設けるだけで、極性反転を画素内で行うことができ
る。つまり、通常の画素メモリ回路だけでは、保持でき
る画素信号は１種類の直流電圧信号のみであるから、こ
の直流電圧信号を用いる以上は液晶セルは直流駆動を行
わなければならないが、各画素毎に正極性、負極性の交
流駆動可能な信号が存在するので、極性反転を行う場合
でも、画素メモリ容量の内容を書き換える必要がなくな
る。

【０１０９】（第８の具体例）図１３に第８の具体例を
示す。ここでの構成は図１２により説明した第７の具体
例で、各画素において、自画素が選択されているときだ
け差動増幅回路が動作するスイッチを設けるようにした
点に特徴がある。

【０１１０】トランジスタＴｒ３，Ｔｒ４により差動増
幅回路を構成し、この差動増幅回路の一方のトランジス
タＴｒ３のゲートにはサンプリングスイッチであるＴＦ
ＴトランジスタＴｒ１を介して画素信号を送り、差動増
幅回路の他方のトランジスタＴｒ４のゲートにはサンプ
リングスイッチであるＴＦＴトランジスタＴｒ２を介し
て画素信号を送り、前記一方のトランジスタＴｒ３のゲ
ート側に設けられた画素メモリ容量Ｃp1、前記他方のト
ランジスタＴｒ４のゲート側に設けられた画素メモリ容
量Ｃp2に与えてそれぞれ保持させる。

【０１１１】差動増幅回路の一方のトランジスタＴｒ３
の出力と他方のトランジスタＴｒ４の出力は選択スイッ
チＳＷexを介して選択切り替えして液晶セルＬＣに与え
る構成とする。また、差動増幅回路の動作をオン／オフ
制御するために、差動増幅回路の定電流源には開閉スイ
ッチＳＷs を介して電流をオン／オフ制御する構成とす
る。開閉スイッチＳＷs は自画素が対応する行走査線
（ゲート駆動線、ゲート線）Ｌajからのゲート駆動信号
にて自画素の選択時のみ閉じる構成とする。

【０１１２】この構成によれば、自画素が選択されてい
るときだけ差動増幅回路が動作することになり、差動増
幅回路での普段の電力消費をなくして低消費電力化を図
ることができるようになる。

【０１１３】（第９の具体例）図１４に第９の具体例を
示す。図１４に示す第９の具体例は、第８の具体例にお
ける選択スイッチＳＷexの選択出力側段に、リセット信
号を与えるためのトランジスタＴｒRST を設けたもので
ある。すなわち、第８の具体例では差動増幅回路の一方
のトランジスタＴｒ３の出力と他方のトランジスタＴｒ
４の出力は選択スイッチＳＷexを介して選択切り替えし
て液晶セルＬＣに与える構成であるが、さらに選択スイ
ッチＳＷexの選択出力側段を接地するためのトランジス
タＴｒRST を介してリセット信号によりリセット動作を
行えるようにした構成とした。

【０１１４】このような図１４の構成では、差動トラン
ジスタＴｒ３，Ｔｒ４に流れる電流を差動画像信号によ
り制御して変えることにより、液晶容量に蓄積される電
荷、最終的には電圧を変えることができる。しかし、電
流を最終的に電圧に変換しているため、画素メモリ容量
Ｃp1，Ｃp2に蓄積する電荷をリセットする必要があり、
そのためにリセット信号を受ける間、選択スイッチＳＷ
exの選択出力側段を接地するようにしたトランジスタＴ
ｒRST が具備されている。

【０１１５】つまり、書き換える時はそれに先駆けてリ
セットし、書き替え対象の画素メモリ容量Ｃp1，Ｃp2の
電荷を零にしてから、電流と流れる時間を制御して最終
的に画素信号線に与えられる信号に対応した駆動電圧を
得ることができるようにした。

【０１１６】この考え方をさらに進めると、信号線から
電流を入力して画素内で電圧に変換する方法も考えられ
る。

【０１１７】以上第３ないし第９の具体例によれば、画
素信号を電圧信号とした場合に、画素信号電圧を低くす
ることができ、従って、画素信号を伝達する画素信号線
の容量を駆動する電圧を当該画素信号電圧を低くするこ
とで低くできることから、画素信号線容量駆動に消費さ
れる電力を大幅に減らすことができる。また、液晶の駆
動電圧が大きくなった場合でも、信号線電圧は小さくす
ることができるので、将来のドライバが低電圧化（例え
ば、１［Ｖ］など）された場合でも、画素部のみ回路構
成を変える事により、同じドライバをそのまま使用する
ことができる。

【０１１８】［液晶表示装置の低消費電力化技術（III
）］次に、画素メモリ付き液晶表示装置において静止
画ばかりでなく、動画表示時おいても静的消費電力を低
減する別の例をとして差分信号駆動と電流駆動を併用す
る構成とすることにより、一層の低消費電力化を図るよ
うにした例を説明する。ここでは、フレーム間差分電圧
を利用する方式を説明する。

【０１１９】液晶表示パネルの消費電力の決定要因は画
素信号線容量Ｃsig 、画素信号の書き替え周波数ｆsig
、画素信号電圧Ｖsig に尽きる。液晶表示パネルは基
本的に図１５に示すように、信号線駆動回路（画素信号
線駆動回路）１１に繋がる画素信号線Ｌb1〜Ｌbmと走査
線駆動回路（ゲート線駆動回路）１２に繋がる行走査線
Ｌa1〜Ｌanによってそれぞれ画像信号（画素信号）と行
走査信号（ゲート駆動信号）が伝達され表示されるが、
この時、画素信号線の容量Ｃsig と、行走査線（ゲート
線）の容量Ｃg とを駆動するために、それぞれ Ｐsig ＝Ｃsig ×ｆsig ×Ｖsig ² 、 Ｐg ＝Ｃg ×ｆg ×Ｖg ² の電力が消費されることになるが、通常、ｆg ＜＜ｆsi
g であるため、画素信号線での消費電力低減が重要であ
る。画素信号線での消費電力低減には容量Ｃsig、周波
数ｆsig 、電圧Ｖsig を下げれば良いが、動画の場合
は、画素信号を与える周波数である書き替え周波数ｆsi
g を静止画のように０にすることはできず、複雑な画像
であれば駆動する電力も増加してしまう。つまり、画素
メモリ付きＬＣＤは静止画の時に駆動周波数ｆsig を低
くでき、顕著な静的消費電力低減効果を得ることができ
る技術であるが、動画表示になると駆動周波数ｆsig を
上げる必要があり、全体の消費電力は増加する。

【０１２０】このように、表示対象が動画であれば駆動
周波数ｆsig を上げざるをえないが、動画の次のような
特徴点に着目すると低消費電力化が可能になる。

【０１２１】すなわち、ＴＶ信号やパソコン画面等の画
像信号の特徴として、動きの激しいシーンや画面の切り
替え時を除いた大部分のシーンでは現フレームの信号は
前フレームの信号と似た信号という点があげられる。従
って、通常の面像では現フレームの信号と前フレームの
信号の差分をとると、０に非常に近い値になる。この特
徴を利用し、差分信号（０［Ｖ］前後）から画像信号を
再生することで、信号線容量Ｃsig の充放電に必要な電
圧振幅Ｖsig を低減し、信号線での消費電力Ｐsig の低
減を実現することが可能となる。画像信号の再生方法
は、１フレーム前の信号を画素内で保存しておき、その
信号と差分信号とを加算することで現フレームの画像が
構成できる。

【０１２２】従って、差分信号から画像信号を再生する
装置の構成として、現フレームの画像信号と前フレーム
の画像信号とを比較し、差分信号のみを画素に送る信号
処理回路と、画素内に前記前フレーム信号を保存するメ
モリ回路と前記前フレーム信号と前記差分信号を加算す
る加算回路を有することを特徴とする画像表示装置を提
供することで、信号線に供給する電圧Ｖsig を低くで
き、装置の低消費電力化が可能となる。

【０１２３】本発明の第１０の具体例では、動画の低消
費電力化のため、２フレーム間の差分信号を画素信号と
して送るようにすることにより、画素信号電圧Ｖsig を
低減する手段を提供する。第１の手段としてフレーム間
差分電圧を信号線に供給し、これより本来の画像を表示
することができるようにする液晶表示装置の例を説明す
る。

【０１２４】また、第１１の具体例では差分信号として
受けた画素信号を用いて画像表示するにあたり、第２の
手段として画素内に積分器を構成して本来の画像を表示
することができるようにする液晶表示装置の例を説明す
る。従来の画素信号線の駆動方法は上記のように、画素
信号線駆動ドライバで所望の電圧を出力して画素信号線
を充電し、その後、サンプリングスイッチのゲートがオ
ンされた画素に画素信号線駆動ドライバ出力電圧と等し
い電圧を供給する方式である。

【０１２５】これに対し、第１１の具体例では画素電極
電位を電流によって制御する手段を提供する。この場
合、画素電極電位Ｖpix は画素容量Ｃpix と画素電極に
流れ込む電流値Ｉinおよび電流が流れる時間ｔによって
制御される。すなわち、 Ｖpix ＝（Ｉin×ｔ）／Ｃpix …(101) と表される。信号線駆動ドライバ出力Ｖdrv はＴＦＴの
オン抵抗Ｒonと電流値Ｉinによって決定されるが、液晶
表示パネルにおいては各画素（液晶セル）毎の画素メモ
リの容量値が１［ｐＦ］程度であり、従って、駆動に際
して必要とする電荷量が小さいため、電圧制御の場合に
比べて低電圧で済む。電流制御型の構成として、１画素
毎に積分回路を内蔵するＴＦＴアレイ構造を提供する。
積分回路出力は積分器容量の電荷量を電流で制御し、積
分回路出力電位を画素電極に供給する。ゲートオン時間
をＴgon 、ＴＦＴのオン抵抗をＲｏｎ、積分器容量をＣ
f 、積分器出力すなわち画素電極電位をＶpix とする
と、(101) 式から画素信号線に印加する画素信号電圧Ｖ
sig は、 Ｖsig ＝（（Ｃf ×Ｒon）／Ｔgon ）Ｖpix …(102) と表せる。ここでＣf ＝１［ｐＣ］、Ｒon＝１［Ｍ
Ω］、Ｔgon ＝３５［μsec］とすると、Ｖpix ＝５
［Ｖ］にするための画素信号電圧Ｖsig は約１４０［ｍ
Ｖ］と電圧制御方式に比べて電流制御方式では画素信号
線に送る画素信号の電圧は１／３５で済む。１０インチ
ＶＧＡ（６４０×４８０画素）クラスの薄膜トランジス
タ液晶表示装置（ＴＦＴ‐ＬＣＤ）では信号線容量Ｃsi
g は１００［ｐＦ］程度ある。

【０１２６】この時の消費電力は、電圧制御方式が約７
０［ｍＷ］、電流制御方式が約６０１［μＷ］となり、
大幅な低消費電力化が実現できる。大画面高精細化した
場合、信号線容量が増加するため、さらに有効な方式で
あるといえる。

【０１２７】（第１０の具体例）具体的に説明する。図
１６は本発明の第１０の具体例に係わる面像表示装置の
ブロック図である。図１６に示す画像表示装置は現フレ
ームの画像信号と前フレームの画像信号とを比較し、差
分信号のみを画素（液晶セル）に送る信号処理回路部２
０１と、画像表示部２０２から構成される。

【０１２８】画像表示部２０２は複数画素をマトリック
ス配列した構成の液晶表示パネルであるが、各画素Ｐ1,
1 〜Ｐmn内にそれぞれ、前フレーム信号を保存するメモ
リ回路と、前フレーム信号と差分信号を加算する加算回
路とを有している。

【０１２９】信号処理回路部２０１はフレームメモリ２
１１、加算回路２１２，２１３、制御信号発生回路２１
４で構成されている。画像表示部２０２はｍ×ｎ個の画
素Ｐ1,1 〜Ｐm,n 、ｍ本の画素信号線Ｓ1 〜Ｓm 、ｎ本
の行走査線Ｇ1 〜Ｇn 、対向電極Ｓcom 、信号線駆動回
路２２１、走査線駆動回路２２２、対向電極電源２２
３、バイアス電源２２４、で構成されている。液晶表示
パネルにおける画素を構成する液晶セルは対向電極と画
素駆動電極との間に液晶材料を挟んだ構成であり、対向
電極と駆動電極の間に印加する電圧により電界をかけ、
画素濃度を変化させて表示に供する。

【０１３０】対向電極電源２２３は、この対向電極Ｓco
m に与える電圧を供給する電源であり、また、信号線駆
動回路（画素信号線駆動回路）２２１は画素信号を、所
定の画素に与えるために、画素信号線に出力するための
もので、画素信号線駆動用の回路であって、信号処理回
路２０１からの差分信号を受けて画素信号として各画素
に分配する。走査線駆動回路２２２は行走査用の駆動信
号（ゲート駆動信号）を出力する回路である。

【０１３１】さらに各１つの画素Ｐ1,1 〜Ｐm,n は図１
７に示すようにサンプリングスイッチであるＴＦＴトラ
ンジスタ２３１、１フレーム前の画像の画素信号を記憶
保持するためのメモリ回路２３２、メモリ回路２３２の
保持している画素信号と現フレームでの画素信号を加算
する加算回路２３３、この加算回路２３３で加算されて
復元された現フレームの画像信号を受ける液晶セルの画
素駆動電極２３４、そして、液晶セルの対向電極２３
５、液晶ＣLCD 、液晶セルの画素メモリである補助容量
Ｃs で構成されている。液晶ＣLCD は画素駆動電極２３
４と対向電極２３５との間に挟まれた液晶材料である。

【０１３２】行走査線Ｇm にゲート駆動信号が与えられ
るとＴＦＴトランジスタ２３１はオンとなり、画素信号
線Ｓm に送られている画素信号を、このオン状態にある
ＴＦＴトランジスタ２３１を介してメモリ回路２３２に
取り込むが、加算回路２３３が、メモリ回路２３２の前
段にあり、メモリ回路２３２に保持されていた１フレー
ム前の画素信号をこの加算回路２３３で加算してメモリ
回路２３２と補助容量Ｃs に与え、これらに保持させ
る。補助容量Ｃs の保持信号が画素電極２３４に与えら
れて、表示に供させ、メモリ回路２３２は前フレームの
画像の画素信号として動画像のフレーム毎に更新記憶保
持させる。

【０１３３】信号処理回路部２０１は上述したようにフ
レームメモリ２１１、加算回路２１２、２１３、制御信
号発生回路２１４で構成されているが、その詳細ブロッ
ク図は図１８に示す如きである。すなわち、フレームメ
モリ２１１は画素毎に指定されたアドレスに画像信号デ
ータを記憶する装置で１フレーム前の画像の各画素のデ
ータが記憶されている。加算回路２１３は表示しようと
する画像信号データＳg(m)とフレームメモリ２１１から
出力された１フレーム前のデータＳg(m-1)とを比較し、
その差分信号Ｄ(m) を出力する。

【０１３４】すなわち、 Ｄ(m) ＝Ｓg(m)−Ｓg(m-1) …(103) と表すことが出来る。差分信号Ｄ(m) は画像表示部２０
２に出力されると共に、加算回路２１３で１フレーム前
の画像データＳg(m-1)と加算されて現フレームの画像信
号Ｓg(m)を再生し、フレームメモリ２１１に入力され
る。再生された現フレームの画像信号Ｓg(m)は、１フレ
ーム前のデータＳg(m-1)が格納されていたアドレスに格
納され、データを更新する。

【０１３５】なお、信号処理回路２０１の差分信号出力
Ｄ(m) はディジタル信号を想定しているが、フレームメ
モリ２１１の前後にＡ／Ｄ変換器、Ｄ／Ａ変換器を設け
てアナログ入出力系のシステムにする事も可能である。

【０１３６】制御信号発生回路２１３はフレームメモリ
２１１のＲｅａｄ／Ｗｒｉｔｅ（読み出し／書き込み）
を制御するとともに、信号線駆動回路２１および走査線
駆動回路２２２の制御信号（スタート信号とクロック信
号）Ｓsig ，Ｓgateを発生している。画像表示部２０２
は信号処理回路１からの差分信号Ｄ(m) および制御信号
Ｓsig ，Ｓgateを入力し、画像を表示する。

【０１３７】図１９に、画像表示部２０２の詳細なブロ
ック図を示す。

【０１３８】画素信号線Ｓm は信号線駆動回路２２１と
接続しており、画素信号線Ｓm にはサンプリングスイッ
チであるＴＦＴトランジスタ２３１のソース電極が接続
されている。行走査線Ｇn も同様に、走査線駆動回路２
２２と接続しており、行走査線Ｇn にはＴＦＴトランジ
スタ２３１のゲート電極と接続している。さらにＴＦＴ
トランジスタ２３１のドレイン電極はメモリ回路２３２
および加算回路３３に接続しており、加算回路２３３の
出力は画素駆動電極２３４と接続している。画素駆動電
極２３４と対向電極２３５との間には液晶ＣLCD が封止
されている。

【０１３９】対向電極２３５は対向電極電源２２３によ
り、共通電位であるＶCOM の電位に固定されている。補
助容量ＣS の一方の電極もＶCOM の電位に固定されてい
る。また、メモリ回路２３２、加算回路２３３の電源は
電源線Ｖmnを通してバイアス電源２２４から供給されて
いる。

【０１４０】図２０（ａ）に信号線駆動回路２２１の回
路構成を、また、図２０（ｂ）に走査線駆動回路２２２
の回路構成をそれぞれ示す。

【０１４１】信号線駆動回路２２１は信号処理回路部２
０１からの差分信号Ｄ(m) および制御信号Ｓsig を入力
する。Ｓsig （フレーム毎に同期して出力されるスター
ト信号Ｓsst 、所定のレートクロックであるクロック信
号Ｓsclk）によってシフトレジスタ２４１を動作させ、
ストア回路２４２で差分信号Ｄ(m) を取り込む。ストア
回路２４２で取り込んだ差分信号Ｄ(m) の値に対応した
電圧を信号変換回路４３は出力し、信号線Ｓm を充電す
る。

【０１４２】走査線駆動回路２２２はシフトレジスタ２
４４と、このシフトレジスタ２４４の各ビット位置対応
の出力にてオン／オフ動作するシフトレジスタ構成ビッ
ト数対応の数のスイッチ２４５よりなり、スイッチ２４
５がオンとなっている行走査線Ｇn （n=1,2,3,〜）に電
源より所定の電圧Ｖggを与える構成である。

【０１４３】走査線駆動回路２２２はゲート信号発生回
路から与えられるスタート信号Ｓgst およびクロック信
号Ｓgclkからなる信号Ｓgateを受け、スタート信号Ｓgs
t をシフトレジスタ２４４に入力し、クロック信号Ｓgc
lkにてシフトレジスタ２４４を動作させ、シフトさせる
ことで各スイッチ２４５を動作させる。各スイッチ２４
５のうち、オンになったスイッチ２４５に接続されてい
る走査線Ｇm が高電位（電圧Ｖgg）となる。高電位とな
った行走査線に接続しているＴＦＴトランジスタ２３１
はオンになり、信号線駆動回路２２１の信号Ｄ(m) は画
素Ｐ内の加算回路２３３に取り込まれる。加算回路２３
３に取り込まれた信号Ｄ(m) とメモリ回路２３２に予め
蓄積されていた前フレームの信号Ｓg(m-1)とを加算し、
現フレームの信号Ｓg(m)が構成される。すなわち、 Ｓg(m)＝Ｓg(m-1)＋Ｄ(m) …(104) という処理がなされる。この加算回路２３３とメモリ回
路２３２で構成される回路は信号処理回路２０１と正反
対の処理を行っており、現フレームの信号Ｓg(m)は完全
に復元される。完全に復元された現フレームの信号Ｓg
(m)を画索電極２３４に供給することにより、画像表示
ができる。

【０１４４】上述のように差分信号Ｄ(m) のみを画素に
供給することで画像表示ができる。差分信号Ｄ(m) は通
常の画像では０近辺のため、信号線Ｓm の充放電をほと
んど必要としない。このため、信号線Ｓm で消費する電
力が小さくなり、低消費電力化が実現できる。

【０１４５】（第１１の具体例）図２１は本発明の第１
１の具体例に係わる画像表示装置の構成を示すブロック
図である。なお、図１６と同一部分には同一符号を付し
てその詳しい説明は省略する。

【０１４６】図２１の画像表示装置は、液晶表示パネル
の画素内に、つまり、画像表示装置２０２の画素内に積
分回路２５１を内蔵し、積分回路２５１に流れ込む電流
量によって画素電圧を制御することを特徴としている。

【０１４７】積分回路２５１の具体的な例として、ＴＦ
Ｔトランジスタ２３１と演算増幅回路２５２とコンデン
サ２５３の構成を示している。演算増幅回路２５２の負
極端子はＴＦＴトランジスタ２３１のドレイン電極と接
続している。また演算増幅回路２５２の正極端子はグラ
ンド（接地）に接続している。

【０１４８】コンデンサ２５３は演算増幅回路２５２の
出力端子‐負極端子間に挿入されており、フィードバッ
ク・ループを構成している。演算増幅回路２５２の出力
端子は画素電極２３４に接続しており、演算増幅回路２
５２の出力電圧が画素電極に供給される。また演算増幅
回路２５２には電源線Ｖmnにより、電源が供給されてい
る。

【０１４９】サンプリングスイッチとして用いられるＴ
ＦＴトランジスタ２３１の代表的な電圧・電流（Ｖg ‐
Ｉd ）特性を図２２に示す。通常ＴＦＴ‐ＬＣＤを駆動
する場合、ゲート電圧Ｖg は、ＴＦＴトランジスタのオ
ン時がＶg ＝２０［Ｖ］程度、オフ時がＶｇ＝−５
［Ｖ］程度（ソース‐ドレイン間電圧Ｖds＝１５
［Ｖ］）に設定している。

【０１５０】ＴＦＴトランジスタがオンの時、ドレイン
電流Ｉd は１０^-5［Ａ］程度であるため、ＴＦＴトラン
ジスタはＲon＝１．５［ＭΩ］の抵抗とみなすことがで
きる。従って、抵抗（ＴＦＴトランジスタ２３１）、演
算増幅回路２５２、コンデンサ２５３によって積分回路
５１が構成されることになる。

【０１５１】ＴＦＴトランジスタ２３１には信号線駆動
回路２２１出力‐演算増幅回路２５２負極端子間電圧
（Ｖsig −Ｖ(-) ；ここではＶ(-) ＝０［Ｖ］）が印加
され、電流Ｉin（＝Ｖsig ／Ｒon）が流れる。

【０１５２】積分回路２５１の出力Ｖpix （すなわち、
画素電極電位）はコンデンサ５３に蓄積される電荷量Ｑ
とコンデンサ容量Ｃf によって決定される。また、電荷
量ＱはＴＦＴトランジスタ２３１のオン時間Ｔgon と電
流Ｉm で求められる。積分回路２５１の出力Ｖpix は、 Ｖpix ＝（Ｉin×Ｔgon ）／Ｃf …(105) によって求めるられ、これは電流制御型の駆動方式とみ
なせる。ここで、Ｔgon、Ｃf はＴＦＴ‐ＬＣＤの設計
条件によつて決定されるため、電流Ｉin、すなわち、信
号線駆動回路（画素信号線駆動回路）２２１出力Ｖsig
により、積分回路２５１出力を制御する。例えば、Ｖpi
x ＝５［Ｖ］にする場合、Ｃf ＝［ｐＦ］、Ｒon＝１．
５［ＭΩ］、Ｔgon ＝３５［μsec ］とすると、 Ｖsig ＝Ｒon×Ｉin＝２１４［ｍＶ］ となる。

【０１５３】以上のように、各画素内に積分回路２５１
を設け、この積分回路２５１に流れる電流値によって画
素電極電位を制御することで、画素信号線に印加する電
圧を低減し、画素信号線での消費電力を低減することが
できる。

【０１５４】なお、この第１１の具体例の構成を第１０
の具体例に適用することも可能である。すなわち、第１
０の具体例におけるメモリ回路２３２と加算回路２３３
を積分回路２５１とし、差分信号のみを積分回路２５１
に供給する。積分回路２５１は前フレーム信号の電荷を
コンデンサ２５３に保存しており、差分信号のみを加算
することで現フレーム信号が構成できる。

【０１５５】（第１２の具体例）図２３は第１２の具体
例に係わる画像表示装置の画像表示部構成を示すブロッ
ク図である。なお、図１６と同一部分には同一符号を付
してその詳しい説明は省略する。

【０１５６】液晶表示パネルである図２３の画像表示部
は、各画素内に積分回路２５１を内蔵し、積分回路２５
１に流れ込む電流量によって画素電圧を制御することを
特徴としている。

【０１５７】図２３においては積分回路２５１の具体例
としてＴＦＴトランジスタ２３１と演算増幅回路２５２
とコンデンサ５３とスイッチ２５４で構成した場合の例
を示している。サンプリングスイッチであるＴＦＴトラ
ンジスタ２３１はそのゲートを行走査線Ｇn に接続して
あり、行走査線Ｇn より行駆動信号を受けることによっ
てオン状態になると、ソース‐ドレインを介して画素信
号線Ｓm より画素信号を取り込む。演算増幅回路２５２
はその出力側と反転側入力端子との間にコンデンサ２５
３が接続され、非反転側入力端子は接地されている。そ
して、コンデンサ２５３には並列にスイッチ２５４が接
続されて、このスイッチ２５４を閉じることにより、コ
ンデンサ２５３の充電電荷を放電することができるよう
にしてある。コンデンサ２５３による帰還回路を有した
演算増幅回路２５２は積分回路部を構成し、ＴＦＴトラ
ンジスタ２３１は画素信号を取り込むスイッチの役割を
果たす。

【０１５８】このような構成の積分回路２５１における
演算増幅回路２５２からの出力は液晶セルにおける駆動
電極２３４に印加され、液晶ＣLDC の配向を変えて階調
表示する。

【０１５９】本具体例の基本動作は第１１の具体例と同
様である。本具体例ではコンデンサ２５３とスイッチ２
５４を並列接続し、一定期間毎にスイッチ２５４をショ
ートさせ、コンデンサ２５３に蓄積された電荷を放電さ
せる構成となっている。これにより、前フレーム信号の
電荷を放電させ、１フレーム毎に正規の画素信号電荷を
蓄積することができ、誤差のない信号を表示できる。

【０１６０】また、本具体例の手法は第１０の具体例に
適用することにより効果的である。すなわち、一定（例
えば、１秒に１回）の割合でスイッチ２５４を閉路させ
て正規の画像信号を供給し、その他の期間は差分信号を
供給する。差分信号のみを供給した場合、誤差が発生す
ると永久に後のフレームに影響を及ぼす。この影響を解
消するためには、一定の割合で正規の画像信号を供給す
ることが必要である。その場合、本具体例の構成が有効
である。

【０１６１】以上は積分回路をアナログ回路構成とした
ものであるが、これをディジタル構成にするには次の第
１３の具体例のようにする。

【０１６２】（第１３の具体例）図２４は本発明の第１
３の具体例に係わる画像表示装置の画像表示部における
画素部分のブロック構成図であり、マトリックス配列さ
れる複数の画素それぞれにおいて、積分回路をディジタ
ル化したもので、図２４の如く構成する。

【０１６３】ディジタル化するために、図２４の構成に
おいてはコンデンサの代わりにメモリ回路としてのシフ
トレジスタ２６１を使用し、加算回路２６２の前段にＡ
／Ｄ変換器２６３を、また、加算回路２６２の後段には
Ｄ／Ａ変換器２６４を挿入している。

【０１６４】ＴＦＴトランジスタ２３１はそのゲートを
行走査線Ｇn に接続してあり、行走査線Ｇn より行駆動
信号を受けることによってオン状態になると、ソース‐
ドレインを介して画素信号線Ｓm より画素信号を取り込
む。

【０１６５】Ａ／Ｄ変換器２６４はこの画素信号をディ
ジタルデータに変換し、加算器２６２に与える。そし
て、この加算回路２６２にてシフトレジスタ２６１の保
持データと加算してＤ／Ａ変換器２６４に与える。この
とき、加算回路２６２の出力する加算データはシフトレ
ジスタ２６１にも与えられ、シフトレジスタ２６１はこ
れを取り込んで保持する。

【０１６６】Ｄ／Ａ変換器２６４では加算回路２６２か
らの加算データをアナログ信号に変換して自画素液晶セ
ルにおける画素駆動電極２３４に与え、液晶ＣLCD の配
向を変えて階調表示する。

【０１６７】本具体例で使用している方式は、動画像に
おけるフレーム間の信号を差分信号で送る方式であっ
て、１フレーム前の信号を画素内で保存しておき、その
信号と差分信号とを加算することで現フレームの画像を
構成するものであり、従って、シフトレジスタ２６１で
保持して次の差分信号を取り込む際に、シフトして加算
器２６２に与えることで１フレーム前の信号を現フレー
ムの信号に加算して現フレームの再生と画像表示に供す
ることができる。この場合も、上記具体例と同様の効果
を有している。

【０１６８】以上のように、第１０乃至第１３の具体例
によれば、アクティブマトリックス型表示装置におい
て、現フレームの画像信号と前フレームの画像信号とを
比較し、差分信号のみを画素に送る信号処理回路を設け
ると共に、各画素内にはそれぞれに設けられ、前記前フ
レーム信号を保存するメモリ回路と、前記前フレーム信
号と前記差分信号を加算する加算回路を有する構成とす
るか、または、画素内に積分器を有する構成とすること
により、画素信号線に供給する信号を現フレームと前フ
レームの差分信号として送り、この差分信号を前フレー
ムの信号と加算して現フレームの画像の画素に対応の信
号に復元し、これを液晶セルに与えて液晶セルを駆動す
るようにした。画素信号線に供給する信号を現フレーム
と前フレームの差分信号とした場合、動きの激しいシー
ンや画面の切り替え時を除いた大部分の動画像において
信号振幅は０［Ｖ］前後で済むことから、画素信号を電
圧信号とした場合、その振幅を大幅に小さくすることが
可能となる。また画素電極電位を電流で制御することで
も画素信号線駆動電圧は低減できる。

【０１６９】従来は信号線を５［Ｖ］の振幅で駆動して
いたのに対し、差分信号駆動や電流制御駆動ならばせい
ぜい数１００［ｍＶ］程度の振幅で十分に画像表示がで
きる。そして、消費電力は電圧の２乗に比例するため、
差分信号駆動や電流制御駆動とすることで、画素信号線
で消費する電力は数１０分の１から数百分の１に大幅に
低減できる。

【０１７０】

【発明の効果】以上詳細に説明したように、第１および
第２の具体例にかかる本発明の液晶表示装置によれば、
液晶表示パネルに与える画素信号を電圧信号ではなく、
電流信号として扱うようにしたことから、液晶表示パネ
ルの画素信号線容量を駆動する電圧をほぼ零とすること
ができるので、この容量を駆動するために従来発生して
いた消費電力をほぼ零にすることができる。その結果、
消費電力を大幅に減らす事ができる。また、駆動時間が
短くなり、高速に駆動しなければならない場合に、信号
線容量とその抵抗の時定数に制限されることなく高速に
駆動信号を伝達する事ができる。さらに、電流駆動を信
号線のみならずモジュール全体（モジュール入力から電
流入力にするなど）に広げることにより、より高速で、
低消費電力化ができる。

【０１７１】また、第３乃至第９の具体例にかかる本発
明の液晶表示装置によれば、各画素の側で画素信号を増
幅して用いるようにしたことから、信号電圧を小さくす
ることができ、従って、信号線容量を駆動する電圧を低
くすることができるので、消費電力を大幅に減らすこと
ができる。また、液晶の駆動電圧が大きくなった場合で
も、信号線電圧は小さくすることができるので、将来の
ドライバが低電圧化された場合でも、画素部のみ回路構
成を変える事により、同じドライバを使うことができ
る。

【０１７２】また、第１０乃至第１３の具体例にかかる
本発明の液晶表示装置によれば、信号線に供給する信号
を現フレームと前フレームの差分信号とした場合、動き
の激しいシーンや画面の切り替え時を除いた大部分の動
画像において信号振幅は０［Ｖ］前後で済み、振幅を大
幅に小さくする事が可能となる。また画素電極電位を電
流で制御することでも画素信号線駆動電圧は低減でき
る。

【０１７３】従来は信号線を５［Ｖ］の振幅で駆動して
いたのに対し、本発明のように差分信号駆動や電流制御
駆動とするならば、せいぜい数１００［ｍＶ］程度の振
幅で十分に画像表示ができる。消費電力は電圧の２乗に
比例するため、画素信号線で消費する電力は数１０分の
１から数百分の１に大幅に低減できる。

【図面の簡単な説明】

【図１】本発明を説明するための図であって、本発明の
基本的なコンセプトを示す要部構成の概念図。

【図２】本発明を説明するための図であって、本発明の
第１の具体例の液晶表示装置の全体的な構成を示すブロ
ック図。

【図３】本発明を説明するための図であって、本発明の
第１の具体例におけるドライバ構成を示す図。

【図４】本発明を説明するための図であって、本発明の
第１の具体例におけるうドライバの出力回路構成を示す
図。

【図５】本発明を説明するための図であって、本発明の
第１の具体例の１画素構成を示した図。

【図６】本発明を説明するための図であって、本発明の
第２の具体例におけるドライバの出力回路構成を示す
図。

【図７】完全Ｄ／Ａ方式による従来のドライバ構成を示
す図。

【図８】本発明を説明するための図であって、本発明の
第３の具体例を説明する図。

【図９】本発明を説明するための図であって、本発明の
第４の具体例を説明する図。の構成を示した図

【図１０】本発明を説明するための図であって、本発明
の第５の具体例を説明する図。

【図１１】本発明を説明するための図であって、本発明
の第６の具体例を説明する図。

【図１２】本発明を説明するための図であって、本発明
の第７の具体例を説明する図。

【図１３】本発明を説明するための図であって、本発明
の第８の具体例を説明する図。

【図１４】本発明を説明するための図であって、本発明
の第９の具体例を説明する図。

【図１５】液晶表示パネルの基本的構成を示す図。

【図１６】本発明を説明するための図であって、本発明
の第１０の具体例に係わる画像表示装置のブロック図。

【図１７】本発明を説明するための図であって、本発明
の第１０の具体例における画素Ｐの構成例を示す図。

【図１８】本発明を説明するための図であって、本発明
の第１０の具体例における信号処理回路部２０１の詳細
な構成例を示すブロック図。

【図１９】本発明を説明するための図であって、本発明
の第１０の具体例における画像表示部の詳細な構成例を
示すブロック図。

【図２０】本発明を説明するための図であって、本発明
の第１０の具体例における信号線駆動回路２２１、走査
線駆動回路２２２の回路構成を示す図。

【図２１】本発明を説明するための図であって、本発明
の第１１の具体例に係わる画像表示装置の構成例を示す
ブロック図。

【図２２】本発明を説明するための図であって、ＴＦＴ
の代表的な電圧‐電流（Ｖｇ‐Ｉｄ）特性を示す図。

【図２３】本発明を説明するための図であって、本発明
の第１２の具体例に係わる画像表示装置の構成例を示す
ブロック図。

【図２４】本発明を説明するための図であって、本発明
の第１３の具体例に係わる画像表示装置の構成例を示す
ブロック図。

【図２５】液晶表示装置の概略的な回路構成例を示す
図。

【図２６】従来例を説明するための図。

【符号の説明】

１０，１０４…液晶表示パネル １１，２０１…信号処理回路部 ２１１…フレームメモリ １２，１３，８３，６２…加算回路 １４…制御信号発生回路 １０１…ディジタル信号処理回路 １０２…電流駆動信号線ドライバ １０３…タイミング制御回路 １０５…ゲート線ドライバ ２２１…信号線駆動回路 ２２２…走査線駆動回路 ２２３…対向電極電源 ２２４…バイアス電源 ２３１…ＴＦＴトランジスタ ２３２…メモリ回路 ２３４…画素電極 ２３５…対向電極 ２４１，２４４，２６１…シフトレジスタ ２４２…ストア回路 ２４３…信号変換回路スイッチ ２６１…積分回路 ２５２…演算増幅回路 ２５３…コンデンサ ２５４…スイッチ ２６３…Ａ／Ｄ変換器 ２６４…Ｄ／Ａ変換器 Ｒ１，Ｒ２，Ｒ３…抵抗 ＯＰ…オペアンプ ＡＭＰ…増幅回路 ＳＷｐ…電源開閉スイッチ ＳＷex…選択スイッチ ＳＷs …開閉スイッチ Ｐ1,1 ，〜Ｐm,n …画素 Ｓｍ…信号線 Ｖｍｎ…電源線 ＣＥＬ，ＬＣ，ＣLCD …液晶（液晶セル） Ｃs …補助容量 Ｃp …画素メモリ容量 Ｄ(m) …差分信号 Ｓg(m)…現フレーム信号 Ｓg(m-1)…前フレーム信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 剛 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 (72)発明者 上浦 紀彦 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の画素をマトリックス状に配列し、
   各画素には画素信号線を介して画素信号を与えると共
   に、この画素信号は画素毎に設けた保持手段に保持さ
   せ、この保持手段に保持させた前記画素信号を電圧とし
   てその画素の液晶セルに加えることにより、画像表示す
   るようにした液晶表示装置において、 前記画素信号を電流信号とすると共に、各画素にはこの
   電流信号を電圧信号に変換して保持手段に保持させる変
   換手段を設けた構成とすることを特徴とする液晶表示装
   置。
2. 【請求項２】 前記変換手段が、容量または抵抗である
   ことを特徴とする請求項１記載の液晶表示装置。
3. 【請求項３】 複数の画素をマトリックス状に配列し、
   各画素には画素信号線を介して画素信号を与えると共
   に、この画素信号は画素毎に設けた保持手段に保持さ
   せ、この保持手段に保持させた前記画素信号を電圧とし
   てその画素の液晶セルに加えることにより、画像表示す
   るようにした液晶表示装置において、 各画素には前記画素信号を増幅する増幅手段をそれぞれ
   設けたことを特徴とする液晶表示装置。
4. 【請求項４】 前記増幅手段には、非動作時に自己の動
   作電源をオフ状態にするスイッチを設けたことを特徴と
   する請求項３記載の液晶表示装置。
5. 【請求項５】 前記増幅手段が、非動作状態になる前に
   前記増幅手段と液晶セルとの間を切り放すスイッチを設
   ける事を特徴とする請求項３記載の液晶表示装置。