KR100443006B1

KR100443006B1 - tributary equipment of the transmission system

Info

Publication number: KR100443006B1
Application number: KR10-2001-0041170A
Authority: KR
Inventors: 김종완
Original assignee: 엘지전자 주식회사
Priority date: 2001-07-10
Filing date: 2001-07-10
Publication date: 2004-08-04
Also published as: KR20030005740A

Abstract

본 발명은 전송시스템의 TRI보드 사이에 스위칭수단으로 설치된 츄리뷰터리카드내에 메모리부를 이중화로 구성하고 이들의 메모리부의 라이트 어드레스와 리드 어드레스의 위상을 비교한다음 그 결과에 따라 메모리부의 기록/재생을 여유있게 활용하므로써, 데이터 입출력시 프레임동기 펄스신호와 시스템 동기펄스신호에 따라 발생되던 데이터 신호지연을 방지하게 됨은 물론 입력되는 데이터의 라이트기능을 제어하여 이중화된 메모리부의 일부만을 사용하기 때문에 사용하지 않은 나머지 메모리부의 기능을 정지시킬 수 있으므로 그에 따라 메모리 낭비 및 메모리부의 전력소모를 최소화한다.According to the present invention, memory sections are duplexed in a qualitative card installed as a switching means between the TRI boards of a transmission system, and the write address and read address phase of the memory sections are compared and the recording / reproducing of the memory section is performed accordingly. By utilizing it with ease, it prevents data signal delay caused by the frame sync pulse signal and system sync pulse signal during data input / output, and also controls the write function of the input data. The rest of the memory section can be disabled, thereby minimizing memory waste and power consumption of the memory section.

Description

Contributed equipment of the transmission system

본 발명은 전송시스템의 츄리뷰터리장치에 관한 것으로, 특히 전송시스템의 TSI보드 사이에 스위칭수단으로 설치된 츄리뷰터리카드내에 메모리부를 이중화하여 라이트 어드레스기능을 여유있게 활용하므로써, 데이터 입출력시 프레임동기 펄스신호와 시스템 동기펄스신호에 따라 발생되던 데이터 신호지연을 방지하는 전송시스템의 츄리뷰터리장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a qualitative device of a transmission system, and in particular, by redundantly utilizing a memory address in a qualitative card installed as a switching means between TSI boards of a transmission system, by utilizing the write address function, frame synchronization pulses during data input / output The present invention relates to a qualitative device of a transmission system that prevents data signal delay caused by a signal and a system synchronization pulse signal.

일반적으로 일정간격을 가진 두지점사이에서 트래픽을 전달하는 전송방식은 전송매체에 따라 동선케이블이나 동축 케이블에 의한 유선전송, 지상 마이크로파 링크에 의한 무선전송, 위성의 전송설비와 전송단국 장치로 구성된다. 또한, 상기와 같은 전송시스템에는 송신단국장치와 수신단국장치를 구비하는데, 이때 송신단국장치는 정보가 주어지면 이를 전송매체에 알맞은 형식으로 변환시켜 송출한다. 그리고, 수신단국장치는 여러단계의 중계장치를 경유하여 이 송신단국장치로부터 전송된 데이터신호를 원래의 송신정보와 같이 복원한다.In general, the transmission method that transfers traffic between two points with a certain interval consists of wired transmission by copper cable or coaxial cable, wireless transmission by terrestrial microwave link, satellite transmission facility and transmission station device depending on the transmission medium. . In addition, the transmitting system includes a transmitting terminal apparatus and a receiving terminal apparatus. In this case, when the information is given, the transmitting terminal apparatus converts the information into a format suitable for a transmission medium and transmits the information. Then, the receiving terminal apparatus restores the data signal transmitted from the transmitting terminal apparatus through the relay apparatus of various stages as the original transmission information.

그런데, 상기와 같은 전송시스템에는 통상 데이터 전송을 위한 다수의 내부 보드 예컨대, TSI(Time slot interchange) 보드들을 구비하고 있는데, 특히 데이터 통신시 내부적으로 수용데이터의 용량증가로 인한 커넥터 핀수와 마더보드(Mother board)층수의 제한 때문에 이 TSI보드들사이에서는 데이터를 고속신호로 MUX나 DEMUX하여 전송한다. 이때 상기와 같은 TSI보드의 양측에는 APS(Automatic protection switching)을 실행하기 위해 통상 TSI보드상에서 데이터신호를 스위칭하는 츄리뷰터리(Tributary) 보드로 연결한다. 이때, 이 츄리뷰터리 보드는 통상 FPGA(Field programmable gate array)로 구성된다.However, such a transmission system typically includes a plurality of internal boards, for example, TSI (Time Slot Interchange) boards for data transmission. In particular, the number of connector pins and the motherboard (increasing the capacity of received data internally during data communication) Mother board) Due to the limited number of floors, data is transmitted between the TSI boards by MUX or DEMUX as a high speed signal. At this time, both sides of the TSI board as described above are connected to a tributary board for switching data signals on the TSI board to perform APS (Automatic Protection Switching). In this case, the quaternary board is usually composed of a field programmable gate array (FPGA).

그러면, 상기와 같은 종래 츄리뷰터리장치를 도 1을 살펴보면, 먼저 TSI 보드(70)로부터 RX 클럭신호로 데이터와 프레임펄스신호를 리타임시키는 입력 리타이밍부(73)와, 이 입력 리타이밍부(73)로부터 입력된 데이터를 저장하거나 재생하는 램(74)과, 상기 입력 리타이밍부(73)로부터 입력된 프레임펄스신호에 따라 라이트어드레스신호(write address)를 생성하여 데이터를 램(74)에 기록시키는 라이트어드레스 생성기(75)와, 상기 츄리뷰터리장치(72)의 일정한 곳에 설치되어 시스템 프레임펄스신호를 생성하는 시스템프레임펄스 생성기(76)와, 상기 시스템프레임펄스 생성기(76)에 의해 생성된 시스템프레임펄스 데이터에 따라 리드어드레스(Read address)를 생성하는 리드어드레스 생성기(77)와, 상기 리드어드레스 생성기(77)의 리드어드레스신호에 따라 램(74)에 저장된 데이터를 읽어 다른 TSI 보드(71)로 전송하는 출력 리타이밍부(78)를 포함한다.1, the input retiming unit 73 for re-time the data and the frame pulse signal from the TSI board 70 to the RX clock signal, and the input retiming unit. RAM 74 for storing or reproducing data input from 73 and a write address signal according to a frame pulse signal input from the input retiming unit 73 to generate a write address signal to write data to RAM 74. A write address generator 75 for recording to the recording device, a system frame pulse generator 76 installed at a predetermined position of the quaternary device 72 to generate a system frame pulse signal, and the system frame pulse generator 76. The read address generator 77 generates a read address according to the generated system frame pulse data, and stores the read address generator 77 in the RAM 74 according to the read address signal of the read address generator 77. An output retiming unit 78 to transfer read data to another TSI board 71.

여기서, 상기 램(74)은 데이터 지연의 변화에 대처하기 위해 "0" 번지부터 "15"번지의 어드레스를 갖는 16BYTE 램을 사용한다.In this case, the RAM 74 uses 16BYTE RAM having an address of address "0" to address "15" in order to cope with the change in data delay.

한편, 상기와 같은 종래 츄리뷰터리장치의 동작을 살펴보면, 먼저 TSI보드(70)에서 MUX/DEMUX 소자에 의해 DEMUX된 RX 데이터가 입력 리타이밍부(73)로 될 경우 이 입력 리타이밍부(73)는 RX 클럭신호를 이용하여 데이터와 프레임펄스신호를 리타임(RETIME)한다. 그러면,상기 라이트어드레스 생성기(75)가 프레임펄스신호를 이용하여 라이트어드레스(Write address)신호를 만들어 램(74)에 입력 리타이밍부(73)로부터 입력된 데이터를 기록하고 업카운트하게 되는데, 이때 데이터 전송중의 지연으로 인한 요인을 감안하여 프레임펄스와 동위상을 맞추기위해 최초의 데이터는 대략 7혹은 8번 어드레스 위치에 써넣어준다. 그리고, 이와동시에 리드어드레스 생성기(77)는 시스템프레임펄스 생성기(76)에 의해 생성된 시스템프레임펄스신호를 기준으로 리드어드레스신호를 만들어 출력한다. 그러면, 상기 출력 리타이밍부(78)가 상기 리드어드레스를 이용하여 최초 리딩번지를 램(74)의 "0" 번지로 선택하고 그 데이터를 업카운트 리딩하여 TSI보드(71)로 전송한다.On the other hand, referring to the operation of the conventional qualitative device as described above, first, when the RX data DEMUX DEMUX by the MUX / DEMUX device in the TSI board 70 becomes the input retiming unit 73, the input retiming unit 73 ) RETIME the data and the frame pulse signal using the RX clock signal. Then, the write address generator 75 generates a write address signal using the frame pulse signal to record and up count data input from the input retiming unit 73 to the RAM 74. Considering the factors caused by the delay during data transmission, the first data is written at address 7 or 8 to match the phase of the frame pulse. At the same time, the read address generator 77 generates and outputs a read address signal based on the system frame pulse signal generated by the system frame pulse generator 76. Then, the output retiming unit 78 selects the first leading address as the "0" address of the RAM 74 by using the lead address, and counts up the data to transmit to the TSI board 71.

이때, 상기 램(74)에 데이터를 라이트하는 위치와 리드하는 위치와 차이가 나는 이유는 데이터의 전송중에 발생하는 RX 프레임펄스신호와 시스템프레임펄스 신호가 7~8BYTE길이의 데이터 지연이 보통생기는데, 이를 보상해주기 위해서 차이를 두는 것이다.At this time, the difference between the position of writing data to the RAM 74 and the position of reading the data is that the RX frame pulse signal and the system frame pulse signal generated during data transmission have a 7 to 8 BYTE length data delay. To make up for this, make a difference.

그러나, 상기와 같은 종래 FPA를 하는 츄리뷰터리장치는 이 FPA에 사용하기 위해 램(74)의 라이트어드레스를 고정했을 경우 예컨대, 최초 데이터를 램(74)의 처음 "0" 번지부터 기록하는 것이 아니라 중간정도인 "7" 혹은 "8" 번지부터 기록하기 때문에 프레임펄스신호와 시스템프레이펄스신호사이에 이보다 적은 위상차가 생길 경우 불필요하게 데이터 기록지연을 야기시켰다.However, in the conventional FPA-based qualitative apparatus, when the light address of the RAM 74 is fixed for use in this FPA, for example, the first data is recorded from the first "0" address of the RAM 74. In addition, since recording starts from the middle "7" or "8" address, if there is less phase difference between the frame pulse signal and the system pulse signal, it unnecessarily caused data recording delay.

뿐만 아니라, 상기와 같은 종래 츄리뷰터리장치는 램에 불필요하게 라이트어드레스가 고정될 경우 그 사용하지 않는 램(74)의 저장공간으로 인해 메모리 낭비는 물론 불필요한 전력소모를 발생시키는 문제점이 있었다.In addition, such a conventional qualitative device has a problem of generating unnecessary power consumption as well as memory waste due to the storage space of the RAM 74 which is not used when the light address is fixed to the RAM unnecessarily.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 전송시스템의 TSI보드 사이에 스위칭수단으로 설치된 츄리뷰터리카드내에 메모리부를 이중화하여 라이트 어드레스기능을 여유있게 활용하므로써, 데이터 입출력시 프레임동기 펄스신호와 시스템 동기펄스신호에 따라 발생되던 데이터 신호지연을 방지하는 전송시스템의 츄리뷰터리장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been invented to solve the above-mentioned general problems, and by redundantly utilizing the memory address in the qualitative card installed as a switching means between the TSI board of the transmission system, by utilizing the write address function, It is an object of the present invention to provide a qualitative device of a transmission system that prevents data signal delay caused by a frame synchronization pulse signal and a system synchronization pulse signal.

본 발명의 다른 목적은 입력되는 데이터의 라이트기능을 제어하여 이중화된메모리부의 일부만을 사용하기 때문에 사용하지 않은 나머지 메모리부의 기능을 정지시킬 수 있으므로 그에 따라 메모리 낭비 및 메모리부의 전력소모를 최소화하는 전송시스템의 츄리뷰터리장치를 제공하는데 있다.Another object of the present invention is to control the write function of the input data, so that only a part of the redundant memory unit is used, so that the rest of the unused memory unit can be stopped, thereby minimizing memory waste and power consumption of the memory unit. To provide a qualitative device.

상기와 같은 목적을 달성하기 위한 본 발명은 전송시스템의 TSI보드와 또 다른 TSI 보드사이에서 FPA기능수행하는 츄리뷰터리장치에서, 상기 츄리뷰터리장치의 내부에 복수개의 저장소자로 구성되어 데이터를 순차적으로 저장 혹은 재생하는 이중화 메모리부와, 상기 TSI 보드로부터 수신한 RX 클럭신호를 이용하여 데이터와 프레임펄스신호를 재정렬하여 입력데이터를 두 개로 분할하고 상기 이중화 메모리부중 하나를 선택한 다음 그 선택된 해당 저장소자로 데이터를 입력시키는 데이터입력 선택부와, 상기 데이터입력 선택부로부터 입력된 프레임펄스신호에 따라 라이트 어드레스신호를 복수개 생성하여 이중화 메모리부에 각각 선택적으로 제공하는 라이트어드레스 생성기와, 상기 츄리뷰터리장치의 일정한 곳에 설치되어 시스템 프레임펄스신호를 생성하는 시스템프레임펄스 생성기와, 상기 시스템프레임펄스 생성기에 의해 생성된 시스템프레임펄스 데이터에 따라 리드어드레스를 복수개 생성하여 이중화 메모리부에 제공하는 리드어드레스 생성기와, 상기 라이트어드레스와 리드어드레스의 위상을 비교하여 이중화 메모리부중 데이터 지연이 가장 작은 쪽의 저장소자를 선택되게 제어하고 그 선택된 해당 저장소자에 데이터를 기록/재생하는 기능을 제어하는 위상비교 제어부와, 이 위상비교 제어부의 제어신호에 따라 이중화 메모리부로부터 선택적으로 데이터를 TSI 보드로 출력하는 데이터선택부를 포함하는 전송시스템의 츄리뷰터리장치를 제공한다.In order to achieve the above object, the present invention provides a FPA function that performs an FPA function between a TSI board of another transmission system and another TSI board. A redundant memory unit for storing or reproducing the data, and using the RX clock signal received from the TSI board to rearrange the data and the frame pulse signal to divide the input data into two, select one of the redundant memory units, and then A data input selection unit for inputting data, a write address generator for generating a plurality of write address signals in accordance with the frame pulse signal inputted from the data input selection unit, and selectively providing the write address signals to the redundant memory unit; It is installed in a certain place to provide system frame pulse signal. A system frame pulse generator to generate a plurality of read addresses according to the system frame pulse data generated by the system frame pulse generator and a read address generator to provide a plurality of read addresses to a redundant memory unit, and compares the phases of the write addresses with the read addresses. A phase comparison control section for controlling a repository having the least data delay among the redundant memory sections and controlling a function of recording / reproducing data in the selected repository, and a redundant memory section according to a control signal of the phase comparison control section. It provides a qualitative device of the transmission system including a data selector for selectively outputting data to the TSI board.

도 1은 종래 츄리뷰터리 장치를 설명하는 설명도.1 is an explanatory diagram illustrating a conventional qualitative apparatus.

도 2는 본 발명의 츄리뷰터리 장치를 설명하는 설명도.2 is an explanatory diagram for explaining the qualitative apparatus of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1A-B: TSI보드 2 : 이중화 메모리부1A-B: TSI board 2: Redundant memory section

3 : 버스 4 : 데이터입력 선택부3: Bus 4: Data input selector

5 : 라이트어드레스 생성기 6 : 츄리뷰터리 장치5: Light address generator 6: Query device

7 : 시스템프레임펄스 생성기 8 : 리드어드레스 생성기7: System frame pulse generator 8: Lead address generator

9 : 위상비교 제어부 10: 데이터선택부9: phase comparison control unit 10: data selection unit

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명 장치는 도 2에 도시된 바와같이 전송시스템의 TSI보드(1A)와 또 다른 TSI 보드(1B)사이에 FPA기능을 위해 설치되는 것으로, 이중화로 구성되어 데이터를 순차적으로 저장 혹은 재생하는 이중화 메모리부(2)와, 상기 TSI 보드(1A)로부터 RX 클럭신호로 데이터와 프레임펄스신호를 리타임하여 입력데이터를 두 개로 분할하고 버스(3)를 통해 상기 이중화 메모리부(2)중 어느하나로 입력시키는 데이터입력 선택부(4)와, 상기 데이터입력 선택부(4)로부터 입력된 프레임펄스신호에 따라 라이트 어드레스신호(write address)를 복수개 생성하여 이중화 메모리부(2)에 각각 선택적으로 제공하는 라이트어드레스 생성기(5)와, 상기 츄리뷰터리장치(6)의 일정한 곳에 설치되어 시스템 프레임펄스신호를 생성하는 시스템프레임펄스 생성기(7)와, 상기 시스템프레임펄스 생성기(7)에 의해 생성된 시스템프레임펄스 데이터에 따라 리드어드레스(Read address)를 복수개 생성하여 이중화 메모리부(2)에 제공하는 리드어드레스 생성기(8)와, 상기 라이트어드레스 생성기(5)와 리드어드레스 생성기(8)의 라이트어드레스와 리드어드레스의 위상을 비교하여 이중화 메모리부(2)중 데이터 지연이 가장 작은 쪽의 메모리부를 선택하여 데이터를 기록/재생을 제어하는 위상비교 제어부(9)와, 이 위상비교 제어부(9)의 제어신호에 따라 이중화 메모리부(2)로부터 선택적으로 데이터를 TSI 보드(1B)로 출력하는 데이터선택부(10)를 포함한다.The apparatus of the present invention is installed for the FPA function between the TSI board 1A and another TSI board 1B of the transmission system, as shown in FIG. The memory unit 2 and the RSI clock signal from the TSI board 1A are retimed to divide the data and the frame pulse signal into two pieces of input data, and to one of the redundant memory units 2 through the bus 3. A plurality of write address signals are generated in accordance with the data input selection unit 4 and the frame pulse signal input from the data input selection unit 4, and selectively provided to the redundant memory unit 2, respectively. A light frame generator 5, a system frame pulse generator 7 installed at a predetermined position of the quaternary device 6 to generate a system frame pulse signal, and the system frame pulse generator A read address generator 8 for generating a plurality of read addresses according to the system frame pulse data generated by the genital generator 7 and providing the read address to the redundant memory unit 2; and the write address generator 5 and the read address. A phase comparison control section 9 for comparing the phases of the write address and the read address of the address generator 8 to select the memory section of the redundant memory section 2 having the smallest data delay to control recording / reproducing of data; And a data selection section 10 for selectively outputting data from the redundant memory section 2 to the TSI board 1B in accordance with the control signal of the phase comparison control section 9.

그리고, 상기 이중화 메모리부(2)는 "0" 번지에서 "7" 번지를 갖는 복수의 제1,2 램(11A,11B)으로 구성된다.The redundant memory unit 2 is composed of a plurality of first and second RAMs 11A and 11B having addresses "7" at addresses "0".

다음에는 상기와 같은 본발명 장치의 작용, 효과를 설명한다.Next, the operation and effects of the present invention as described above will be described.

본 발명은 TSI보드(1A,1B)에서 MUX/DEMUX 소자에 의해 DEMUX된 RX 데이터가 데이터입력 선택부(4)로 입력될 경우 데이터입력 선택부(4)는 RX 클럭신호를 이용하여 데이터와 프레임펄스신호를 분석하고 상기 TSI보드(1A)에서 입력된 데이터를 2개로 분할하여 이중화 메모리부(2)중 어느 하나에 기록하게 되는데, 이때, 상기 라이트어드레스 생성기(5)가 프레임펄스신호를 이용하여 복수개의 라이트어드레스신호를 만들어 이중화 메모리부(2)에 제공한다.According to the present invention, when the RX data DEMUXed by the MUX / DEMUX device is input to the data input selector 4 from the TSI boards 1A and 1B, the data input selector 4 uses the RX clock signal and the data and the frame. The pulse signal is analyzed and the data inputted from the TSI board 1A is divided into two and recorded in any one of the redundant memory units 2. In this case, the write address generator 5 uses the frame pulse signal. A plurality of write address signals are generated and provided to the redundant memory unit 2.

여기서, 상기 데이터입력 선택부(4)가 데이터를 이중화 메모리부(2)에 기록하기 전에 위상비교 제어부(9)는 상기 라이트어드레스 생성기(5)와 리드어드레스 생성기(8)의 라이트어드레스와 리드어드레스의 위상을 비교하여 오버플로우(overflow)나 언더플로우(underflow)가 발생하지 않는 범위내에서 이중화 메모리부(2)중 데이터 지연이 가장 작은 쪽의 메모리부를 선택하여 데이터를 기록하고 나머지 차단(shut off)시킨다.Here, before the data input selection unit 4 writes data to the redundant memory unit 2, the phase comparison control unit 9 is configured to write and read addresses of the write address generator 5 and the read address generator 8, respectively. Compare the phases of the memory modules and select the memory section with the least data delay among the redundant memory sections 2 within the range where overflow or underflow does not occur, and record the data and shut off the rest. )

예컨대, 상기 위상비교 제어부(9)의 비교결과 이중화 메모리부(2)중 제1 램(11A)이 데이터 지연이 가장 작다고 판단하였을 경우 이중화 메모리부(2)중 제1 램(11A)만 동작되고 나머지 제2 램(11B)을 동작하지 않는다. 그러면, 상기 데이터입력 선택부(4)는 이 제1램(11A)에 라이트어드레스 생성기(5)의 라이트어드레스를 이용하여 상기 TSI 보드(1A)로부터 입력된 데이터를 기록한다.For example, when the comparison result of the phase comparison controller 9 determines that the first RAM 11A of the redundant memory unit 2 has the smallest data delay, only the first RAM 11A of the redundant memory unit 2 is operated. The remaining second RAM 11B is not operated. Then, the data input selector 4 writes the data input from the TSI board 1A to the first RAM 11A by using the write address of the write address generator 5.

그러나, 만약 상기 위상비교 제어부(9)가 상기 과정을 통해 두 개의 라이트어드레스와 리드어드레스의 차를 비교한 결과 오버플로우나 언더플로우가 발생하여이중화 메모리부(2)를 모두 사용해야 할 필요가 있음을 결정할 경우 이 위상비교 제어부(9)는 이중화 메모리부(2)의 제1,2 램(11A,11B)를 모두 구동시킨다. 그러면, 상기 데이터입력 선택부(4)는 데이터를 버스(3)와 데이터선택부(10)를 통해 이중화 메모리부(2)의 제2 램(11B)의 "0"번지부터 "7"번지까지 라이트어드레스 신호를 이용하여 기록한 다음 그 나머지 데이터를 이중화 메모리부(2)의 제1램(11A)에 라이트어드레스를 이용하여 순차적으로 기록한다.However, if the phase comparison control unit 9 compares the difference between the two light addresses and the lead address through the above process, an overflow or an underflow occurs, and thus it is necessary to use both the redundant memory units 2. In this case, the phase comparison controller 9 drives both the first and second RAMs 11A and 11B of the redundant memory unit 2. Then, the data input selector 4 transfers data from the "0" address to the "7" address of the second RAM 11B of the redundant memory unit 2 via the bus 3 and the data selector 10. After writing using the write address signal, the remaining data is sequentially written to the first RAM 11A of the redundant memory unit 2 using the write address.

한편, 상기 데이터선택부(10)는 상기 위상비교 제어부(9)의 제어를 받아 이중화 메모리부(2)의 제1 및 제2 램(11A,11B)중 어느 하나를 지정받아 리드어드레스 생성기(8)의 복수개의 리드어드레스 신호를 이용하여 TSI 보드로 데이터를 전송한다.Meanwhile, the data selector 10 receives one of the first and second RAMs 11A and 11B of the redundant memory unit 2 under the control of the phase comparison controller 9 and receives the read address generator 8. Data is transmitted to the TSI board using a plurality of read address signals.

따라서, 본 발명에 의하면, 상기 위상비교 제어부(9)의 제어작용에 따라 이중화 메모리부(2)의 제1 및 제2 램의 구동이 선택적으로 결정되기 때문에 종래와같이 데이터 기록이나 재생을 위해 메모리부가 모두 동작할 필요없이 필요한 부분만 선택적으로 동작하므로 메모리낭비나 전력소모가 최소화되게 된다Therefore, according to the present invention, since the driving of the first and second RAMs of the redundant memory unit 2 is selectively determined according to the control action of the phase comparison control unit 9, the memory for recording or reproducing data as in the prior art is used. It does not need to operate all the parts, and only the necessary parts are selectively operated, which minimizes memory waste and power consumption.

이상 설명에서와 같이 본 발명은 전송시스템의 TSI보드 사이에 스위칭수단으로 설치된 츄리뷰터리카드내에 메모리부를 이중화하여 라이트 어드레스기능을 여유있게 활용하므로써, 데이터 입출력시 프레임동기 펄스신호와 시스템 동기펄스신호에 따라 발생되던 데이터 신호지연을 방지하는 장점을 가지고 있다.As described in the above description, the present invention utilizes the write address function by redundantly the memory unit in the qualitative card installed as the switching means between the TSI boards of the transmission system, thereby providing the frame synchronization pulse signal and the system synchronization pulse signal during data input / output. It has the advantage of preventing the data signal delay caused.

또한, 본 발명에 의하면, 입력되는 데이터의 라이트기능을 제어하여 이중화된 메모리부의 일부만을 사용하기 때문에 사용하지 않은 나머지 메모리부의 기능을 정지시킬 수 있으므로 그에 따라 메모리 낭비 및 메모리부의 전력소모를 최소화하는 효과도 있다.In addition, according to the present invention, since only the part of the redundant memory unit is controlled by controlling the write function of the input data, the function of the remaining memory unit can be stopped, thereby minimizing memory waste and power consumption of the memory unit. There is also.

Claims

In the qualitative device that performs the FPA function between the TSI board of the transmission system and another TSI board,

The dual memory unit includes a plurality of storage units in the quaternary device to sequentially store or reproduce data, and rearranges data and frame pulse signals using an RX clock signal received from the TSI board to input data. A data input selection unit for dividing the data into two and selecting one of the redundant memory units, and inputting data to the selected storage unit; and generating a plurality of write address signals in accordance with the frame pulse signal inputted from the data input selection unit, A write address generator selectively provided to the system; a system frame pulse generator installed at a predetermined portion of the quaternary device to generate a system frame pulse signal; and a read according to the system frame pulse data generated by the system frame pulse generator. Address A plurality of read address generators which generate a plurality of times and provide them to the redundant memory unit, and compares the phases of the write address and the read address with each other to control a repository having the smallest data delay among the redundant memory sections, and to provide data to the selected corresponding repository. A phase comparison control section for controlling a recording / reproducing function, and a data selection section for selectively outputting data from a redundant memory section to a TSI board according to a control signal of the phase comparison control section; Device.

delete