KR100442255B1

KR100442255B1 - 채널 등화 장치

Info

Publication number: KR100442255B1
Application number: KR10-2002-0010568A
Authority: KR
Inventors: 김강호
Original assignee: 엘지전자 주식회사
Priority date: 2002-02-27
Filing date: 2002-02-27
Publication date: 2004-07-30
Also published as: KR20030071046A; US20030160896A1; US7312833B2

Abstract

자력 등화 알고리즘과 결정 지향 등화 알고리즘을 동시에 적용하여 채널 등화를 수행하면서, 자동으로 자력 등화 방식에서 결정 지향 등화 방식으로 변환해 줌으로써, 신호 훈련열 없이도 자력으로 신호 왜곡을 감소시킬 수 있으므로 전송 효율을 좋게 할 수 있고, 또한 자력 등화 방법에서 결정 지향 방법으로 자동으로 변환되므로 종래의 방법보다 복잡도가 줄어들고, 수렴 특성이 좋아진다. 그리고, 입력 신호에 주파수 위상 오차가 존재하더라도 신호 왜곡을 줄여갈 수 있으므로 전체 시스템의 수신 성능을 향상시키는 효과가 있다.

Description

채널 등화 장치{Apparatus for equalizing channel}

본 발명은 훈련열이 필요없는 자력 등화 알고리즘(Blind Algorithm)을 이용하여 채널 등화를 수행하는 채널 등화 장치에 관한 것이다.

일반적으로 통신이란 송신단에서 변조하여 보내준 신호를 수신단에서 수신하여 원 신호로 복조하는 것이다. 그러나, 송.수신단에 있는 증폭기, 필터등의 소자들에 의한 신호의 왜곡이 생기고, 또한 통신 경로의 여러 가지 요인에 의하여 신호의 왜곡이 생겨 수신단에 불완전한 신호가 들어오게 되므로, 수신단에서 원 신호를 복원하기 어렵게 한다.

또한, 이러한 왜곡은 시간에 따라 특성이 달라지므로 수신단에서 더욱 더 원신호를 복원하기 어렵게 한다. 그래서, 수신단에서는 이러한 왜곡을 보상해서 원 신호를 복원할 수 있도록 적응 채널 등화기(Adaptive Equalizer)를 사용한다.

상기 적응 채널 등화기는 자력 등화기(Blind Equalizer)와 비자력 등화기(Non-Blind Equalizer)로 구분되는데, 상기 비자력 등화기는 전송되는 신호열에 주기적으로 훈련 신호열을 삽입해서 이 훈련 신호열을 가지고 채널 등화를 행하는 방법이다. 그리고, 상기 자력 등화기는 이러한 훈련 신호의 도움없이 수신되는 신호만을 가지고 자력으로 채널 등화를 행하는 방법을 말한다.

도 1은 이러한 채널 등화기가 적용되는 디지털 TV 수신기의 개략적인 구성 블록도로서, A/D 변환부(101)는 입력되는 IF 아날로그 신호를 디지털화하여 재샘플부(102)로 출력한다. 상기 재샘플부(102)는 기저대역 신호처리를 통해 나온 현재 심볼들의 타이밍 에러를 입력받아 상기 A/D 변환부(101)에서 디지털화된 신호와 신호 사이의 에러를 줄이는 방향으로 보간을 한다. 위상 분리부(103)는 상기 재샘플부(102)의 출력 신호를 통과대역 디지털 I,Q 신호로 분리하고, 복조부(104)는 통과대역 디지털 I,Q 신호를 기저대역 디지털 I,Q 신호로 복조하여 채널 등화부(105)로 출력한다.

상기 채널 등화부(105)는 등화 제어부(107)의 제어에 따라 채널 등화부 내의 필터의 계수 갱신을 수행하여 전송채널을 통한 데이터의 전송 중에 발생되는 신호의 채널왜곡을 보상하여 디로테이터(Derotator)(106)로 출력한다. 상기 디로테이터(106)는 상기 채널 등화부(105)에서 채널 왜곡이 보상된 기저대역 디지털 I,Q 신호의 위상을 보상하여 출력함과 동시에 상기 등화 제어부(107)로 피드백시킨다.

도 2는 상기 채널 등화부(105)의 상세 블록도로서, 피드 포워드 필터(feed forward filter)(201)는 입력 데이터와 피드 포워드 에러값에 따라 계수 갱신을 수행하여 가까운 고스트의 영향을 상쇄하고, 피드백 필터(feedback filter)(202)는 결정 데이터와 피드백 에러 값에 따라 계수 갱신을 수행하여 먼 고스트의 영향을 상쇄한다. 그리고, 가산기(203)는 상기 피드 포워드 필터(201)의 출력과 피드백 필터(202)의 출력을 더하여 디로테이터(106)로 출력한다. 여기서, 상기 피드 포워드 필터(201)와 피드백 필터(202)의 스텝 사이즈를 크게 하면 채널 등화부(105)의 수렴속도는 빨라지는 반면 수렴 후 잔류에러가 크다는 단점이 있으며, 반면에 스텝 사이즈를 작게 하면 수렴속도는 늦어지지만 수렴 후 잔류 에러가 작다는 장점이 있다. 상기 피드 포워드 필터(201)로 입력되는 피드 포워드 에러와 피드백 필터(202)로 입력되는 결정 데이터 그리고, 피드백 에러는 상기 등화 제어부(107)로부터 제공받는다.

이때, 상기 채널 등화부(105)는 전술한 바와 같이 채널 등화를 수행하는 방법에 따라 비자력 등화기와 자력 등화기로 구분된다.

상기 비자력 등화기는 송신단에서 보내는 똑같은 신호인 훈련 신호열을 가지고 채널 등화를 하므로 빠른 시간에 수렴할 수 있고 또한, 수렴 특성도 우수하다. 그러나, 주기적으로 훈련 신호열을 보내야 하므로 전송 효율이 좋지 않다.

한편, 상기 자력 등화기는 크게 축소 신호군 알고리즘(Reduced Constellation Algorithm ; RCA)과 등반경 알고리즘(Constant Modulus Algorithm ; CMA)으로 나뉜다. 상기 축소 신호군 알고리즘의 대표적인 예는 Sato 알고리즘이고, 에러는 등화 제어부(107)에서 하기의 수학식 1과 같이 구해진다.

y_n: 등화기 출력값, a_n: 송신에서 보낸 원 신호

그리고, 상기 채널 등화부(105) 내의 피드 포워드 필터(201)와 피드백 필터(202)의 탭 계수의 갱신식은 하기의 수학식 2와 같이 주어진다.

c_n: 등화기 계수값, x_n: 등화기 입력값

그런데, 이러한 축소 신호군 알고리즘은 구현이 간단하고 신호 왜곡이 심하지 않은 환경에서는 잘 수렴하는 장점이 있지만, 수렴 후 잔류 에러가 크고 또한, 신호 왜곡이 큰 환경에서는 잘 수렴하지 못하거나 잘못된 곳으로 수렴하는 단점이 있다.

한편, 등반경 알고리즘의 대표적인 예는 Gordard 알고리즘이고, 에러는 상기 등화 제어부(107)에서 하기의 수학식 3과 같이 구해진다.

y_n: 등화기 출력값, a_n; 송신단에서 보낸 원 신호

그리고, 상기 채널 등화부(105) 내의 피드 포워드 필터(201)와 피드백 필터(202)의 탭 계수의 갱신식은 하기의 수학식 4와 같이 주어진다.

c_n: 등화기 계수값, x_n: 등화기 입력값

상기된 등반경 알고리즘은 축소 신호군 알고리즘에 비해 수렴 특성이 좋고 잘못된 곳으로 수렴하는 경우가 거의 없으며 또한, 주파수 위상차가 발생하는 경우에도 채널 등화를 할 수 있다는 장점이 있지만 축소 신호군 알고리즘처럼 수렴 후 잔류 에러가 크고, 구현이 복잡한 단점이 있다.

이와 같이 자력 등화기는 훈련 신호열을 필요로 하지 않으므로 전송 효율은 좋지만 수렴하는데 많은 시간이 필요하고 수렴 특성도 좋지 않으므로 보통 임계값을 설정한 후 임계값에 도달하기 전에는 자력 등화 방식으로 탭 계수의 갱신을 수행하고, 임계값에 도달하면 결정 지향 등화 방식으로 변환해 탭 계수의 갱신을 수행함에 의해 수렴 특성을 향상시킨다.

하지만, 이러한 방법은 임계값을 설정하는 것이 쉽지 않다.

또한, 자력 등화 방법으로 채널 등화를 수행하다가 임계값에 도달하면 결정 지향 방법으로 변환하기 위해서는 SNR 계산기, 가산기, 카운터 등이 필요하고, 등화기에 들어오는 왜곡된 신호 입력을 사용하여 모든 계산을 해야 하기 때문에 신호 왜곡이 심해지면 결과치가 부정확할 확률이 높으므로 수렴 특성이 좋지 않다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 임계값을 설정하지 않고도 자력 등화 방식에서 결정 지향 등화 방식으로 자동으로 변환해주는 채널 등화 장치를 제공함에 있다.

도 1은 일반적인 디지털 TV 수신기의 개략적인 구성 블록도

도 2는 도 1의 채널 등화부의 일 예를 보인 블록도

도 3은 본 발명에 따른 채널 등화 장치에서 채널 등화 제어부의 상세 블록도

도 4는 결정 지향 에러와 Gordard 에러의 수렴 특성을 보인 그래프

도면의 주요부분에 대한 부호의 설명

300 : 결정 지향 에러 검출부 301 : 결정부

302,402 : 감산기 400 : Gordard 에러 검출부

401 : 제곱 연산부 403,501,503,504 : 곱셈기

500 : 최종 에러 검출부 502 : 절대값 연산부

505 : 가산기

상기와 같은 목적을 달성하기 위한 본 발명에 따른 채널 등화 장치는, 입력되는 최종 에러 값에 따라 필터의 탭 계수 갱신을 수행하여 상기 기저대역 디지털 신호에 포함된 채널 왜곡을 보상하는 채널 등화부와, 상기 채널 등화부가 자력 등화 알고리즘과 결정 지향 등화 알고리즘을 동시에 적용하여 채널 등화를 수행하면서, 자동으로 자력 등화 방식에서 결정 지향 등화 방식으로 변환하도록 최종 에러 값을 생성하여 상기 채널 등화부로 출력하는 등화 제어부를 포함하여 구성되는 것을 특징으로 한다.

상기 등화 제어부는 상기 채널 등화부의 출력으로부터 결정 신호를 생성한 후 상기 결정 신호의 위상과 채널 등화부의 출력 위상과의 차를 구하여 결정 지향 에러를 검출하는 결정 지향 에러 검출부와, 상기 채널 등화부의 출력에 절대값을취하여 제곱한 후 기 설정된 상수를 빼고, 그 결과에 다시 채널 등화부의 출력을 곱하여 Gordard 에러를 검출하는 Gordard 에러 검출부와, 상기 결정 지향 에러에 기 설정된 k₁상수를 곱하고, 다시 상기 결정 지향 에러에 절대값을 취한 후 상기 Gordard 에러를 곱하고, 곱셈 결과에 기 설정된 k₂상수를 곱한 후 상기 k₁상수가 곱해진 결정 지향 에러와 더하여 최종 에러 값을 검출하는 최종 에러 검출부로 구성되는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

본 발명은 자력 등화 알고리즘과 결정 지향 등화 알고리즘을 동시에 적용하여 채널 등화를 수행하면서, 자동으로 자력 등화 방식에서 결정 지향 등화 방식으로 변환해주는데 있다. 상기 자력 등화 알고리즘은 등반경 알고리즘의 하나인 Gordard 알고리즘을 이용하는 것을 실시예로 한다.

본 발명을 수행하기 위한 채널 등화 알고리즘은 하기의 수학식 5와 같다.

여기서,

: 수정된 CMA 에러,: 결정 지향 에러,: Gordard 에러

: 등화기 출력값,: 송신단에서 보낸 원 신호

그리고, 탭 계수 갱신식은 하기의 수학식 6과 같다.

c_n: 등화기 계수값, x_n: 등화기 입력값

도 3은 본 발명에 따른 채널 등화 장치 내의 채널 등화 제어부의 구성 블록도로서, 상기된 수학식 5를 하드웨어로 구성한 예이다.

도 3을 보면, 결정 지향 에러를 구하는 결정 지향 에러 검출부(300), Gordard 에러를 구하는 Gordard 에러 검출부(400), 및 상기 결정 지향 에러 검출부(300)와 Gordard 에러 검출부(400)의 출력으로부터 최종 에러를 검출하는 최종 에러 검출부(500)로 구성된다.

상기 결정 지향 에러 검출부(300)의 결정부(301)는 디로테이터(106)로부터 출력되는 기저대역 디지털 신호의 각 신호 레벨에 맞는 결정신호를 생성하여 감산기(302)로 출력한다. 상기 감산기(302)는 상기 결정신호의 위상과 상기 디로테이터(106)에서 출력되는 기저대역 디지털 신호의 위상과의 차를 구하여 결정지향 에러(e_DD)를 구한 후 최종 에러 검출부(500)로 출력한다.

상기 Gordard 에러 검출부(400)의 제곱 연산부(401)는 채널 등화부(105)의 출력(y(n))에 절대값을 취하고, 상기 절대값에 다시 제곱을 취하여 감산기(402)로 출력하고, 상기 감산기(402)는 상기 제곱 연산부(401)의 출력으로부터 기 설정된 상수(R₂,)를 빼 곱셈기(403)로 출력한다. 상기 곱셈기(403)는 상기 감산기(402)의 출력과 상기 채널 등화부(105)에서 출력되는 신호(y_n)를 곱하여 Gordard 에러(e_gordard)를 구한 후 최종 에러 검출부(500)로 출력한다.

상기 최종 에러 검출부(500)의 곱셈기(501)는 상기 결정 지향 에러 검출부(300)의 결정 지향 에러에 기 설정된 상수(k1)를 곱하여 가산기(505)로 출력한다.

상기 최종 에러 검출부(500)의 절대값 연산부(502)는 상기 결정 지향 에러 검출부(300)의 출력에 절대값을 취하여 곱셈기(503)로 출력하고, 상기 곱셈기(503)는 상기 절대값 연산부(502)의 출력(|e_DD|)에 Gordard 에러 검출부(400)의 출력을 곱하여 곱셈기(504)로 출력한다. 상기 곱셈기(504)는 상기 곱셈기(503)의 출력()에 기 설정된 상수(k2)를 곱하여 가산기(505)로 출력한다.

상기 가산기(505)는 상기 곱셈기(501)의 출력()과 상기 곱셈기(504)의 출력()을 더한 후 최종 에러 값()으로 채널 등화부(105)에 출력한다.

여기서, 상기 상수 k1, k2는 실험치에 의해 정해지는 값으로서, k1을 1로 설정한다면 k2는 1보다 작은 값으로 설정하는 것이 바람직하다.

상기 채널 등화부(105)는 상기 최종 에러 값을 입력받아 상기된 수학식 6과 같이 피드 포워드 필터와 피드백 필터의 탭을 갱신하여 에러를 줄인다.

다음은 상기된 수학식 5와 도 3을 이용하여 본 발명의 채널 등화부(105)가 수렴하는 과정을 설명한다.

즉, 채널 등화부(105)의 입력 신호에 왜곡이 심할때는 입력 신호의 대부분은 심하게 왜곡되어져서 원 신호와는 거리가 먼 값들이다. 그래서, 이 기간 동안의 결정 지향 에러값은 결정을 내린 신호값이 원 신호가 아닐 확률이 굉장히 높기 때문에 대부분 잘못된 에러값이다.

그러나 입력 신호가 램덤하고 화이트하기 때문에 이 에러값을 일정 기간동안 평균을 취해보면 계속 균등한 값을 갖는다. 그래서 에러 갱신식에 결정 지향 에러를 포함시켜 놓아도 입력 신호의 왜곡을 이 기간동안 보상해주지는 못하지만 그렇다고 왜곡을 더 심하게 하지도 않는다. 따라서, 도 4에서 보는 바와 같이 t₁구간까지는 결정 지향 방법이 왜곡을 보상해주지 못하는 동안 Gordard 에러 부분이 왜곡을 점점 줄여가서 전 구간에 화이트하게 퍼져있는 채널 등화부(105)의 출력 신호를 원 신호들 주위로 모이게 한다.

그러나, 도 4에서 보는 바와 같이 Gordard 등화 방식에 의한 수렴 속도는 느릴뿐만 아니라 최종 수렴 후에도 잔류 에러가 크다. 하지만 t₁구간을 지나면서부터는 전 구간에 퍼져있던 신호들이 어느정도 원 신호 주위로 모여졌기 때문에 결정을 내린 신호값이 원 신호일 확률이 원 신호가 아닐 확률보다 크다. 그래서, 이때부터는 결정 지향 에러의 영향에 의해 전체 에러가 점점 줄어들게 되어 채널 등화부(105)의 출력 신호는 점점 더 원 신호 주위로 가깝게 모여들게 된다.

또한, 이 기간동안 Gordard 에러는 이미 자신의 최종 수렴점에 도달했기 때문에 균등한 에러를 발생해서 결정 지향 에러값에 아무런 영향을 끼치지 않는다.

그러나, 도 4에서 보는 바와 같이 Gordard 에러는 수렴 후에도 잔류 에러가 커서 단순히 Gordard 에러와 결정지향 에러를 더해주면은 최종 수렴 후에도 Gordard 에러의 영향에 의해서 잔류 에러가 상당히 커지게 된다.

따라서, 본 발명은 상기된 수학식 5에서와 같이 Gordard 에러에 결정 지향 에러의 절대값을 곱해주고 서로 크기가 다른 적당한 상수값(k₁,k₂)을 곱해주면, t₁구간을 지나면서부터 수학식 5의 두 번째 부분은 급격히 줄어들기 시작해서 최종 수렴점에 도달했을때에는 수학식 5의 최종 에러값은 결정 지향 방법을 사용했을 때와 거의 같은 잔류 에러 값을 갖게 된다.

이렇게 하면, 채널 등화가 자동적으로 자력 알고리즘에서 결정 지향 알고리즘으로 변환된다. 즉, 종래와 같이 인위적으로 임계값을 설정하고, 축소 신호군 알고리즘이나 등반경 알고리즘으로 에러 값을 줄여 가다가 임계값에 도달하면 결정 지향 알고리즘으로 에러 값을 줄여 바꿔줄 필요가 없게 된다.

또한, 본 발명은 임계값을 설정하는 인위적인 방법보다는 구현이 쉽고 수렴 특성도 좋다. 그리고, 대부분의 채널 등화기 입력 신호에는 주파수 동기가 되기전에는 시간에 따라 변하는 주파수 위상 오차가 발생하는데 본 발명은 주파수 위상 오차가 존재하여도 신호 왜곡을 줄여줄 수 있기 때문에 주파수 동기 부분에도 도움을 준다.

이상에서와 같이 본 발명에 따른 채널 등화 장치에 의하면, 신호 훈련열 없이도 자력으로 신호 왜곡을 감소시킬 수 있으므로 전송 효율을 좋게 할 수 있고, 또한 자력 등화 방법에서 결정 지향 방법으로 자동으로 변환되므로 임계값을 설정하여 인위적인 방법으로 자력 등화 방법에서 결정 지향 방법으로 변환하는 종래의 방법보다 복잡도가 줄어들고, 수렴 특성이 좋아진다. 그리고, 입력 신호에 주파수 위상 오차가 존재하더라도 신호 왜곡을 줄여갈 수 있으므로 전체 시스템의 수신 성능을 향상시키는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

수신되는 신호를 디지털화한 후 통과대역 디지털 신호를 기저대역 디지털 신호로 천이하여 채널 등화를 수행하는 디지털 TV의 채널 등화 장치에 있어서,

입력되는 최종 에러 값에 따라 필터의 탭 계수 갱신을 수행하여 상기 기저대역 디지털 신호에 포함된 채널 왜곡을 보상하는 채널 등화부;

상기 채널 등화부의 출력으로부터 결정 신호를 생성한 후 상기 결정 신호의 위상과 채널 등화부의 출력 위상과의 차를 구하여 결정 지향 에러()를 검출하는 결정 지향 에러 검출부;

상기 채널 등화부의 출력에 절대값을 취하여 제곱한 후 기 설정된 상수(R₂)를 빼고, 그 결과에 다시 채널 등화부의 출력을 곱하여 Gordard 에러(e_gordard)를 검출하는 Gordard 에러 검출부; 그리고

상기 결정 지향 에러에 기 설정된 상수(k₁)를 곱하고, 다시 상기 결정 지향 에러()에 절대값을 취한 후 상기 Gordard 에러를 곱하고, 곱셈 결과에 기 설정된 상수(k₂)를 곱한 후 상기 상수(k₁)가 곱해진 결정 지향 에러()와 더하여 최종 에러 값()을 생성하고 상기 채널 등화부로 출력하는 최종 에러 검출부를 포함하여 구성되는 것을 특징으로 하는 채널 등화 장치.
제 1 항에 있어서, 상기 채널 등화부는

하기의 식을 적용하여 필터의 탭 계수를 갱신하는 것을 특징으로 하는 채널 등화 장치.

여기서, c_n: 채널 등화부 내의 필터의 탭 계수값, x_n: 채널 등화부의 입력값, μ는 스텝 사이즈,는 최종 에러 값
제 1 항에 있어서, 상기 최종 에러 검출부는

하기의 식을 적용하여 최종 에러값()을 구하는 것을 특징으로 하는 채널 등화 장치.

여기서,

: 결정 지향 에러,: Gordard 에러

: 채널 등화부의 출력값,: 송신단에서 보낸 원 신호
삭제