KR100424538B1

KR100424538B1 - 이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법

Info

Publication number: KR100424538B1
Application number: KR10-2001-0029712A
Authority: KR
Inventors: 서경삼; 박동조
Original assignee: 엘지전자 주식회사
Priority date: 2001-05-29
Filing date: 2001-05-29
Publication date: 2004-03-27
Also published as: US20020181708A1; CN100474802C; US7346165B2; KR20020090722A; CN1388716A

Abstract

본 발명은 상위로부터 스크램블링 코드의 상태값을 받아 X초기값과 Y초기값을 각각 설정하는 각각의 레지스터 메모리부, 상기 X초기값에 대하여 마스킹을 수행하여 상기 마스킹된 값과 상기 X초기값을 포함하는 확장된 X값을 생성하는 상태값 생성기, 상기 생성된 확장된 X값중에서 임의의 비트를 선택한 후, 상기 선택된 비트에 대하여 마스킹을 수행하고, 상기 마스킹이 수행된 선택된 X값과 상기 Y초기값에 대하여 마스킹을 수행한 Y값에 대하여 연산을 수행하여 스크램블링 코드를 생성하는 스크래블링 코드 생성기로 구성된 것으로서, 메모리의 크기를 현저하게 줄일수 있으며, 하나의 코드 발생기를 이용하여 기지국의 순방향 스크램블링 코드들인 Primary 코드, Secondary 코드, Right 및 Left Alternative를 동시에 발생시킬 수 있다.

Description

이동통신시스템에서의 스크램블링 코드 생성 장치 및 방법 {Method for producing scrambling code and apparatus thereof in mobile system}

본 발명은 이동통신 시스템의 스크램블링 코드(Scrambling Code) 생성 장치 및 방법에 관한 것으로, 특히 마스킹에의해 확장된 값을 생성하여 연속된 비트를 취하여 마스크를 하고, 다른 마스크된 코드와 배타적오어(EXOR)를 하여 스크램블링 코드(Scrambling Code)를 생성하는 장치 및 방법에 관한 것이다.

또한 하나의 코드 발생기를 이용하여 기지국의 스크램블링 코드들인 일차적인 코드(Primary code)(주코드)와 2차적인 코드(Secondary code)(보조코드)를 동시에 발생시키는 다중 스크램블링 코드 발생기를 제공하기 위한 것이다.

일반적으로 부호 분할을 수행하는 이동통신시스템은 기지국 구분을 위해 스크램블링 코드를사용한다. 그리고, 유럽방식인 W-CDMA의 UMTS 표준안에서는 스크램블링 코드를 일정 길이의 그룹으로 구분하여 다중 스크램블링 코드를 생성하며, 상기 UMTS 이동통신시스템에서는 스크램블링 코드를 상기 이동통신시스템의 스크램블링 코드의 목적인 기지국구분 이외에도 용량 증대를 위한 방법의 하나로써, 여러개의 스크램블링 코드(Scrambling Code) 그룹각각에 대한 직교부호(orthogonal code)를 사용하여 채널 구분(channel separation)을 통한 사용자들을 구분하도록 하고 있다.

즉, 차세대 이동 통신 시스템에서는 물리 채널을 통해 전송되는 사용자 비트마다 단일 스크램블링 코드(Scrambling code)를 곱하여 기지국(BS) 또는 셀(Cell)을 구분하고, 또한 채널화 코드(Channelization code)를 곱하여 각 사용자들을 구분할 수 있도록 한다.

따라서, 차세대 이동 통신 시스템에서는 각 기지국(BS)간의 구분을 위해 특정 기지국(BS)의 스크램블링 코드는 인접 기지국(BS)에서 사용중인 스크램블링 코드와 서로 다른 코드를 부여하는 방식을 사용한다.

또한 차세대 이동 통신 시스템에서는 사용자 수가 증가함에 따라 부족하게 되는 채널화 코드를 대체하기 위해서 다중 스크램블링 코드(Multi Scrambling code)를 추가로 구성하며, 그에 따라 하나의 기지국(BS)에서는 여러 개의 스크램블링 코드를 사용하여 사용자 신호를 변조한 후 전송한다.

상기의 다중 스크램블링 코드에서 기지국(BS)의 공통 파일럿 채널(Common pilot channel), 공통 제어 채널(Common controlchannel)과 같이 기지국 정보를 전송하는 채널에 사용되는 코드를 1차적 스크램블링 코드(Primary scrambling code)라 하고, 상기 1차적 스크램블링 코드와 다른 코드들을 2차적 스크램블링 코드(Secondary scrambling code)라고 정의한다. 이때, 각 기지국마다 M개의 보조 스크램블링 코드를 이용한다면 총 N *(M+1)개의 스크램블링 코드가 요구된다.

이하 본 발명에 따른 종래기술을 설명한다.

도 1은 종래의 일반적인 PN 시퀀스 생성기를 나타내는 구조도이다.

상기의 PN 코드는 이동국이 각 기지국을 구분하는데 사용하는 코드이다.

도 1에 도시된 PN 시퀀스 생성기에서, X는의 다항식을 갖는 경우이고, PN 시퀀스의 레지스터는 쉬프트(shift) 레지스터이다.

(1)

(2)

PN 시퀀스 레지스터의 초기값은 상기 식(1)처럼 주어지고, 이후로는 식(2)에 의해 레지스터 값들이 쉬프트되면서 PN 시퀀스 x(n)이 생성된다.

PN 시퀀스 레지스터의 주기가 38400칩인 경우, 시퀀스값은 x(0)부터 x(38399)까지 존재한다.

도 1에 도시된 PN 시퀀스 생성기의 경우를 예를들어 시퀀스의 생성방법을 설명하면 다음과 같다.

먼저, PN 시퀀스 생성기의 쉬프트 레지스터들은 상기 식(1)에 의해 왼쪽에서 오른쪽 방향으로 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,1 비트가 저장된다.

레지스터의 0번지에 있는 '1'이 오른쪽으로 쉬프트되어 출력되므로 첫번째 시퀀스값은 x(0)=1이 되고 0번지에는 1번지의 '0'이 오른쪽으로 쉬프트되어서 x(1)=0 의 출력이 나온다.

PN 시퀀스 x(0)부터 x(17)까지는 상기 식(1)의 초기치 설정대로 그대로 출력되고, x(18)부터 x(38399)까지는 상기 식(2)의 연산으로 나타낼 수 있는데 그 원리는 다음과 같다.

초기 쉬프트시에 레지스터 0번지의 비트정보가 출력되고 난 후, 레지스터의 17번지부터 1번지까지의 비트들이 한 칸씩 오른쪽으로 쉬프트된다.

즉, 원래 1번지에 있던 '0'이 0번지로 쉬프트되고, 원래 2번지에 있던 '0'이 비어있는 1번지로 쉬프트되는 식으로 동작하며, MSB인 17번지에 있던 '0'은 16번지로 쉬프트된다.

그러면 17번지의 레지스터는 비워지게 되는데, 여기에 레지스터 0번지의 '0'과 레지스터 7번지의 '0'이 Exclusive OR(이하 'EXOR'라고 칭함) 연산을 하여 그 결과인 '0'이 레지스터의 17번지로 삽입된다.

상기 17번지로 삽입되는 값이 바로 PN 시퀀스의 19번째값인 x(18)값이 된다.

같은 방식으로 PN 시퀀스 생성기를 구동하여 x(38399)값까지 모두 구할 수 있다.

단말기가 기지국에 접속할 때는 기지국이 사용하는 순방향 PN 시퀀스를 생성해야 하는데 PN 시퀀스의 주기가 상당히 길기 때문에 순방향 PN 시퀀스를 초기 시퀀스값부터 생성하기에는 연산량이 너무 많으므로 필요한 만큼 지연된 상태에서 시퀀스를 생성해야 할 필요가 있다.

이러한 PN 시퀀스가 원하는 만큼의 지연을 가지고 생성되기 위해서 종래에는 마스크를 씌워주는 방법이 있다.

상기 도 1에서 지연이 없는 정상적인 PN 시퀀스가 x(n)이라면 레지스터들에 특정한 마스크를 사용하여 x(n)보다 131072(예를들어) 만큼이 지연되어 나오는 PN 시퀀스는 x(n+131072)이다.

상기 지연의 경우 사용되는 마스크(4, 6, 15번 레지스터에 씌여진 마스크로 EXOR 연산을 함)는 131072라는 지연에 대응되는 마스크이며 다른 지연을 발생시키려면 그에 대응되는 다른 형태의 마스크를 사용한다.

또한 도 1에 도시된 PN 시퀀스 생성기에서, Y는의 다항식을 갖는 경우이고, PN 시퀀스의 레지스터는 쉬프트(shift) 레지스터이다.

상기의 Y 생성기에서의 동작도 상기의 X생성기의 동작과 같은 방식으로 진행된다.

따라서 도면에서 보는바와 같이 마스크된 코드 MXI와 MYI를 EXOR(배타적합)하여 스크램블링 코드 I와, 마스크된 코드 MXQ와 MYQ를 EXOR(배타적합)하여 스크램블링 코드 Q를 생성한다.

도 2는 상기 도 1의 스크램블링코드 생성기를 구체화한 것으로, 상위로부터 스크램블링 코드의 상태값을 받아 초기레지스터값을 설정하는부(20)과, 초기상태로부터 코드를 생성하는부(21)로 구성 되어 있다.

기본적인 동작설명은 도 1에서 설명되었으며, 도 1에서 누락된 부분에 대해서만 설명한다.

상위로부터 18비트의 스크램블링 코드 초기값(INI_X[17:0])을 X생성기의 레지스터에 입력한다.

Y 생성기에는 모두 1값을 입력한다.

CLOCK_N_TIMES는 칩(chip) * N time하는것으로, 상기 N은 2,4,8이 있다.

INT는 시스템을 초기화하는 것이고, EN_NEXT는 현재상태에서 다음 상태로 진행하기 위한 신호를 인가하는 것으로, 초기화후 다음 상태로 진행하라고 인가하는 신호이다.

MX 및 MY는 해당되는 X 및 Y를 마스크한다는 의미이며, MXI, MXQ, MYI 및 MYQ는 상기 초기레지스터값을 설정하는부(20)에서 출력된 코드를 마스킹하여 코드 SCXI와 SCYI 및 SCXQ와 SCYQ를 출력하게 하여, EXOR를 통하여 원하는 스크램블링 코드를 생성된다.

그러나 상기와 같은 종래의 스크램블코드 생성에 있어서, 이동국이 기지국에 접속할때는 기지국이 사용하는 순방향 PN 시퀀스를 생성해야 하는데, 상기에서 설명한바와 같이 PN시퀀스의 주기가 상당히 길기 때문에 원하는 지연을 가진 순방향 PN시퀀스를 초기 시퀀스값부터 생성하기에는 연산량이 너무 많으므로 필요한 만큼 지연된 상태에서 바로 시퀀스를 생성할 필요가 있으며, 현재 3GPP표준안에서 각 기지국이 사용할 수 있는 지연값(n)의 범위는 0~24575로 모두 24576개이다.

따라서 상기 지연값에 해당하는 X 시퀀스 레지스터의 값(18비트*24576)의 초기상태를 메모리에 미리 저장해두는 방식은 많은 용량의 메모리 사용을 초래하게 되고, 코드 발생에 있어서도 한 클럭에 하나의 스크램블링 코드 I와 Q만을 생성하게 된다.

이에 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 메모리의 사용 용량을 줄이는 코드 발생기를 제안하고자 한다.

또한 하나의 코드 발생기를 이용하여 기지국의 순방향 스크램블링 코드들인 Primary 코드, Secondary 코드, Right 및 Left Alternative를 동시에 발생시키는 순방향 스크램블링 코드 발생기를 제안하고자 한다.

도 1은 종래의 일반적인 PN 시퀀스 생성기를 나타내는 구조도

도 2는 상기 도 1의 스크램블링코드 생성기를 구체화 도면

도 3은 본 발명의 스크램블링 코드 생성 장치를 나타내는 도면

도 4는 본 발명의 순방향 스크램블링 코드 생성기의 마스크 구조

도 5는 상기 도 4의 마스킹 및 EXOR하는 과정을 상세히 나타낸 도면

본 발명은 상기의 목적을 달성하기 위하여, 이동통신시스템에서의 스크램블링 코드 생성 장치에 있어서, 상위로부터 스크램블링 코드의 상태값을 받아 X초기값과 Y초기값을 각각 설정하는 각각의 레지스터 메모리부, 상기 X초기값에 대하여 마스킹을 수행하여 상기 마스킹된 값과 상기 X초기값을 포함하는 확장된 X값을 생성하는 상태값 생성기, 상기 생성된 확장된 X값중에서 임의의 비트를 선택한 후, 상기 선택된 비트에 대하여 마스킹을 수행하고, 상기 마스킹이 수행된 선택된 X값과 상기 Y초기값에 대하여 마스킹을 수행한 Y값에 대하여 연산을 수행하여 스크램블링 코드를 생성하는 스크래블링 코드 생성기를 포함하는 것을 특징으로 한다.

또한 본 발명에서는 상위로부터 프라이머리 스크램블링 코드의 상태값을 받아 복수개의 레지스터에 X 초기값을 설정하는 단계와; 복수개의 레지스터에 Y 초기값 1를 설정하는 단계와; 상기 X 초기값을 마스킹 하여 확장된 X값을 생성하는 단계와; 상기 확장된 X값을 정해진 방법으로 선택하여 마스킹하는 단계 및 상기 레지스터 Y값을 마스킹하는 단계와; 상기 X, Y값을 마스킹하여 생성된 값을 게이트를 이용하여 스크램블링 코드를 생성하는 단계를 포함하는 것을 특징으로 한다.

바람직하게 본 발명은 상기 X 초기값을 마스킹 하여 확장된 X값을 생성하는 단계에서, 확장된 X값을 생성하기 위해 초기 레지스터값을 마스킹하여 임의의 X값을 별도로 생성하는 것을 특징으로 한다.

바람직하게 본 발명은 상기의 확장된 X값중에서 연속으로 임의의 값를 선택하여 마스킹을 하는것을 특징으로 한다.

바람직하게 본 발명은 상기 임의의 비트를 선택하기 위한 복수의 방법중에서 첫번째인 0를 기준으로 연속해서 18비트를 취할시는 1차적(Primary)스크램블링코드가 생성되고, 두번째인 1에서 15를 기준으로 18비트를 취할시는 2차적(Secondary)스크램블링 코드가 생성되는 것을 특징으로 한다.

바람직하게 본 발명은 연속하여 입력된 비트를 마스킹하면 상기 연속하여 입력된 값에 대응한 N(Normal), L(Left), R(Right)값이 생성되고, 상기 생성된 N,L,R중에서 하나를 선택한 스크램블링된 I값 및 Q값과, Y값을 마스킹한 I값및 Q값을 게이트를 이용하여 코드를 생성하는 것을 특징으로 한다.

바람직하게 본 발명은 0을 기준으로 18비트를 연속하여 입력시 마스킹되어 출력되는 스크램블링 코드는 상기 입력에 대응되어 0 (Normal), 8192(Left alternative), 16384(Right alternative)의 지연을 갖는 코드가 생성되며, 배타적오아(EXOR) 게이트를 이용하여 코드를 생성하는 것을 특징으로 한다.

바람직하게 본 발명은 입력되는 18비트를 앤드(and)로 마스크하여 출력하며, 상기 출력된 값을 배타적오아(EXOR)하여 코드를 생성하는 것을 특징으로 한다.

본 발명의 다른 목적, 특징들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 스크램블링 코드 생성에 대하여 설명한다.

도 3은 본 발명의 스크램블링 코드 생성 장치이다.

도면에서 보는바와 같이, 상위로부터 스크램블링 코드의 상태값을 받아 초기값이 설정되는 레지스터 메모리부(30)와 상기 초기값을 마스킹한 확장된 값을 포함하는 상태값을 생성하는 생성기(31)와 상기 확장된 값을 포함하는 상태값에서 임의의 연속 18비트를 마스킹하여 스크램블링 코드를 생성하는 생성기(32)로 구성된다.

상기구성에서 레지스터 메모리부(30)은 도 2의 상위로부터 스크램블링 코드의 상태값을 받아 초기레지스터값을 설정하는부(20)에 해당되며, 기본적인 동작은동일하다.

다만 상위로부터 18비트의 Primary 스크램블링 초기값(PRI_INI_X[17:0])을 X생성기의 레지스터에 입력한다는 것이 다르다고 할수 있다.

도 4는 본 발명의 순방향 스크램블링 코드 생성기의 마스크 구조를 나타낸 것으로, 도 3의 임의의 연속 18비트를 마스킹하여 스크램블링 코드를 생성하는 생성기(32)에서 마스킹하는 부분(MX I/Q 및 MY I/Q)과 상기 마스킹되어 출력된 코드를 EXOR하여 원하는 스크램블링 코드를 생성하는 형태를 나타낸 도면이다.

도 5는 상기 도 4의 마스킹 및 EXOR하는 과정을 상세히 나타낸 도면으로, 입력되는 18비트(I₀~ I₁₇)를 앤드(and)로 마스크(m₀~ m₁₇)하여, 원하는 스크램블링 코드를 생성하는 형태를 나타낸 상세 도면이다.

이하 상기 도면 3, 4및 5를 참조하여 본 발명에 따른 스크램블링 코드생성을 설명한다.

도 3에서 보는바와 같이 상위 제어부로부터 18비트의 프라이머리(Primary) 스크램블링 코드의 상태값을 받아 복수개의 레지스터에 X 초기값과 Y에는 초기값 1를 설정하여 상기 도 1과 2에서 설명한 것처럼 마스킹을 한다.

이후 다음 클럭에서 상기 X 생성부의 초기값과 마스킹한 값을 도 3의 32부분(생성기)에 입력하여 32비트의 확장된 X값을 생성한다.

즉 기존의 18비트에다 14비트가 추가된 32비트(X₀~X₃₁)의 확장된 X값(EXTEND_X[31:0]을 별도로 생성하는 것이다.

상기의 32비트의 X값중에서 연속으로 18비트를 이동(Shift)하여(EX[31:0]>>N_SC) 마스킹을 하는데, 상기 18비트를 선택하는 방법은 상기 32비트에서 14비트를 감하면 되므로 적어도 4비트(2⁴)인 16 경우(N_SC[3:0])가 될수 있다.

상기 18비트를 선택하기 위한 16가지 방법중에서 첫번째인 0를 기준으로 연속해서 18비트를 취할시는 0~ 17비트의 1차적(Primary)스크램블링코드가 생성되고,두번째인 1에서 15를 기준으로 18비트를 취할시는 그에 대응되는 즉, 1~18비트 또는 15~32비트인 2차적(Secondary)스크램블링 코드가 생성된다.

따라서 하나의 코드 생성기에서 선택기(SHIFT EX[31:0]>>N_SC)에 의해 1차적(Primary)코드와 2차적(Secondary)코드를 동시에 생성할 수 있다.

상기에서 설명한 것처럼 16개 종류의 18비트가 도 4의 MXIN으로 입력되게 되는데, 예를들어 0이 선택시 18비트가 입력되고 이때 MXIN은 0(NORMAL), MXIL은 8192(Left alternative), MXIR은 16384(Right alternative)의 지연을 갖는 코드가 된다.

상기의 N(Normal), L(Left), R(Right)값 중에서 하나를 선택(SEL_XI/XQ)한 I값 및 Q값과 Y값을 마스킹한 I값및 Q값을 EXOR 게이트를 이용하여 원하는 코드를 생성하는 것이다.

도 4에서 보는바와 같이 도 3의 32부분(생성기)에서는 입력되는 18비트를 앤드(and)로 마스크하여 출력하며, 상기 출력된값 18비트 모두를 배타적오아(EXOR)하여 코드를 생성한다.

상기한 바와같이 본 발명에서는 상위 제어부로부터 18비트의 Primary 스크램블링 코드 초기값 PRI_INI_X를 인가 받아 X레지스터의 초기값을 설정하고, Y레지스터는 모두 1로 설정한다.

이후 다음 클럭에서 마스크 MX에 의해 X0~EX31까지 32개의 다음상태를 결정하고 이중에서 연속으로 18개의 상태값을 취하여 마스크 MX I/Q 및 MY I/Q에 의해 스크램블링 코드가 생성된다.

이때 선택기(SEL_X1/XQ)를 이용하여 마스크를 N, L, R중에서 하나를 선택하면 각각 0~8191(Normal), 8192~16383(Left aiternative), 16384~24575(Right alternative)의 지연을 갖는 스크램블링 코드중에 하나를 생성하게 되는 것이다.

이상에서 설명한바와 같이, 하나의 코드 생성기에서 선택기(SHIFT EX[31:0]>>N_SC)에 의해 1차적(Primary)코드와 2차적(Secondary)코드를 동시에 생성할 수 있으며, 또한 X 시퀀스 레지스터의 값(18비트*24576)(여기에서 24576은 (1차적코드+2차적코드)*(N+R+L)에 의해 생성된 값임)의 초기상태를 메모리에 미리 저장해두는 방식은 많은 용량의 메모리 사용을 초래하게 되는데 비해 1차적 코드의 초기값만 저장하면 되므로 메모리를 1/48(1/16 * 1/3)만큼 줄일수 있게 된다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다.

따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

본 발명은 전술한 바와 같이, 메모리의 크기를 현저하게 줄일수 있으며, 하나의 코드 발생기를 이용하여 기지국의 순방향 스크램블링 코드들인 Primary 코드, Secondary 코드, Right 및 Left Alternative를 동시에 발생시킬 수 있다.

Claims

이동통신시스템에서의 스크램블링 코드 생성 장치에 있어서,

상위로부터 스크램블링 코드의 상태값을 받아 X초기값과 Y초기값을 각각 설정하는 각각의 레지스터 메모리부;

상기 X초기값에 대하여 마스킹을 수행하여 상기 마스킹된 값과 상기 X초기값을 포함하는 확장된 X값을 생성하는 상태값 생성기;

상기 생성된 확장된 X값중에서 임의의 비트를 선택한 후, 상기 선택된 비트에 대하여 마스킹을 수행하고, 상기 마스킹이 수행된 선택된 X값과 상기 Y초기값에 대하여 마스킹을 수행한 Y값에 대하여 연산을 수행하여 스크램블링 코드를 생성하는 스크래블링 코드 생성기

를 포함하는 것을 특징으로 하는 스크램블링 코드 생성 장치.
이동통신시스템에서의 스크램블링 코드 생성 방법에 있어서,

상위로부터 프라이머리 스크램블링 코드의 상태값을 받아 복수개의 레지스터에 X초기값을 설정하는 단계;

복수개의 레지스터에 Y초기값를 설정하는 단계;

상기 X초기값을 마스킹하여 생성된 마스킹된 값과 상기 X초기값을 포함하는 확장된 X값을 생성하는 단계;

상기 확장된 X값을 정해진 방법으로 선택하여 마스킹하고, 상기 Y초기값을 마스킹하는 단계;

상기 제X, Y값을 마스킹하여 생성된 값에 대하여 연산을 수행하여 스크램블링 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 스크램블링 코드 생성 방법.
제 2항에 있어서, 상기 X초기값을 마스킹 하여 확장된 X값을 생성하는 단계에서, 확장된 X값을 생성하기 위해 초기 레지스터값을 마스킹하여 임의의 X값을 별도로 생성하는 것을 특징으로 하는 스크램블링 코드 생성 방법.
제 3항에 있어서, 상기 단계는 상기의 확장된 X값중에서 연속으로 임의의 값를 선택하여 마스킹을 하는것을 특징으로 하는 스크램블링 코드 생성 방법.
제 3항에 있어서, 상기 임의의 비트를 선택하기 위한 복수의 방법중에서 첫번째인 0를 기준으로 연속해서 18비트를 취할시는 1차적(Primary)스크램블링코드가 생성되고, 두번째인 1에서 15를 기준으로 18비트를 취할시는 2차적(Secondary)스크램블링 코드가 생성되는 것을 특징으로 하는 스크램블링 코드 생성 방법.
제 5항에 있어서, 연속하여 입력된 비트를 마스킹하면 상기 연속하여 입력된 값에 대응한 N(Normal), L(Left), R(Right)값이 생성되고, 상기 생성된 N,L,R중에서 하나를 선택한 스크램블링된 I값 및 Q값과, Y값을 마스킹한 I값및 Q값을 게이트를 이용하여 코드를 생성하는 것을 특징으로 하는 스크램블링 코드 생성 방법.
제 6항에 있어서, 0을 기준으로 18비트를 연속하여 입력시 마스킹되어 출력되는 스크램블링 코드는 상기 입력에 대응되어 0 (Normal), 8192(Left alternative), 16384(Right alternative)의 지연을 갖는 코드가 생성되며, 배타적오아(EXOR) 게이트를 이용하여 코드를 생성하는 것을 특징으로 하는 스크램블링 코드 생성 방법.
제 6항에 있어서, 입력되는 18비트를 앤드(and)로 마스크하여 출력하며, 상기 출력된 값을 배타적오아(EXOR)하여 코드를 생성하는 것을 특징으로 하는 스크램블링코드 생성 방법.