KR20040034589A - 직교 확산 방법 - Google Patents

Abstract

본 발명은 CDMA 시스템의 소프트웨어 실행에 있어서 사용하기 적합한 직교 확산(quadrature spreading)을 방법을 제공하는 것이다. 상기 방법은 결합 채널값(X_in)을 얻기 위해, N 데이터 채널의 각 비트를 함께 더하여, 쇼트 코드의 비트를 제공하는 단계와, 확산 채널값을 얻기 위해 확산 동작을 수행하는 단계를 포함한다.

Description

직교 확산 방법{A METHOD FOR QUADRATURE SPREADING}

CDMA 시스템 및 프로토콜은 미국전기통신산업협회(US Telecommunication Industry Association)에 의한 IS-95(Interim-Standard ninety-five)와 CDMA2000 RC1에 명기되어 있다.

이동국과 기지국 사이의 링크는 두 개의 채널, 즉 순방향 채널(기지국으로부터 이동국으로)과 역방향 채널(이동국으로부터 기지국으로)로 구성된다.

순방향 채널은 4 개의 상이한 유형의 코드 채널들(code channels), 즉 파일럿 채널(a pilot channel), 동기 채널(sync channels), 페이징 채널(paging channels) 및 순방향 트래픽 채널(forward traffic channels)로 이루어진다.

전형적인 순방향 CDMA 채널은 64개의 코드 채널들로 구성된다. 일반적으로,상기 64개의 코드 채널들은 하나의 파일럿 채널, 하나의 동기 채널, 7개의 페이징 채널 및 55개의 순방향 트래픽 채널들로 구성된다.

파일럿 채널은 모든 활성 순방향 채널(active forward channel) 상에서 기지국에 의해 항상 전송되는, 비변조 직접대역 확산 스펙트럼 신호(am un modulated, direct-sequence spread spectrum signal)이다. 이동국은 상기 순방향 CDMA 채널의 타이밍(timing)을 얻고 코히어런트 복조(coherent demodulation)를 위한 위상 기준(phase reference)을 얻기 위해 상기 파일럿 채널을 감시한다.

동기 채널은 CDMA 셀 내의 이동국에 동기 메시지(synchronisation messages channel)를 전송하기 위해 사용된다. 상기 동기 메시지는 초기 시간 동기(initial time synchronisation)를 얻기 위해 상기 이동국에 의해 사용된다.

페이징 채널은 상기 CDMA 셀 내에 있는 이동국들에 제어 정보 및 페이지들(pages)을 전송하기 위해 사용된다.

순방향 트래픽 채널은 전화통화 동안 기지국으로부터 특정 이동국으로 사용자 및 시그널링 트래픽(signaling traffic)의 전송을 위해 사용된다.

상기 순방향 CDMA 채널 내의 모든 코드 채널들은 적절한 왈시 함수(Walsh function)에 의해 오소고날(orthogonally) 확산되고, 그런 다음 직교 확산(quadrature spreading)된다. (동기 채널, 페이징 채널 및 순방향 트래픽 채널도 오소고날 확산되기 전에 몇몇 다른 과정을 겪는다.)

상기 순방향 CDMA 채널들은 왈시 함수를 사용하여 1.2288 Mcps의 고정 칩 레이트(a fixed chip rate)로 오소고날 확산된다. 상기 오소고날 확산의 목적은 모든 코드 채널 사이에 오소고날 채널화(orthogonal channelization)를 제공하는 것이다. 상기 파일럿 채널은 항상 왈시 코드 0으로 확산되고, 상기 동기 채널은 항상 왈시 코드 32로 확산되며, 상기 페이징 채널은 왈시 코드 1 내지 7에 할당된다.

상기 왈시 확산에 후속하여, 상기 모든 코드 채널은 직교 확산하게 되는데, 이는 상기 쇼트 코드 생성기에 의해 생성된 PN 시퀀스로 오소고날 확산된 데이터의 모듈로-2 가산(modulo-2 addition)을 수행하는 단계를 포함한다. 상기 직교 확산기(quadrature spreader)의 출력은 동위상(In-Pahse)(I) 또는 직교(Quadrature)(Q) 채널의 형태이다.

그 뒤에, 상기 I 및 Q 데이터 스트림들(채널들)은 각각 필요한 대역폭 제한을 만족시킬 뿐만 아니라 심볼간 간섭(Inter Symbol interference: ISI)을 최소화하도록 파형을 만드는 베이스밴드 필터(a Baseband Filter)를 통과하게 된다.

그런 다음, 상기 I 및 Q 채널들은 QPSK(Quadrature Phase Shift Keying)을 사용하여 변조된다. 이는 상기 I 채널 내에서 BPSK(Binary Phase Shifting Keying) 파형을 생성하기 위해, 이진수 0 및 1의 크기를 갖는 cos 함수를 진폭 변조함으로써 수행된다. 상기 Q 채널 내에서는 sin 함수가 변조되어 오소고날 BPSK 파형을 생성한다. 상기 BPSK 파형들을 합하면 상기 QPSK 파형이 생성된다.

통상의 시스템에서는 모든 채널이 각각 직교 확산된다.

출원인이 아는 한도 내에서는, 모든 현재의 CDMA 시스템은 하드웨어처럼 구현된다. 최근에, 현재 셀룰러 전기통신 하드웨어가 소프트웨어로 구현되는 무선 전기통신 시스템(a software implemented radio telecommunication system)으로 대체될 수 있다는 것이 제안되었다. 소프트웨어 실행은 쇼트 코드로 채널들을 확산시키는 효율적인 기술이므로 유리하며, 프로세싱 부하(processing load)가 줄어드는 경우, 유리할 것이다.

따라서 본 발명은, 쇼트 코드의 비트들을 제공하는 단계와, 결합 채널값(X_in)을 얻기 위해 N 데이터 채널들의 각각의 비트를 함께 부가하는 단계와, 확산 동작을 수행하는 단계 및 확산 채널값을 얻기 위해 확산 동작을 수행하는 단계

를 포함하는, CDMA 시스템 내에서의 직교 확산 방법을 제공하는 것이다.

따라서, 상기 채널들은 상기 확산 선택(spreading option)이 수행되기 전에 결합된다.

바람직하게, 각각의 결합 채널값은 K 비트를 사용하여 표시되고, S 결합 채널값들은 M 비트를 가지는 결합 채널 데이터를 형성하기 위해 함께 결합되며, 상기 방법은 S 확산 채널값을 포함하는 확산 채널 데이터를 얻기 위해 상기 결합 채널 데이터에 대한 상기 확산 동작을 수행하는 단계를 포함한다.

바람직하게, 상기 확산 동작은 S 비트의 쇼트 코드를 제공하는 단계와, 동일한 K 비트들을 갖기 위해 쇼트 코드의 각 비트를 확장하고, M 비트를 가지는 쇼트 코드 데이터를 형성하기 위해 상기 확장된 S 비트의 쇼트 코드를 결합하는 단계와, 채널수 N을 나타내는 2진 시퀀스가 S번 반복되는 M 비트를 갖는 콘스탄트데이터(constant data)를 제공하는 단계와, 상기 결합된 채널 데이터를 상기 부(inverse) 쇼트 코드 데이터와 함께 논리적으로 AND함으로써 상기 결합된 채널 데이터의 제 1 조작(a first manipulation)을 수행하여, 제 1 조작 결합 채널 데이터(first manipulated combined channel data)를 얻는 단계와, (a) 중간 데이터(intermediate data)를 얻기 위해, 상기 일정한 데이터로부터 상기 결합된 채널 데이터를 빼고, (b) 상기 중간 데이터를 상기 쇼트 코드 데이터와 논리적으로 AND함으로써 상기 결합 채널 데이터의 제 2 조작을 수행하여, 제 2 조작 결합 채널 데이터를 얻는 단계 및 상기 확산 채널 데이터를 얻기 위해 상기 제 1 및 제 2 조작 결합 채널 데이터를 논리적으로 OR하는 단계에 의해 수행된다.

바람직하게, K는, M을 균등하게 나누기도 하는 최대한의 결합 채널값을 나타내는데 필요한 최소한의 비트수들이다.

바람직하게, M은 상기 방법을 수행하기 위해 사용되는 프로세서의 네이티브 비트수(the native number of bits)이다.

따라서, 상기 방법을 수행하기 위해 32비트 프로세서가 사용되고, 상기 결합 채널 데이터는 32비트며, 4-15개의 채널이 존재하는 경우, 결합된 각각의 채널값을 나타내기 위해 4비트가 사용되고 결합 채널 데이터 내에 8개의 결합 채널값이 존재할 것이다. 16-255개의 채널이 존재하는 경우에는, 각각의 결합 채널값을 나타내기 위해 각각 8비트가 사용되고 결합 채널 데이터 내에 4개의 결합된 채널값이 존재할 것이다. 각각의 결합 채널값을 나타내기 위해 필요한 것보다 아주 많은 비트 - 예를 들어, 0-15 채널에 대해 8비트 - 가 사용될 수 있고, 이는 계산 효율을 떨어뜨릴 것이라는 것을 이해할 것이다.

또한, 본 발명은 상기 방법을 수행하도록 프로그래밍된 프로세서를 제공하는 것이다.

바람직하게, 상기 프로세서는 디지털 신호 프로세서(digital signal processor: 이하 DSP)이다.

바람직하게, 상기 DSP는 32비트 DSP이다.

본 발명은 전반적으로 셀룰러 전기통신(cellular telecommunication)에 관한 것이고, 특히, 코드분할다중접속(a code division multiple access: 이하 CDMA) 전기통신 시스템의 순방향 채널의 전송 섹터 내의 데이터에 대한 직교 확산(quadrature spreading) 기술에 관한 것이다.

본 발명의 바람직한 실시예의 예시는 첨부된 도면과 관련하여 기술될 것이다.

도 1a, 1b 및 1c는 순방향 CDMA 채널 구조도,

도 2는 상기 바람직한 실시예의 기술을 사용하여, 4 채널의 직교 확산을 도시하는 개략도,

도 3은 상기 바람직한 실시예의 방법을 도시하는 흐름도,

도 4는 상기 도 3의 방법에 대한 대안을 도시한 흐름도.

CDMA시스템에서, 이동국과 기지국 사이의 링크는 두 개의 채널, 즉, 순방향 채널(기지국에서 이동국으로)과 역방향 채널(이동국에서 기지국으로)로 구성된다.

바람직한 실시예는 상기 순방향 채널의 전송 섹션에 관한 것이다. 하기는 순방향 CDMA 채널에 대한 설명이다.

도 1A, 1B 및 1C는 종래 기술의 순방향 CDMA채널 구조를 도시한다. 바람직한 실시예는 이러한 순방향 채널 구조의 개량(modification)에 관한 것으로서, 특히 소프트웨어 내에서 직교 확산이 효율적으로 수행되는 방법에 관한 것이다.

도면이 나타내는 바와 같이, 상기 순방향 채널은 4개의 상이한 유형의 코드 채널, 즉 파일럿 채널(20a), 동기 채널(20b), 페이징 채널들(20c) 및 순방향 트래픽 채널들(20d)로 이루어진다.

전형적인 순방향 CDMA 채널은 사용가능한 64개의 코드 채널로 구성된다. 일반적으로 64개의 코드 채널은 파일럿 채널, 동기 채널, 7개의 페이징 채널 및 55개의 순방향 트래픽 채널로 구성된다.

파일럿 채널(20a)은 기지국에 의해 모든 활성 순방향 채널(active forward channel) 상에서 항상 전송되는 비변조 직접 대역 확산 스펙트럼 신호이다. 이동국은 상기 순방향 CDMA 채널의 타이밍을 얻기 위해 상기 파일럿 채널을 감시하고, 코히어런트 복조를 위한 위상 기준을 제공한다.

동기 채널(20b)은 동기화 메시지를 CDMA 셀 내의 이동국들에 전송하기 위해 사용된다. 상기 동기 채널은 초기 시간 동기화를 얻기 위해 이동국이 사용한다.

페이징 채널(20c)은 제어 정보 및 페이지들을 상기 CDMA 셀 내의 이동국에 전송하기 위해 사용된다.

순방향 트래픽 채널(20d)은 전화통화 동안 기지국으로부터 특정 이동국으로 사용자 및 시그널링 트래픽의 전송하기 위해 사용된다.

도1A 및 도 1B를 참조하면, 상기 CDMA 채널 내의 모든 코드 채널(20a-20d)은 직교 확산되기 전에 적절한 왈시 함수(36)에 의해 오소고날 확산된다. 그러나, 당업자에게 알려진 바와 같이, 동기 채널, 페이징 채널 및 순방향 트래픽 채널은 몇 가지 다른 과정을 겪는데, 이하는 그에 대한 설명이다.

상기 동기, 페이징 및 트래픽 채널들은 컨볼루셔널 인코더(101, 201, 303)를 사용하여 모두 건볼루션널 인코딩된다. 이러한 과정은 CDMA 내에서 사용되는 높은 데이터 레이트에서 발생할 수 있는 에러로부터 상기 시스템을 보호한다. 컨볼루셔널 인코딩 증, 상기 채널 데이터 스트림은 길이가 k인 더 작은 블럭으로 나누어지고, 그 다음, 길이가 n인 코드 워드 심볼(code word symbol)로 인코딩된다. (n, k, m) 컨볼루셔널 코드가 사용되는데, k는 입력이고, n은 출력이며 m은 메모리 차수이다. 그런 다음, 상기 인코더의 레이트가 코드 레이트 R = k/n에 의해 정의된다. 상기 동기, 페이징 및 트래픽 채널은 모두 코드 레이트 R = 1/2을 사용한다.

심볼 반복(102, 202, 304)은 상기 파일럿 채널을 제외한 모든 채널에 의해 사용된다. 이러한 과정의 기능은 데이터 레이트를 블럭 인터리버(103, 203, 305)에 의해 사용되는 레벨까지 증가시키는 것인데, 이는 19200 sps(symbol per second) 또는 10.2 kbps이다. 예를 들어, 컨볼루션 인코딩 후의 동기 채널 상의 데이터 레이트는 2.4kbps이다. 이 값은 각각 컨볼루셔널 인코딩 심볼을 7번 반복함으로써 8배인 19.2kbps까지 증가된다. 그러나 9.6kbps은 19.2kbps 스트림을 생성하기 위해 한번만 반복될 필요가 있을 것이다.

블럭 인터리빙(103, 203, 305)은 심볼의 시퀀스를 재정리하기 위해 수행되고, 시간 다이버시티(time diversity)를 달성하고 성능을 개선하기 위해 수행된다.

롱 코드 생성은 페이징 및 트래픽 채널 내에서 롱코드 생성기(204, 307)에 의해 수행된다. 롱 코드 생성기는 롱 코드들을 생성하는데, 상기 롱 코드들은 순방향 CDMA 채널 상에서 변환(scrambling)을 위해 사용되는 42비트 PN 시퀀스이고 이는 비밀(privacy)을 보호한다.

롱 코드 생성기는 2⁴²-1개의 상이한 롱 코드 조합을 생성하고, 각각의 롱 코드는 순 방향 트래픽 채널과 역방향 트래픽 채널 상에서, 이동국을 유일한것으로(uniquely) 식별한다. 롱 코드는 공개 롱 코드(public long code) 또는 비공개 롱 코드(private long code) 중 하나를 형성하기 위해 사용되는 롱 코드 마스크(long code mask)를 특징으로 한다.

롱 코드 생성기의 출력은 데시메이터(205, 308)를 통해 제공된다. 매 64비트에서 하나를 취함으로써 상기 롱 코드의 크기를 줄인다. 이는 데이터 레이트를 1228800 cps(chip per second) 또는 1.2288 Mcps로에서 19.2kbps로 줄이는 결과를 갖는다.

상술한 바와 같이, 상기 과정이 관련 채널들 상에서 수행된 후, 상기 순방향 채널 상의 모든 코드 채널은 왈시 함수를 사용하여 1.2288 Mcps의 고정 칩 레이트로 오소고날 확산된다. 이는 모든 코드 채널들 사이에 오소고날 채널화를 제공한다. 파일럿 채널은 항상 왈시 코드 0으로 확산되고, 동기 채널은 항상 왈시 채널 32로 확산되며, 페이징 채널은 코드 채널 1 내지 7에 할당된다.

도 1C에 도시된바와 같이, 종래 기술에서는 왈시 확산에 후속하여, 모든 코드 채널이 직교 확산을 겪게 되는데, 이는 쇼트 코드 생성기에 의해 생성된 PN 시퀀스로 각각의 코드 채널의 오소고날 확산된 데이터의 모듈로-2 가산을 수행하는 단계를 포함한다. 직교 확산은 동위상(I) 및 직교(Q) 채널(401, 402)의 형태이다.

그런 다음, 상기 I 및 Q 데이터 스트림들(채널들)은 각각 요구되는 대역폭 제한을 만족시킬 뿐만 아니라 심볼간 간섭(ISI)을 최소화하는 파형을 만드는 베이스밴드 필터(403)를 통과하게 된다.

상기 요구되는 필터링 후, 상기 I 및 Q 채널은 QPSK를 사용하여 변조된다.이는 BPSK(Binary Phase Shift Keying) 파형을 생성하기 위해, I 채널 내에서 이진수 0 또는 1의 크기를 가지는 cos 함수를 진폭 변조함으로써 수행된다. Q 채널 내에서는, sin 함수가 변조되어 오소고날 BPSK 파형을 생성한다.

그런 다음, BPSK 파형의 합이 순방향 채널 상에서 전송되는 QPSK 파형을 생성한다.

바람직한 실시예는 직교 확산을 수행하기 전에 N 데이터 채널을 결합한다는 점에서 종래 기술과 상이하다.

바람직한 실시예는 4 채널이 결합되는 예(가령, N = 4)와 관련하여 설명될 것이지만, 본 기술은 매우 많은 채널들 - 예를 들어, 셀 당 64 채널의 IS-95 스펙 - 에도 적용될 수 있다. 각각의 채널(20)은 채널 제어 신호(24)가 0으로 설정된 경우 턴 오프(turn off)될 수 있다. 채널(20)은 상기 채널 제어 신호(24)가 1로 설정될 경우, 온(on)일 것이다.

바람직한 실시에는 파일럿 채널(20a), 동기 채널(20b), 페이징 채널(20c) 및 트래픽 채널(20d)을 도시하는 도 2에 도시된다.

바람직한 실시예에서, 채널들(20a-20d)의 비트들은 합해져서, 0부터 4까지의 범위(2진수로 표현됨) 내에 있는 이진 결합 채널값을 제공한다. 그리고 나서, 이들 결합 값은 I 및 Q 쇼트 코드 생성기(28, 30)에 의해 직교 확산된다.

직교 확산을 위해 쇼트 코드 값을 제공하는 I 및 Q 코드 생성기(28, 30)가 도 2에 도시된다. 상기 IS-95의 쇼트 코드 생성기는 I 채널에 대한 다항식 P_I(x) =x¹⁵+ x¹³+ x⁹+ x⁸+ x⁷+ x⁵+ 1 과 Q 채널에 대한 다항식 P_I(x) = x¹⁵+ x¹²+ x¹¹+ x¹⁰+ x⁶+ x⁵+ x⁴+ x³+ 1 에 근거하고 있다. 쇼트 코드 생성하기 위해, 15비트 시프트 레지스터가 P 및 Q 코드 생성기에 각각 사용된다. 이들은 16비트 또는 32비트 엔티티(entities)와 같은 소프트웨어 내에서 사용될 수 있다. IS-95는 길이가 2¹⁵인 쇼트 코드를 필요로 하기 때문에, 매 14개의 연속된 0 후에 0을 삽입하기 위해 카운터가 사용된다. .

신호를 직교로 확산시키기 위해, 결합된 채널값의 모든 심볼은 상기 쇼트 코드 생성기로부터의 비트와 함께 배타적 OR(XOR-ed)된다. 개별적인 XOR 동작은 각각의 쇼트 PN 코드를 사용하여 I 및 Q 성분의 각각에 대한 결합 채널값에 대해 수행된다. 이러한 관점에서, 특별한 XOR 동작이 수행된다.

즉,

인데, 여기서 N은 채널수이다.

상기 바람직한 실시예에서, 본 발명의 방법은 디지털 신호 프로세서(DPS)의 형태인 프로세서를 사용하여 구현된다. 바람직한 실시예에서, 32비트 DSP 아키텍쳐가 사용되지만, 상이한 비트 길이를 사용할 수 있는 DSP가 적절한 것으로 사용될수 있고 본 발명의 기술이 사용되는 프로세서의 네이티브 비트수에도 적용될 수 있다는 것이 당업자에게는 명백할 것이다.

도 2의 지점(26)에서 상기 채널이 결합될 때, 결합 채널값은 최대한의 결합 채널값이 나타나도록 충분한 비트를 사용하여 나타낼 필요가 있을 것이라는 것을 이해될 것이다.

예를 들어, 100의 최대 2진 값을 생성할 수 있는 4채널들에 대해, 3비트가 필요할 것이다. 그러나 계산 효율을 달성하기 위해 32비트 DSP 아키텍쳐가 32비트 데이터 처리에 적합한 경우에는, 다중 결합 채널값들(multiple combine channel values)을 32비트 데이터 엔티티와 팩(pack)하고 모든 결합 채널에 대해 동시에 확산 동작을 수행하는 것이 바람직하다. 그렇게 하기 위해서는, 각각의 결합 채널값을 동시에 처리되는 결합 채널값을 저장하기 위해 사용되는 데이터 엔티티의 비트 값을 균등하게 나누는 비트수로 나타내는 것이 바람직하다. 그러므로, 32비트 DSP에 대해, 4비트인 8개의 결합 채널값은 각각 32비트 결합 채널 데이터를 형성하기 위해 결합된다. N 데이터 채널이 결합되고 M 비트 프로세서가 사용되는 일반적인 규칙과 같이, K 비트가 각각의 결합 채널 비트를 나타내기 위해 사용되는데, 여기서 K는 M을 균등하게 나누는 N을 2진수로 나타내는데 요구되는 가장 작은 비트 수이다. 그러므로, S*K 비트 결합 채널값은 각각의 M 비트 결합 채널 데이터로 팩될 것이다.

많은 데이터 세그먼트를 32비트 값으로 팩하는 것(packing)은 바람직하지 못한 계산상 복잡성을 생성할 가능성을 가지는데, 즉, 잠재적으로 각각의 결합 채널값에 대응하는 K 비트의 그룹이 추출될 필요가 있을 것이고, XOR 동작은 각각의 결합 채널값에 대해 수행되며, 그리고 나서 단계들이 다른 7개의 결합 채널값에 대해 반복된다. 이러한 과정은 다중 조건 동작으로 계산상 집약적일 것이고, 디지털 신호 처리에 적합하지 않을 것이다.

상술된 특별한 XOR 동작은 쇼트 코드의 특별한 처리와 함께, 동작들이 한번에 32비트 모두가 수행되는 것을 허용한다.

4개의 채널 예시에서, X_in의 모든 값들은 0-4의 범위 내에 존재할 것이고 , 그에 따라 X_out의 모든 값도 0-4의 범위 내에 존재할 것이다. 그런 다음, 각각의 결합 채널값은 동일한 쇼트 코드값과 함께 논리적으로 XOR되고, 쇼트 코드는 각각 결합된 채널값을 나타내기 위해 사용되는 것과 동일한 수의 비트로 확장된다. 따라서, 4개의 채널 예시에서, 8비트의 쇼트 코드는 32비트를 점유하기 위해 확장된다. 도 3에 도시된 바와 같이, 쇼트코드를 저장하는 시프트 레지스터의 초기 값은 단계 50에서 획득된다. 그런 다음, 레지스터는 4비트를 점유하기 위해 각 비트를 확장함으로써 32비트로 확장되는 8비트의 쇼트 코드를 생성하기 위해 단계 52에서 8번 시프트된다. 예를 들어, 8비트의 쇼트코드는 10010101은 32비트 값인 1111 0000 0000 1111 0000 1111 0000 1111로 확장된다.

상기 [수학식 1]을 수행하기 위해, 채널값은 쇼트 코드값 0 및 1과, 적절한 출력을 생성하기 위해 결합된 결과들에 대해 개별적으로 조작될 필요가 있다. 이를 위해, 상기 결합 채널 데이터의 두 개 조작이 수행되고, 그런 다음, 제 1 및 제 2 조작 결합 채널 데이터는 단계 68에서 논리적 OR 동작을 사용하여 결합되어, 단계 70에서 32비트 채널 데이터의 형태로 출력 데이터를 생성한다.

제 1 조작은 단계 56에서 쇼트 코드 데이터를 인버팅(inverting)하고, 단계 60에서 상기 인버팅된 쇼트 코드 데이터를 단계 58에서 생성된 상기 결합 채널 데이터와 함께 논리적으로 AND함으로써 수행된다. 이는 제 1 조작 결합 채널 데이터를 생성한다.

제 2 조작은 단계 64에서, 중간 데이터를 얻기 위해 단계 62에서 제공된 32비트 콘스탄트(constant)로부터 상기 단계 58에서 생성된 상기 결합 채널 데이터를 뺌으로써 수행된다. 4개의 채널의 경우에 대해, 상기 콘스탄트는 2진 시퀀스 0100(4의 2진수)의 8번의 반복으로 이루어진다. 그런 다음, 단계 66에서, 중간 데이터는 제 2 조작 결합 채널 데이터를 생성하기 위해 쇼트 코드 데이터와 논리적으로 AND된다.

상기 방법은 후속하는 예시와 관련하여 더 기술될 것이다. 그러나, 직교 확산은 I 및 Q 채널의 각각에 대해 개별적으로 수행될 것이라는 점을 이해할 것이다.

실시예 1

결합 채널 데이터를 형성하기 위해 4개 채널들 각각의 8비트가 결합되었다고 가정한다.

0001 0011 0000 0011 0010 0000 0010 0011

쇼트 코드 데이터를 형성하기 위해 8비트의 쇼트 코드가 확장되었다고 가정한다.

1111 0000 0000 1111 0000 1111 0000 1111

그러면, 쇼트 코드 데이터의 부(inverse)는 다음과 같다.

0000 1111 1111 0000 1111 0000 1111 0000

단계 1

결합 채널 데이터를 부 쇼트 코드와 AND하는 것은 제 1 조작 채널 데이터를 생성할 것이다.

0000 0011 0000 0000 0010 0000 0010 0000

이 결과는 저장된다.

단계 2

이진 콘스탄트 0x44444444를 생성한다.

0100 0100 0100 0100 0100 0100 0100 0100

상기 콘스탄트로부터 결합 채널 데이터를 빼는 것은 중간 데이터를 제공한다.

0011 0001 0100 0001 0010 0100 0010 0001

단계 3

단계 2의 결과를 쇼트 코드 데이터와 AND하는 것은 제 2 조작 데이터를 생성할 것이다.

0011 0000 0000 0001 0000 0100 0000 0001

상기 쇼트 코드 0에 대응하는 모든 비트는 이제 0을 갖게 됨에 유의할 것.

단계 4

단계 3에서 획득된 제 2 조작 채널 데이터를 단계 1에서 획득된 제 1 조작 채널 데이터와 결합한다.(OR 동작)

0011 0011 0000 0001 0010 0100 0010 0001

15개 채널 이상이고 IS-95에 의해 요구되는 64개까지의 채널이 존재한다면, 결합 채널값을 (8비트로) 나타내고, 따라서 4개의 데이터 세그먼트는 상기 동작이 수행되는 결합 데이터의 각각의 조각(piece) 내에 존재할 것이다. 또한, 4 비트의 쇼트 코드는 32비트를 점유(occupy)하기 위해 확장될 필요가 있을 것이다.

도 4는 도 3을 도시하는 방법을 수행하는 또 다른 기술을 도시한다.

도 4에 도시된 실시예에서, 제 1 조작은 단계 60에서 상기 쇼트 코드 데이터를 반전된 쇼트 코드 데이터가 아닌 결합 채널 데이터와 논리적으로 AND함으로써 수행된다. 이러한 변화의 결과, 제 2 조작은 부 쇼트 코드 데이터를 가지고 수행되고, 단계 70에서 정확한 출력 확산 채널 데이터를 얻기 위해 단계 68 후 수정을 해야한다. 이는 단계 69에서, 단계 62에서 제공되는 M비트 콘스탄트로부터 단계 68의 결과를 뺌으로써 달성된다.

숙련된 프로그래머가 본 발명의 방법을 구현하는 적절한 컴퓨터 프로그램을 생성할 수 있다는 것이 명백할 것이다. 본 발명은 그러한 프로그램 및 그렇게 프로그래밍된 DSP와 같은 프로세서와 같은 발명의 범주를 포함한다.

전술한 시스템에 대한 다양한 변경은 당업자에게 명백할 것이고, 본 발명의범주 내에 포함되는 것으로 고려되어야 한다.

Claims (10)

1. 코드분할 다중 접속(CDMA) 시스템 내에서의 직교 확산(quadrature spreading) 방법에 있어서,

   쇼트 코드(short code)의 비트를 제공하는 단계와,

   결합 채널값(a combined channel value)(Xin)을 얻기 위해 N 데이터 채널의 각각의 비트를 함께 합하는 단계와,

   확산 채널값을 얻기 위해 확산 동작

   을 수행하는 단계를 포함하는 직교 확산 방법.
2. 제 1 항에 있어서,

   각각의 결합 채널값은 K 비트(bits)를 사용하여 나타내고 S 결합 채널값들은 M 비트를 가지는 결합 채널 데이터를 형성하도록 함께 결합되며,

   S 채널 확산값을 포함하는 확산 채널 데이터를 얻기 위해 상기 결합 채널 데이터에 대한 상기 확산 동작을 수행하는 단계를 더 포함하는 직교 확산 방법.
3. 제 2 항에 있어서,

   상기 확산 동작은,

   S 비트의 쇼트 코드를 제공하는 단계와,

   K개의 동일한 비트를 가지도록 하기 위해 상기 쇼트 코드의 각 비트를 확장하고 M 비트를 가지는 쇼트 코드 데이터를 형성하는 상기 확장된 S 비트의 쇼트 코드를 결합하는 단계,

   채널수 N을 나타내는 2진 시퀀스가 S번 반복되는 M 비트를 가지는 콘스탄트 데이터를 제공하는 단계와,

   상기 결합채널 데이터를 상기 쇼트 코드 데이터의 부(inverse)와 논리적으로 AND함으로써 상기 결합 채널 데이터의 제 1 조작을 수행하여, 제 1 조작 결합 채널 데이터를 얻는 단계와,

   (a) 중간 데이터(intermediate data)를 얻기 위해, 상기 콘스탄트 데이터로부터 상기 결합 채널 데이터를 빼고, (b) 상기 중간 데이터를 상기 쇼트 코드 데이터와 논리적으로 AND함으로써 상기 결합 채널 데이터의 제 2 조작을 수행하여, 제 2 조작 결합 채널 데이터를 얻는 단계와,

   상기 확산 채널 데이터를 얻기 위해 상기 제 1 및 제 2 조작 결합 채널 데이터를 논리적으로 OR하는 단계에 의해 수행되는 직교 확산 방법.
4. 제 2 항에 있어서,

   상기 확산 동작은,

   S 비트의 쇼트 코드를 제공하는 단계와,

   K개의 동일한 비트를 가지기 위해 상기 쇼트 코드의 각 비트를 확장하고 M 비트를 가지는 쇼트 코드 데이터를 형성하기 위해 상기 확장된 S 비트의 쇼트 코드를 결합하는 단계와,

   채널수 N을 나타내는 2진 시퀀스가 S번 반복되는 M비트를 갖는 콘스탄트 데이터를 제공하는 단계와,

   상기 결합 채널 데이터를 상기 쇼트 코드 데이터와 논리적으로 AND함으로써 상기 결합 채널 데이터의 제 1 조작을 수행하여, 제 1 조작된 결합 채널 데이터를 얻는 단계와,

   (a) 제 1 중간 데이터를 얻기 위해, 상기 콘스탄트 데이터로부터 상기 결합 채널 데이터를 빼고, (b) 상기 중간 데이터를 상기 쇼트 코드 데이터의 부(inverse)와 논리적으로 AND함으로써 상기 결합 채널 데이터의 제 2 조작을 수행하여, 제 2 조작 결합 채널 데이터를 얻는 단계와,

   상기 제 1 및 제 2 조작 결합 채널 데이터를 논리적으로 OR하고, 상기 확산 채널 데이터를 얻기 위해 상기 논리적으로 OR된 제 1 및 제 2 조작 결합 채널 데이터를 상기 콘스탄트 데이터로부터 빼는 단계에 의해 수행되는 직교 확산 방법.
5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,

   K는 M을 균등하게 나누는, 최대한의 결합 채널값을 나타내는 데 필요한 최소한의 비트수인 직교 확산 방법.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 N은 4인 직교 확산 방법.
7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,

   M은 상기 방법을 수행하기 위해 사용되는 프로세서의 네이티브 비트수(native number of bits)인 직교 확산 방법.
8. 제 7 항에 있어서,

   M은 32인 직교 확산 방법.
9. 상기 제 1 항 내지 제 8 항 중 어느 한 항에 따른 방법을 수행하도록 프로그래밍된 프로세서.
10. 프로세서에 의해 실행될 때, 상기 프로세서가 상기 제 1 항 내지 제 8 항 중 어느 한 항에 따른 방법을 수행하도록 하는 프로그램.