KR100411810B1 - 플립기술을이용한크기형반도체패키지 - Google Patents

Abstract

본 발명은 반도체칩의 실크기 정도로 제조되는 CSP(Chip Size Package)에 관한 것으로,

플립칩(Flip Chip) 기술을 이용하여 반도체칩(4)을 필름부재(2)에 직접 접착하는 즉, 필름부재(2)를 구성하는 회로패턴이 인쇄된 카파회로판(3)에 반도체칩의 범프(4a)를 직접 접속하는 방법을 채용함으로써 칩 사이즈 크기의 패키지인 CSP 를 제공할 수 있는 것이며, 나아가 본 발명은 전자기기에 적용한 경우에는 기기의 소형화, 박형화 및 다기능화까지도 그 실현이 가능해질 것이다.

Description

플립칩(Flip Chip)기술을 이용한 칩 크기형 반도체패키지

본 발명은 플립칩(FLIP CHIP) 기술을 이용하여 반도체칩의 실크기 정도로 제조되는 반도체패키지인 CSP(Chip Size Package)에 관한 것이다.

일반적으로 실장업계에서는 사방으로 리드(Lead)를 설치할 수 있는 납작한 형상의 반도체패키지인 QFP(Quad Flat Package) 제조 기술이 널리 알려져 있다.

그러나, 최근 전자기기의 소형화, 박형화, 다기능화의 추세에 따라 반도체칩의 고집적화가 이루어지고 그에 따라 많은 수의 리드를 갖는 초소형의 반도체패키지가 절실히 요구되고 있는 실정이지만 위의 QFP 기술로는 리드피치(Lead Pitch) 0.3mm 이하의 가공 기술을 극복하지 못한 채 연구만을 거듭하던 중 미국에서 리드 대신 볼(Ball)을 이용하는 BGA(Ball Grid Array) 기술이 출현하여 하나의 패키지를 통해 무수히 많은 출력단자를 실장할 수 있다는 장점을 가지고 반도체 시장에 투입되어 많은 화제를 일으켜 왔다. 그러나, BGA도 결국의 경우는 화제만큼 많은 채용이 이루어지지 못했다. 왜냐하면 1.5mm 피치(Pitch) 제품의 경우는 패키지 사이즈가 크고 게다가 두꺼워 소형, 박형으로의 다기능을 갖는 전자기기에는 그 수용이 적합하지 않고, 그 밖에 가격이 높으며(QFP 10배 이상), 내부 배선처리가 길고 방열의 문제를 쉽게 해결할 수 없는 등 실용상의 어려움이 있었다.

특히, 반도체칩을 실장함에 있어서의 칩의 입출력(I/O)을 외부단자에 연결하기 위해서는 와이어본딩(Wire Bonding)이나 범핑(Bumping)공정을 거쳐야 하는 바, 이러한 와이어 본딩공정을 수반하는 패키지 제조방법을 반도체칩 패드가 반도체칩의 주변에 위치해야 하므로 입출력(I/O)의 수가 제한을 받으며, 또한 범핑은 범프(Bump)가 상존하는 단점을 수반하게 되는 등 패키지의 제조면에 있어서도 많은 문제점을 안고 있었다.

한편, 이러한 시기에 새로운 연구과제로 등장하게 된 것이 CSP 이며, 본 발명에서는 상기와 같은 문제점을 해결할 수 있는 즉 패키지형태는 BGA 이며, 패키지사이즈는 거의 칩사이즈의 크기에 해당하는 새로운 반도체패키지인 CSP를 창안하게된 것으로, 본 발명의 CSP 기술을 전자기기에 채용한다면 기기의 소형화, 박형화, 다기능화의 실현이 가능함을 물론 휴대용 전자기기의 범용화 및 컴퓨터 기기의 기술혁신을 이룩할 수 있을 것이다.

이하, 본 발명을 비한정의 첨부 예시도면에 의거 상세히 설명하면 다음과 같다.

제1도는 본 발명에 의해 창안된 CSP 의 단면구조를 보인 것으로서, 동 구성도를 통해 보듯이 본 발명은 크게 캔(can)형상의 기판(1)과, 상기 기판(1)의 내바닥면에 취부되며 저면으로 카파회로판(3)을 접착하고 필름 몸체(2a)에는 다수개의 범프홀(2b)을 천공한 비전도성물질의 필름부재(2)와, 상기 필름부재(2)에 접착되며 필름 몸체(2a)에 천공된 범프홀(2b)을 통해 카파회로판(3)에 접속되는 범프(4a)를 구비한 반도체칩(4)과, 상기 기판(1)에 충진되는 코팅물질(5)로 구성되는데,

상기 기판(1)의 바닥면에는 니켈(Ni)이나 금(Au)으로 도금 처리된 부재인 전기단자(1a)가 제3도의 예시와 같이 일정 패턴으로 배열되어 있으며, 상기 필름(2)에 접착되는 카파회로판(3)에는 회로패턴이 인쇄되어 있으며, 상기 반도체칩(4)의 표면에 형성되는 범프(4a)는 반도체칩(4)의 본드패드(4b)마다 형성되며 그 재질은 솔더볼(Solder Ball)로 구성된다. 도면중 미설명부호 7은 에폭시 접착제이다.

한편, 본 발명에 있어서, 기판(1)에 설치된 전기단자(1a)에 회로패턴이 인쇄된 카파회로판(3)을 접착시킴에 있어서 필름부재(2)를 사용하지 않고 직접 접착시켜 반도체칩상의 범프(4a)와의 통전이 이루어지도록 할 수도 있다.

본 발명의 제조과정은, 캔형상의 기판(1) 바닥에 구멍을 뚫고 니켈/금으로도금하여 전기단자(1a)를 배열 설치한다. 비전도성물질의 필름 몸체(2a)에 회로패턴이 인쇄된 카파회로판(3)을 접착시켜 필름부재(2)를 구성하되, 이 필름부재(2)의 필름 몸체(2a)에 카파회로판(3)이 노출되도록 범프(2b)을 천공한다(반도체칩(4)에 형성된 범프(4a) 배열과 동일한 패턴으로 범프(2b)들이 천공됨).

상기 기판(1)의 전기단자(1a)에 전도성 접착제(6)을 바르고 필름부재(2)를 집어 넣어 상기 전기단자(1a)와 필름부재(2)에 접착된 카파회로판(3)이 전기적으로 접속되도록 한다. 그 다음, 필름부재(2)에 형성된 범프홀(2b)에 맞추어 준비된 반도체칩(4)을 그대로 엎어서 부착시키게 되면 반도체칩(4)의 표면에 돌설된 범프(4a)가 필름부재(2)의 범프홀(2b)에 끼워지면서 반도체칩의 완벽한 실장이 이루어지는 것이다. 이어서, 기판(1)과 실장된 반도체칩(4)과의 공간에 코팅물질(5)을 충진하면 칩 크기에 근접된 초소형의 CSP 가 만들어지게 되는 것이다.

이와 같이, 본 발명에서는 플립칩(Flip) Chip)기술을 이용하여 반도체칩(4)을 필름부재(2)에 직접 접착하는 즉, 필름부재(2)를 구성하는 회로패턴이 인쇄된 카파회로판(3)에 반도체칩의 범프(4a)를 직접 접속하는 방법을 채용함으로써, 칩 사이즈 크기의 패키지인 CSP를 제공할 수 있는 것이며, 나아가 본 발명의 CSP가 전자기기에 적용된다면 기기의 소형화, 박형화 및 다기능화가 가능해질 것이다.

제1도는 본 발명의 구성도.

제2도는 제1도의 저면도.

제3도는 본 발명에 있어서 필름부재와 구리회로판 부위의 상세도.

* 도면의 주요부분에 대한 부호의 설명 *

1 ; 기판 1a ; 전기단자

2 ; 필름부재 2a ; 필름 본체

2b ; 범프홀 3 ; 카파회로판

4 ; 반도체칩 4a ; 범프

4b ; 본드패드 5 ; 코팅물질

Claims (2)

1. 바닥면에 다수의 전기단자(1a)가 일정 간격으로 배열되어 있는 단면상 "U"자 형태의 기판(1);

   상기 기판(1)의 바닥면에 형성된 전기단자(1a)에 카파회로판(3)이 부착되고, 상기 카파회로판(3)의 상면에는 다수의 범프홀(2b)이 천공된 필름몸체(2a)가 부착된 절연성 필름부재(2);

   상기 필름부재(2)에 접착되며 필름몸체(2a)에 천공된 범프홀(2b)을 통해 카파회로판(3)에 접속되는 다수의 범프(4a)를 구비한 반도체칩(4); 및,

   상기 "U"자 형태의 기판(1)에 충진되어 상기 반도체칩(4), 범프(4a) 및 필름부재(2)를 봉지하는 코팅물질(5)을 포함하여 이루어진 칩 크기형 반도체패키지.
2. 제1항에 있어서, 상기 기판(1)의 바닥면에 형성된 전기단자(1a)는 니켈(Ni) 또는 금(Au) 중 어느 하나가 도금된 부재인 것을 특징으로 하는 칩 크기형 반도체패키지.