KR100411809B1 - 크기형반도체패키지 - Google Patents

Abstract

본 발명은 반도체칩의 실크기 정도로 제조되는 반도체패키지인 CSP 에 관한 것으로, 본 발명에서는 패키지형태는 BGA 이며, 패키지 사이즈를 거의 칩사이즈의 크기에 해당하는 새로운 반도체 패키지인 CSP 를 창안함으로써, 전자기기의 소형화, 박형화, 다기능화의 실현을 가능토록 함과 동시에 휴대용 전자기기의 범용화 및 컴퓨터 기기의 기술 혁신을 꾀할 수 있도록 한 획기적인 발명이다.

Description

칩 크기형 반도체패키지

본 발명은 반도체칩의 실크기 정도로 제조되는 반도체패키지인 CSP(Chip Size Package)에 관한 것이다.

일반적으로 실장업계에서는 사방으로 리드(Lead)를 설치할 수 있는 납작한 형상의 반도체패키지인 QFP(Quad Flat Package) 제조 기술이 널리 알려져 있다.

그러나, 최근 전자기기의 소형화, 박형화, 다기능화의 추세에 따라 반도체칩의 고집적화가 이루어지고 그에 따라 많은 수의 리드를 갖는 초소형의 반도체패키지가 절실히 요구되고 있는 실정이지만 위의 QFP 기술로는 리드피치(Lead Pitch) 0.3mm 이하의 가공 기술을 극복하지 못한 채 연구만을 거듭하던 중 미국에서 리드 대신 볼(Ball)을 이용하는 BGA(Ball Grid Array) 기술이 출현하여 하나의 패키지를 통해 무수히 많은 출력단자를 실장할 수 있다는 장점을 가지고 반도체 시장에 투입되어 많은 화제를 일으켜 왔다. 그러나, BGA도 결국의 경우는 화제만큼 많은 채용이 이루어질 못했다. 왜냐하면 1.5mm 피치(Pitch) 제품의 경우는 패키지 사이즈가 크고 게다가 두꺼워 소형, 박형으로의 다기능을 갖는 전자기기에는 그 수용이 적합하지 않고, 그 밖에 가격이 높으며(QFP의 10배 이상), 내부 배선처리가 길고 방열의 문제를 쉽게 해결할 수 없는 등 실용상의 어려움이 있었다.

특히, 반도체칩을 실장함에 있어서의 칩의 입출력(I/O)을 외부단자에 연결하기 위해서는 와이어본딩(Wire Bonding)이나, 범핑(Bumping)공정을 거쳐야 하는 바, 이러한 와이어 본딩공정을 수반하는 패키지 제조방법을 반도체칩 패드가 반도체칩의 주변에 위치해야 하므로 입출력(I/O)의 수가 제한을 받으며, 또한 범핑은 범프(Bump)가 상존하는 단점을 수반하게 되는 등 패키지의 제조면에 있어서도 많은 문제점을 안고 있었다.

한편, 이러한 시기에 새로운 연구과제로 등장하게 된 것이 CSP 이며, 본 발명에서는 상기와 같은 문제점을 해결할 수 있는 즉 패키지형태는 BGA 이며, 패키지사이즈는 거의 칩사이즈의 크기에 해당하는 새로운 반도체패키지인 CSP 를 창안하게 된 것으로, 본 발명의 CSP 기술을 전자기기에 채용한다면 기기의 소형화, 박형화, 다기능화의 실현이 가능함은 물론 휴대용 전자기기의 범용화 및 컴퓨터 기기의 기술혁신을 이룩할 수 있을 것이다.

이하, 본 발명을 비한정의 첨부 예시 도면에 의거 상세히 설명하고자 한다.

제1도는 본 발명에 의해 창안된 CSP 의 단면 구성도로써, 동 구성도를 통해 보듯이 본 발명은 크게 반도체칩(1)과, 상기 반도체칩(1)에 접착 연결되어 전기적인 통전을 이루도록 하는 전도성 테이프(2)와, 상기 전도성 테이프(2)에 접착되며 열압착시 압착된 부분만이 통전되는 성질을 갖는 이방성 접착제인 ACF(Anisotropic conductive Film)(3)와, 상기 ACF(3)에 접착되는 기판(4)으로 구성되는데, 상기 반도체칩(1)의 겉면에는 실리콘 산화막과 같은 보호막(1a ; Passivation)이 입혀져 있으며, 상기 전도성 테이프(2)는 폴리이미드 필름으로 몸체(2a)를 구성하고 있으며, 이 몸체(2a) 의 일측 상면에는 카파포일(2b ; copper foil)이 일정 패턴을 이루며 접착되어 있고, 이 카파포일(2b)은 몸체(2a)를 관통하는 전도성 금속인 범프(2c)에 의해 전기적인 통전이 가능하도륵 접속되어 있다. 상기 이방성 접착제인 ACF(3)는 그 자체 특성상 내부에 종방향으로 정열되게 매설된 전도성 금속 알갱이를 갖는 접착필름으로써 열압착을 가하게 되면 특정방향 즉 가압방향으로만 도전상태를 유지하게 되며 그외 지역을 확실한 절연상태를 유지하게 된다. 상기 기판(4)에는 회로가 인쇄되어 있고, 저면에는 솔더볼(4a)이 부착되어 있다.

본 발명의 제조과정은, 먼저 반도체칩(1)에 전도성 테이프(2)를 접착하게 되는데, 상기 전도성 테이프(2)는 제2도와 같이 폴리이미드 필름 몸체(2a)에 카파포일(2b)을 접착하고 제3도와 같이 몸체(2a)중 카파포일(2b)이 부착된 부분에 레이저로 펀칭을 하여 실구멍(h)을 뚫고(천공) 그 다음 제4도와 같이 이 실구멍(h)에 전도성 금속을 주입하여 범프(2c)를 형성하는 일련의 제조과정을 거쳐 만들어지며, 따라서, 전도성 테이프(2)에는 반도체칩(1)의 입출력 패턴과 동일한 정렬된 범프(2c) 패턴이 형성되는 것이다.

이렇게 반도체칩(1)에 전도성 테이프(2)를 접착시킨 다음 여기서 ACF(3)를 접착하고 (이때, 제5도와 같이 ACF(3) 대신 전도성 수지(6)를 이용할 수도 있다) 이를 기판(4)에 형성된 단자에 접속한 뒤 기판(4)과 반도체칩(1)의 측면부에 코팅물질(5)을 코팅함으로써 본 발명의 CSP 가 제조 완성된다.

이와 같이, 본 발명에 의하면 전도성 테이프(2)를 매개로 반도체칩(1)을 기판(4)에 직접 부착함으로써 접촉(Co-Planarity)불량으로 발생될 수 있는 입출력(I/O) 에러(Error)를 미연에 예방할 수 있는 효과를 거둘 수 있으며, 나아가최근 반도체패키지의 추세인 칩사이즈 크기의 패키지를 제공하되 칩 위에 별도의 범프를 형성함이 없이 매우 간단한 방법으로 CSP 를 제조ㆍ제공함으로써 전자기기의 소형화ㆍ박형화 및 다기능화의 실현을 가능하게 할 것이다.

제1도는 본 발명의 구성도.

제2도는 본 발명을 구성하는 카파포일이 부착된 폴리이미드 필름의 구성도로써,

(가)도는 사시도.

(나)도는 A-A 선 단면도

제3도는 제2도의 필름에 레이저 펀칭을 하여 실구멍을 낸 상태를 보여 주는 단면 구성도.

제4도는 제3도의 필름에 천공된 실구멍에 전도성 금속을 주입하여 범프를 형성한 상태를 보여 주는 단면 구성도.

제5도는 본 발명의 다른 실시예.

* 도면의 주요부분에 대한 부호의 설명 *

1 ; 반도체칩 2 ; 전도성 테이프

2a ; 몸체 2b ; 카파포일

2c ; 범프 3 ; ACF

4 ; 기판 4a ; 솔더볼

5 ; 코팅물질 h ; 실구멍

6 ; 전도성 수지

Claims (2)

1. 하면에 보호막(1a)이 형성된 반도체칩(1)과;

   상기 반도체칩(1)의 하면에 접착되며, 상기 반도체칩(1)의 입출력 패턴과 동일 패턴의 범프(2c)가 폴리이미드 몸체(2)에 관통 형성되고, 상기 범프(2c)와 대응되는 하면에는 카파포일(2b)이 형성된 전도성 테이프(2)와;

   상기 전도성 테이프(2)의 하면에 접착되며 열압착시 상기 카파포일(2b)에 의해 압착된 부분만이 통전되는 성질을 갖는 이방성 접착제인 ACF(3)와;

   상기 ACF(3)의 하면에 접착되며 저면으로 다수의 솔더볼(4a)이 부착된 기판(4)과;

   상기 기판(4)의 상면과 반도체칩(1)의 측면부에 코팅된 코팅물질(5)을 포함하여 이루어진 칩 크기형 반도체패키지.
2. 하면에 보호막(1a)이 형성된 반도체칩(1)과;

   상기 반도체칩(1)의 하면에 접착되며, 상기 반도체칩(1)의 입출력 패턴과 동일 패턴의 범프(2c)가 폴리이미드 몸체(2)에 관통 형성되고, 상기 범프(2c)와 대응되는 하면에는 카파포일(2b)이 형성된 전도성 테이프(2)와;

   상기 전도성 테이프(2)의 하면에 접착되며 열압착시 상기 카파포일(2b)에 의해 압착되어 통전되는 전도성 수지(6)와;

   상기 전도성 수지(6)의 하면에 접착되며 저면으로 다수의 솔더볼(4a)이 부착된 기판(4)과;

   상기 기판(4)의 상면과 반도체칩(1)의 측면부에 코팅된 코팅물질(5)을 포함하여 이루어진 칩 크기형 반도체패키지.