[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100405248B1 - 캐리어필름 및 그것을 사용한 집적회로장치 - Google Patents

캐리어필름 및 그것을 사용한 집적회로장치 Download PDF

Info

Publication number
KR100405248B1
KR100405248B1 KR10-1998-0004686A KR19980004686A KR100405248B1 KR 100405248 B1 KR100405248 B1 KR 100405248B1 KR 19980004686 A KR19980004686 A KR 19980004686A KR 100405248 B1 KR100405248 B1 KR 100405248B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
region
circuit element
film
electrode
Prior art date
Application number
KR10-1998-0004686A
Other languages
English (en)
Other versions
KR19980071398A (ko
Inventor
가주노리 사쿠라이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR19980071398A publication Critical patent/KR19980071398A/ko
Application granted granted Critical
Publication of KR100405248B1 publication Critical patent/KR100405248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(과제)
실장 밀도를 높임과 함께 검사 공정의 간소화를 도모한다.
(해결수단)
외부 전극 및 배선 리드를 배설한 필름(5)은, 집적 회로 소자(1)가 배설되는 제 1 영역을 형성하고 있는 필름(55)과, 그 외측의 제 2 영역을 형성하고 있는 필름(5)으로 분할되어 있다. 또한, 필름(55)과 필름(5)의 경계부에는, 집적 회로 소자(1)의 전극(3)과 접속하기 위한 접속 구멍(9)이 설치되어 있다. 그래서, 필름(55, 5)에는 외부 기판과 접속하기 위한 외부 전극(66, 6)이 설치되어 있다. 이들 외부 전극(66, 6)은 동일한 매트릭스를 형성하도록 하고 있다.
(효과)
외부 기판과 접속되는 경우에는 집적 회로 소자의 영역에서도 외부 기판과의 접속을 행할 수 있기 때문에 동일 실장 면적으로 상당히 많은 접속을 행할 수 있다.

Description

캐리어 필름 및 그것을 사용한 집적 회로 장치
본 발명은 캐리어 필름 및 이를 사용한 집적 회로 장치에 관한 것으로, 특히 외부 전극의 배치 및 내부 리드의 배치에 관한 것이다.
종래의 캐리어 필름을 사용한 집적 회로 장치(이하, BGA-T라고 함)는 도 4 및 도 5에 도시한 바와 같은 것이 알려져 있다. 도 4는 종래예의 평면도이고 도 5는 도 4의 101-102에서 절단한 단면도이다. 이 BGA-T에 사용되는 캐리어 필름은 집적 회로 소자(1)를 설치하는 디바이스 홀(2)을 가지고 있고, 디바이스 홀(2)에는 집적 회로 소자(1)의 전극(3)에 접속되는 내부 리드(4)가 편지식(片持式)으로 뻗어 있다. 통상 필름(5)으로는 폴리이미드 등의 내열성 수지가 사용된다. 필름(5)의 한 면에는 외부 전극(외부 단자)(6)이 평면적으로 배치되어 있고, 이 외부 전극(6)으로는 납 도금 또는 금도금을 한 구리 범퍼 등이 사용된다. 집적 회로 소자(1)의 전극(3)에 접속되는 내부 리드(4)는 필름(5) 상에서 배선 리드(7)로서 뻗어 있고, 각 외부 전극(6)에 접속되어 있다. 캐리어 필름의 내부 리드(4)와 집적 회로 소자(1)의 전극(6)이 접속된 후에 집적 회로 소자(1)는 디바이스 홀(2)내의 내부 리드(4)와 디바이스 홀 근방의 필름(5)과 함께 액상의 봉지(封止) 수지(8)가 도포되고 액상 수지를 가열 경화하여 완성한다.
이와 같이 하여 완성한 BGA-T는 외부 전극(6)과 대응하는 위치에 납 페이스트를 인쇄한 외부 기판에 얹은 후에 리플로우(reflow) 처리를 함으로써 외부 기판에 실장된다.
그러나, 도 4 및 도 5에 도시한 종래예의 구조는 집적 회로 소자(1)가 위치하는 영역에는 필름(5)이 없고 집적 회로 소자(1)의 전극(3)에 접속된 내부 리드(4)는 집적 회로 소자(1)의 외측에 위치하는 필름(5)에서만 뻗어 있으며, 배선리드(7)를 거쳐서 외부 전극(6)에 접속되어 있기 때문에 집적 회로 소자(1)의 위치하는 디바이스 홀(2)의 영역에는 외부 전극을 설치할 수가 없었다.
실장 밀도를 높이기 위해서는 패키지가 점유하는 면적 내에 가급적 많은 외부 전극(6)을 설치하여 외부 기판과 접속해야하지만, 종래예의 BGA-T를 외부 기판에 접속할 때에는 디바이스 홀(2)의 영역은 헛된 영역으로 되어버렸었다.
또한, 일본 특개평 8-83818 호 공보에는, 캐리어 필름을 반도체 회로 소자를 설치하는 제 1 영역과 그 주위의 제 2 영역으로 구분하고, 각각의 영역에 외부 전극을 설치한 것이 개시되어 있다. 상기 일본 특개평 8-83818 호 공보에 개시된 캐리어 필름은 제 2 영역의 외부 전극이 지그재그 형상으로 설치되어 있다. 이 때문에 집적 회로 소자의 크기가 다르면 집적 회로 장치의 검사를 하는 경우에 외부 단자의 배열에 대응한 소켓이나 기판 등을 필요로 하고 이들의 교환이나 보관이 번거롭고 검사 공정 등의 작업을 번잡하게 한다.
본 발명은 종래 기술의 문제점을 해소하기 위해 행해진 것으로, 실장 밀도를 높일 수 있음과 동시에 검사 공정의 간소화를 도모할 수 있도록 하는 것을 목적으로 하고 있다.
(과제를 해결하기 위한 수단)
이와 같은 과제를 해결하기 위한 본 발명에 따른 캐리어 필름 및 반도체 장치의 캐리어 필름은, 집적 회로 소자의 전극에 접속하는 복수의 내부 리드가 필름의 접속 구멍에 돌출해서 설치되고, 이 내부 리드가 필름 상에 연장되어 배선 리드를 구성하며, 이 배선 리드는 필름 상의 한 면에 평면 설치된 외부 전극에 접속되어 있는 캐리어 필름에 있어서, 상기 필름은 회로 소자가 설치되는 제 1 영역과 그 외측의 제 2 영역으로 분할되고, 접속 구멍은 제 1 영역과 제 2 영역의 경계에 집적 회로 소자를 따라 형성되고, 외부 전극은 제 1 영역과 제 2 영역에 설치됨과 함께, 각 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있는 구성으로 하고 있다.
이와 같이 구성함으로써, 종래의 디바이스 홀에도 외부 전극을 배설할 수 있게 되고, 외부 기판과의 접속 시에 집적 회로 소자의 영역에서도 외부 기판과의 접속을 할 수 있기 때문에 패키지가 점유하는 면적 내의 외부 전극 수를 큰 폭으로 증가시킬 수 있고, 종래에 비해 동일 실장 면적으로 큰 폭으로 많은 접속을 할 수 있다. 더욱이, 종래예와 같은 공정으로 제조가 가능하기 때문에 어떠한 새로운 기술을 필요로 하지 않고, 큰 폭으로 고밀도의 실장을 종래와 같은 공정 수로 실현할 수 있다. 또한, 제 1 영역의 외부 전극과 제 2 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있기 때문에 집적 회로 소자의 크기가 변했더라도 동일한 소켓이나 기판을 사용하여 집적 회로 장치의 검사를 할 수 있어 소켓이나 기판 등의 교환이 불필요하게 되고 검사 공정의 간소화를 도모할 수 있다.
접속 구멍의 폭(W)은 상기 외부 전극의 지름을 D, 각 외부 전극간의 피치를 P라고 한 때,
W = (P - D) ∼ (2P - D)
로 하는 것이 바람직하다. 이와 같이 형성한 전극 접속용의 구멍은 전극 1 열 몫을 점유할 뿐이기 때문에 외부 전극의 수를 최대로 할 수가 있어 실장 밀도를향상시킬 수 있으며, 더욱이 집적 회로 소자의 전극과 외부 전극과의 접속에 지장을 일으키지 않는다.
제 1 영역에 형성하는 외부 전극의 수는 제 2 영역에 형성하는 외부 전극의 수보다 작게 하는 것이 바람직하다. 이와 같이 구성을 하면 제 1 영역의 외부 전극과 제 2 영역의 외부 전극을 같은 피치로 설치할 수가 있고, 실장 기판이나 검사용 소켓 등의 공통화를 도모하여 집적 회로 소자의 크기를 최소로 한정할 수 있다.
또한, 집적 회로의 전극은 외부 전극이 형성하는 매트릭스 상에 ,즉, 집적 회로 소자의 전극과 외부 전극이 동일한 매트릭스를 형성하도록 설치할 수 있다. 이와 같이 구성하면 외부 전극의 배열 피치가 집적 회로 소자의 전극의 배열 피치와 같게 되고 집적 회로 장치의 패키지를 소형으로 할 수 있다.
도 1은 본 발명의 집적 회로 장치의 한 실시예를 도시한 평면도.
도 2는 도 1의 201-202에 따른 단면도.
도 3은 도 1의 301-302에 따른 단면도.
도 4는 종래의 집적 회로 장치의 한 실시예를 도시한 평면도.
도 5는 도 4의 101-102에 따른 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 집적 회로 소자 3 : 단자
4 : 내부 리드 5 : 제 2 영역(필름)
6, 66 : 외부 단자 7 : 배선 리드
8 : 봉지 수지 9 : 접속 구멍
10 : 반도체 장치 55 : 제 2 영역(필름)
(발명의 실시예)
이하, 본 발명의 실시예를 도면에 기초하여 설명한다.
도 1은 본 발명의 집적 회로 장치를 외부 기판에 접속하는 쪽에서 본 평면도이고, 도 2는 도 1의 201-202를 따른 단면도이며, 도 3은 도 1의 301-302를 따른 단면도이다. 이들 도면에서 본 발명의 집적 회로 장치(10)는, 집적 회로 소자(1) 및 집적 회로 소자(1)의 전극(3)과, 캐리어 필름을 구성하는 내부 리드(4), 배선 리드(7), 외부 단자로 된 외부 전극(6, 66), 필름(5, 55), 최소한 집적 회로 소자(1) 및 필름(5, 55)의 일부를 피복하는 봉지 수지(8)로 구성이 되어 있다.
외부 전극 및 배선 리드를 배설하는 필름(5)은, 집적 회로 소자(1)가 배설되는 제 1 영역을 형성하는 필름(55)과, 그 외측의 제 2 영역을 형성하는 필름(5)으로 분할되어 있다. 제 1 영역(필름(55))은 집적 회로 소자(1)에 연속 형성되어 있는 전극(3)군보다도 내 측에 위치하는 부분을 지시하고 있다. 한편, 제 2 영역(필름(5))은 전극(3)군보다도 외측에 위치하고 있는 부분을 지시하고 있다. 제 1 및 제 2 영역의 구별은 전극(3)과의 위치 관계에 따른다. 따라서, 제 1 영역은 반드시 집적 회로 소자(1)의 영역과 겹치지만, 제 2 영역은 겹치는 부분이 있는 경우와 전혀 없는 경우가 있다. 또한, 필름(55)과 필름(5)에는 각각 외부 전극(66, 6)이 설치되어 있다. 즉, 종래예를 도시한 도 4의 디바이스홀(2)의 내 측에도 외부 단자(66)를 설치하기 위한 필름(55)을 설치하였다. 그래서, 이들 외부 전극(66, 6)은 동일한 매트릭스를 형성하도록 배열되어 있다.
이와 같이, 종래의 디바이스 홀 부에도 외부 단자(66)를 설치하고 있기 때문에, 외부 기판과의 접속 시에, 집적 회로 소자(1)의 영역에서도 외부 기판과의 접속을 할 수가 있기 때문에, 패키지가 점유하는 면적 내의 외부 전극 수를 큰 폭으로 증가시킬 수가 있고 종래와 비교하여 동일 실장 면적에서 큰 폭으로 많은 접속을 할 수 있다. 더욱이, 종래예와 동일한 공정으로 제조가 가능하기 때문에, 어떠한 새로운 기술을 필요로 하지 않으며, 큰 폭으로 고밀도인 실장을 종래와 같은 공정 횟수로 실현할 수 있다. 또한, 외부 전극(66, 6)을 동일한 매트릭스를 형성하도록 설치함으로써 집적 회로 소자의 크기가 변했더라도 동일한 소켓이나 기판을 사용하여 집적 회로 장치의 검사를 할 수 있어 소켓이나 기판 등의 교환이 불필요해지고 검사 공정의 간소화를 도모할 수 있다.
필름(55)에 형성한 외부 전극(66)의 수는 필름(5)에 형성한 외부 전극(6)의 수보다 작아지도록 하고 있다. 이에 의해, 외부 전극(66)과 외부 전극(6)을 같은 피치로 설치할 수 있고 실장 기판이나 검사용 소켓 등의 공통화를 이룰 수 있으며, 집적 회로 소자(1)의 크기를 최소로 억제할 수 있다. 즉, 외부 전극(66)의 수를 외부 전극(6)의 수와 같거나 많게 하면 집적 회로 소자(1)의 크기가 커지지만, 외부 전극(66)의 피치를 외부 전극(6)의 피치보다 작게 하면 않으면 안되고 실장 기판이나 소켓 등의 공통화를 도모할 수 없다.
필름(55)과 필름(5)과의 경계부에는, 집적 회로 소자(1)의 전극(3)과 외부 전극(66, 6)을 접속하기 위한 접속 구멍(9)이 집적 회로 소자(1)의 각 변을 따라 형성되어 있다. 그래서, 필름(55)과 필름(5)은 접속 구멍(9)이 집적 회로 소자(1)의 코너에서 분할되어 있는 브리지(11)에 의해 접속되어 있다. 또한, 상기 브리지(11)는 상기 도면에 도시한 바와 같이 4개의 모서리에 설치한 쪽이 필름(55)의 지지 강도와 내부 리드(4)가 회전하는 위치 등을 고려하면 가장 바람직하다. 그러나, 반드시 코너부 모두(코너 4곳)에 이 브리지(11)를 설치해야 하는 것은 아니다. 예컨대, 대각선 상에 위치하는 2 곳에만 설치하거나 다시 1 곳을 더하여 3 곳에 설치하는 것도 고려된다. 또한, 코너가 아니더라도 접속 구멍을 통과하도록 설치할 수도 있다. 이러한 선택은 전극(3)과 내부 리드(4)의 설치 위치에 의해 적절하게 결정할 수 있다. 또한, 각 접속 구멍(9)의 폭(W)는 외부 전극(66, 6)의 지름의 크기 및 외부 전극간의 피치 폭에 따라 다르며, 외부 전극(66, 6)의 지름을 D. 각 외부 전극간의 피치를 P로 한 경우에,
W = (P - D) ∼ (2P - D)
로 하고 있다.
필름(55)과 필름(5)의 한면 면에는 외부 단자(66, 6)와 내부 리드(4)를 접속하는 배선 리드(7)가 형성되어 있다. 이 내부 리드(4)는 집적 회로 소자(1)의 각 변에 거의 일렬로 설치된 전극(3)과 외부 전극(66, 6)을 접속하고 있다. 즉, 접속 구멍(9)에는, 내부 리드(4)가 접속 구멍(9) 안으로 돌출하는 형태로 편지식으로 배설되어 있다. 이 내부 리드(4)는 한쪽이 집적 회로 소자(1)의 전극(3)에 다른 쪽이 배선 리드(7)를 통해 제 1 영역의 외부 전극(66) 또는 제 2 영역의 외부 전극(6)에 접속되어 있다. 이와 같이 집적 회로 소자(1)의 전극(3) 및 내부 리드(4)를 집적 회로 소자(1)의 각 변에 거의 일렬로 설치함으로써 집적 회로 소자(1)와 내부 리드(4)의 접속 영역이 적어도 필요하다.
또한, 각 내부 리드(4)에서의 접속 구멍(9) 안으로부터 뻗어 있는 방향, 바꾸어 말하면, 각 내부 리드(4)에 접속된 배선 리드의 설치되는 위치는 특별하게 규정되지 않는다. 내부 리드(4)는 필름(55)과 필름(5)으로부터 교대로 인출해도 되고, 그와 같이 규정하지 않아도 된다. 또한, 내부 리드(4)를 교대로 인출하면, 한 쪽으로 정리한 경우에 비해, 인접하는 내부 리드의 피치를 넓힐 수 있으므로 접속 신뢰성이 얻어진다.
또한, 내부 리드(4)는 접속 구멍(9)을 가로지르도록 형성된 양지식(兩持式)으로도 전극(3)에 접속될 수 있다. 양지식이면, 내부 리드(4)는 자유 단으로 되는 일이 없고 확실하게 고정되어 있으므로 내부 리드 구부림에 대해 매우 강한 것으로된다. 또한, 양지식인 경우에는, 해당하는 내부 리드(4)에 접속되어 있는 배선 리드를 더욱 인장시킴으로써 필름(55)과 필름(5)의 양쪽에서 그 배선을 회전시킬 수 있다. 이와 같이 할 수 있으면, 예컨대 필름(55, 5)의 한쪽에 외부 전극을 설치함과 함께 다른 쪽에서 공용 배선을 감을 수 있다. 공용 배선으로는, 특히 전위가 공통인 것, 예컨대 전원이나 접지에 이용하는 것 등을 이용할 수 있다. 접속 구멍(9)에는 전극(3)과는 접속되지 않은 배선 리드 또는 전기적인 관여를 하지 않는 더미 리드를 설치해도 된다.
또한, 본 예에서는 내부 리드(4)의 접속 영역을 최소로 하기 위해 집적 회로 소자(1)의 전극(3)과 내부 리드(4)를 집적 회로 소자(1)의 각 변에 거의 일렬로 설치한 예를 설명하였으나, 이것은 여러 가지 변형이 가능하다. 예컨대, 전극(3)을 집적 회로 소자(1)의 변을 따라 2 열로 형성할 수도 있다. 이 경우에도 내부 리드(4)의 연장 방향은 설계 상의 제약에 의해 결정하면 좋으나, 예컨대 외측(즉 집적 회로 소자(1)의 변에 가까운 쪽)의 전극 열은 필름(5)측에서 연장되어 온 내부 리드와 접속하고 다른 쪽(즉 집적 회로 소자(1)의 변에서 먼 쪽)의 전극열은 필름(55)쪽에서 연장된 내부 리드와 접속할 수도 있다. 또한, 3 열 이상의 전극을 넣어도 된다.
또한, 도 1 에서는 외부 전극(66, 6)의 형성 피치 P가 집적 회로 소자(1)의 전극(3)의 형성 피치의 2 배로 되는 경우를 도시하였으나, 외부 전극(66, 6)과 전극(3)을 동일한 피치로 배열하고 이들이 동일한 매트릭스를 형성하도록 해도 된다. 이와 같이 외부 전극(66, 6)의 형성 피치 P를 집적 회로 소자(1)의 전극(3)의 형성피치와 같게 하면 집적 회로 장치(10)의 소형화를 도모할 수 있다.
다음에, 본 발명의 캐리어 필름과 집적 회로 장치(10)의 제조 방법에 대해 설명한다.
이미 집적 회로 소자(1)에 대해서 설명을 하였지만, 집적 회로 소자(1)의 전극(3)에는 알루미늄 패드 상에 배리어 금속을 통해 도금법에 의해 금 범퍼가 형성되어 있다. 또한, 캐리어 필름의 내부 리드(4)에 범퍼를 형성한 경우에 전극(3)은 알루미늄 패드 자체로도 된다.
캐리어 필름을 구성하는 필름(5)은 25 미크론에서 125 미크론의 두께의 폴리이미드 또는 폴리에텔이미드, 유리 에폭시, 폴리에스테르 등의 내열성 수지 필름을 사용하여 테이프 형상으로 제조한다. 필름(5)은 접착제를 도포하고 가열하여 접착제를 반경화(半硬化)한 후 집적 회로 소자(1)의 전극(3)과 내부 리드(4)를 접속하기 위한 접속 구멍(9)이 금형을 사용한 펀칭법에 의해 최소한 1 개가 개구되어 있다. 또한, 접착제를 사용한 경우에, 이 접속 구멍(9)은 에칭법에 의해 개구되어도 된다.
다음에, 15 미크론에서 35 미크론 두께의 테이프 형상의 구리 박을 접착제가 도포된 테이프 형상의 필름에 가열 및 가압하여 접착한다.
다음에, 구리 박면에 포토레지스트를 칠하고 필름(5)의 구리 박면과는 반대 쪽 면에 접속 구멍(9)을 덮기 위해 보호 레지스트를 도포하여 건조시킨다.
다음에, 소정의 패턴을 형성한 포토 마스크를 사용하여 포토레지스트를 노광하고, 현상 및 에칭함으로써 내부 리드(4)와 배선 리드(7)가 형성된다.
다음에, 포토레지스트 및 보호 레지스트를 제거하고 내부 리드(4) 상에 도금법으로 주석 도금 또는 금도금을 한다. 여기서, 외부 전극(6) 또는 외부 전극(66)과 외부 기판과의 접속 시에 땜납에 의한 쇼트를 방지하기 위한 것과 배선 리드(7)를 보호하기 위해 접속 구멍(9) 및 외부 전극(6 또는 66)을 설치하는 영역 이외의 영역에 땜납 레지스트를 도포해도 된다.
마지막으로, 필름(55, 5) 상에 외부단자(66, 6)로서 땜납 볼을 융착하여 캐리어 필름을 완성한다. 또한, 외부 전극(66) 및 외부 전극(6)은 도금법에 의해 구리 범퍼를 형성한 후에 금도금 또는 땜납 도금 등으로 그 표면을 피복함으로써 외부 단자로도 된다. 또한, 외부 전극(66, 6)은 집적 회로 소자(1)를 실장한 후에 형성해도 되고, 캐리어 필름의 외부 단자는 접속 랜드만으로 해두고 외부 기판 쪽에 볼 형상 또는 범퍼 형상으로 단자를 형성해도 된다.
이상이 캐리어 필름의 제조 방법이나, 다음에 이것을 사용한 집적 회로 장치의 제조 방법에 대해 설명한다.
먼저, 집적 회로 소자(1)의 전극(3)과 캐리어 필름의 내부 리드(4)를 위치 맞춤하여 접합 치구로 가열 및 가압함으로써 접합한다. 전극(3)이 금 범퍼로 내부 리드(4)에 주석 도금이 실시되어 있는 경우는 접합부를 섭씨 350 도에서 450 도 정도로 약 0.5 초 가열, 가압함으로써 접합이 완료된다.
다음에, 액상의 에폭시 수지를 사용하여 수지 봉지를 행한다. 수지 봉지는 디스펜스 법에 의해 수지를 적하(滴下)하면서 묘화(描畵)하여 형상을 정비한다. 봉지 범위는 집적 회로 소자(1)의 표면과 측면, 접속 구멍(9) 내 및 집적 회로 소자근방의 필름(55, 5)의 일부이다. 이후, 섭씨 150 도에서 2 시간쯤 가열함으로써 액상 수지가 경화하여 봉지 수지(8)를 형성한다.
봉지 수지(8)는 집적 회로 소자(1)의 뒷면에 도포해도 되고, 필름(5)의 폴리이미드 측의 거의 앞면에 도포해도 된다. 또한, 액상 수지를 사용하지 않고 트랜스퍼 성형이나 주입 성형에 의해 봉지 수지를 형성해도 된다.
이상으로 설명한 바와 같이, 본 발명에 의하면 종래의 디바이스 홀에도 외부 전극을 설치할 수 있게 되어 외부 기판과의 접속 때, 집적 회로 소자의 영역에서도 외부 기판과의 접속을 할 수 있기 때문에 패키지가 점유하는 면적 내의 외부 전극 수를 큰 폭으로 증가시킬 수 있으며, 종래에 비해 동일한 실장 면적으로 큰 폭으로 많은 접속을 할 수 있다. 더욱이, 종래예와 동일한 공정으로 제조가 가능하기 때문에 하등의 새로운 기술을 필요로 하지 않으며, 큰 폭으로 고밀도 실장을 종래와 같은 공정 횟수로 실현할 수 있다. 또한, 제 1 영역의 외부 전극과 제 2 영역의 외부 전극이 동일한 매트릭스를 형성하도록 설치되어 있기 때문에, 집적 회로 소자의 크기가 변하더라도 동일한 소켓이나 기판을 사용하여 집적 회로 장치의 검사를 할 수 있으며, 소켓이나 기판 등의 교환이 불필요해져 검사 공정의 간소화를 도모할 수 있다.

Claims (9)

  1. 집적 회로 소자의 전극에 접속하는 복수의 내부 리드가 필름의 접속 구멍에 돌출하여 배설되고, 상기 내부 리드가 필름 상으로 연장되어 배선 리드를 구성하며, 상기 배선 리드는 필름 상의 한면 쪽에 평면 배치된 외부 전극에 접속되어 있는 캐리어 필름에 있어서,
    상기 필름은 상기 집적 회로 소자가 배설된 제 1 영역과 그 외측의 제 2 영역으로 분할되고,
    상기 접속 구멍은 상기 제 1 영역과 상기 제 2 영역의 경계부에 상기 집적 회로 소자를 따라 형성되며,
    상기 외부 전극은 상기 제 1 영역과 제 2 영역에 설치됨과 동시에, 각 영역의 상기 외부 전극이 동일한 매트릭스를 형성하도록 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  2. 제 1 항에 있어서,
    상기 접속 구멍의 폭(W)은,
    상기 외부 전극의 지름을 D, 각 외부 전극간의 피치를 P라고 할 때,
    W = (P - D) ∼ (2P - D)
    인 것을 특징으로 하는 캐리어 필름.
  3. 제 1 항에 있어서,
    상기 제 1 영역에 형성된 외부 전극의 수는 상기 제 2 영역에 형성된 외부 전극의 수에 비해 적은 것을 특징으로 하는 캐리어 필름.
  4. 제 2 항에 있어서,
    상기 제 1 영역에 형성된 외부 전극의 수는 상기 제 2 영역에 형성된 외부 전극의 수에 비해 적은 것을 특징으로 하는 캐리어 필름.
  5. 제 1 항에 있어서,
    상기 외부 전극에 의해 형성된 상기 매트릭스 상에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  6. 제 2 항에 있어서,
    상기 외부 전극에 의해 형성된 상기 매트릭스 상에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  7. 제 3 항에 있어서,
    상기 외부 전극에 의해 형성된 상기 매트릭스 상에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  8. 제 4 항에 있어서,
    상기 외부 전극에 의해 형성된 상기 매트릭스 상에 상기 집적 회로 소자의 상기 전극이 배치되어 있는 것을 특징으로 하는 캐리어 필름.
  9. 집적 회로 소자의 전극에 내부 리드가 접속되고, 적어도 집적 회로 소자와 집적 회로 소자 근방의 필름의 일부가 수지 봉지(封止)되어 형성된 집적 회로 장치에 있어서,
    청구항 1 내지 청구항 8 중 어느 한 항에 기재된 캐리어 필름을 사용한 집적 회로 장치.
KR10-1998-0004686A 1997-02-17 1998-02-17 캐리어필름 및 그것을 사용한 집적회로장치 KR100405248B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3247197 1997-02-17
JP97-32471 1997-02-17
JP9278900A JPH10289932A (ja) 1997-02-17 1997-10-13 キャリアフィルム及びそれを使用した集積回路装置
JP97-278900 1997-10-13

Publications (2)

Publication Number Publication Date
KR19980071398A KR19980071398A (ko) 1998-10-26
KR100405248B1 true KR100405248B1 (ko) 2004-03-20

Family

ID=26371055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0004686A KR100405248B1 (ko) 1997-02-17 1998-02-17 캐리어필름 및 그것을 사용한 집적회로장치

Country Status (6)

Country Link
US (1) US6078104A (ko)
JP (1) JPH10289932A (ko)
KR (1) KR100405248B1 (ko)
CN (1) CN1193186A (ko)
SG (1) SG65735A1 (ko)
TW (1) TW396470B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306937B1 (ko) * 1996-12-04 2001-12-17 모기 준이치 수지 밀폐형 반도체 장치 및 그의 제조 방법
US6110761A (en) * 1997-08-05 2000-08-29 Micron Technology, Inc. Methods for simultaneously electrically and mechanically attaching lead frames to semiconductor dice and the resulting elements
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
AUPQ010299A0 (en) 1999-05-03 1999-05-27 Fast 101 Pty Ltd Improvements in or relating to trading and settlement
JP2002252304A (ja) * 2001-02-23 2002-09-06 Toshiba Corp 半導体装置およびこれに用いられる支持基板
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP2003309271A (ja) * 2002-04-18 2003-10-31 Matsushita Electric Ind Co Ltd 集積回路素子の実装構造および実装方法
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
US7102217B2 (en) * 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
US20070090527A1 (en) * 2005-09-30 2007-04-26 Jochen Thomas Integrated chip device in a package
KR100770874B1 (ko) 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
JP4597182B2 (ja) * 2007-11-09 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506756A (en) * 1994-01-25 1996-04-09 Intel Corporation Tape BGA package die-up/die down
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法

Also Published As

Publication number Publication date
SG65735A1 (en) 1999-06-22
JPH10289932A (ja) 1998-10-27
CN1193186A (zh) 1998-09-16
TW396470B (en) 2000-07-01
KR19980071398A (ko) 1998-10-26
US6078104A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
KR100405248B1 (ko) 캐리어필름 및 그것을 사용한 집적회로장치
KR100368698B1 (ko) 반도체패키지와,그것을이용한반도체장치및그제조방법
US6396707B1 (en) Ball grid array package
US6759272B2 (en) Semiconductor device and manufacturing method thereof
US5892271A (en) Semiconductor device
KR100603867B1 (ko) 반도체장치
US5612259A (en) Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame
US7514802B2 (en) Wiring board
US20060081999A1 (en) Connection structure for connecting semiconductor element and wiring board, and semiconductor device
KR20050020501A (ko) 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
KR970011619B1 (ko) 리드레스 패드 배열 칩 캐리어 패키지 및 그 제조방법
US6543128B2 (en) Ball grid array package and its fabricating process
JPH09260579A (ja) フレキシブル配線基板の端子構造およびそれを用いたｉｃチップの実装構造
US8102046B2 (en) Semiconductor device and method of manufacturing the same
KR20020065705A (ko) 테이프 배선 기판과 그 제조 방법 및 그를 이용한 반도체칩 패키지
US5470796A (en) Electronic package with lead wire connections and method of making same
KR100196119B1 (ko) 반도체장치 및 그 제조방법 및 전자 장치
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JP3554656B2 (ja) 半導体集積回路装置およびその製造方法
KR20010042682A (ko) 반도체장치 및 그 제조방법
JPH03157959A (ja) 実装構造及び製造方法
JPS6240749A (ja) ピングリツドアレイ
JP2885285B1 (ja) 集積回路パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee