KR100381020B1 - Rectangular Pulse Generator with constant duty cycle - Google Patents
Rectangular Pulse Generator with constant duty cycle Download PDFInfo
- Publication number
- KR100381020B1 KR100381020B1 KR10-2001-0038685A KR20010038685A KR100381020B1 KR 100381020 B1 KR100381020 B1 KR 100381020B1 KR 20010038685 A KR20010038685 A KR 20010038685A KR 100381020 B1 KR100381020 B1 KR 100381020B1
- Authority
- KR
- South Korea
- Prior art keywords
- pulse generator
- signal
- transistor
- output
- input signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356034—Bistable circuits using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 입력신호의 세기에 무관한 일정 듀티사이클을 갖는 구형파를 발생하는 펄스발생기에 관한 것으로, 본 발명의 구형파 펄스발생기는 주파수변조된 입력신호를 일정세기로 스윙하는 쇼트펄스와 일정시간동안 지속되는 로우레벨의 신호로 변환하고, 상기 쇼트펄스를 적분하여 포지티브 기울기를 갖는 출력신호를 발생하며, 상기 일정시간 지속되는 로우레벨의 신호를 적분하여 네가티브 기울기를 갖는 출력신호를 발생하는 적분기와; 상기 적분기를 통해 출력되는 포지티브 기울기 또는 네가티브 기울기를 갖는 신호를 기준전압과 비교하여 듀티사이클이 일정한 구형파 펄스를 발생하는 비교기를 포함한다.The present invention relates to a pulse generator for generating a square wave having a constant duty cycle independent of the strength of the input signal, the square wave pulse generator of the present invention and the short pulse swinging the frequency-modulated input signal to a constant intensity for a predetermined time An integrator for converting the signal into a low level signal, integrating the short pulse to generate an output signal having a positive slope, and integrating the low level signal lasting for a predetermined time to generate an output signal having a negative slope; And a comparator for generating a square wave pulse having a constant duty cycle by comparing a signal having a positive slope or a negative slope output through the integrator with a reference voltage.
Description
본 발명은 ASK(amplitude shift keying) 등과 같은 주파수변조된 신호를 디지탈신호처리기에서 처리할 수 있도록 구형파로 변환하는 펄스발생기에 관한 것으로서, 입력세기의 크기에 무관하게 일정 듀티사이클을 갖는 구형파 펄스발생기에 관한 것이다.The present invention relates to a pulse generator for converting a frequency-modulated signal such as amplitude shift keying (ASK) into a square wave for processing in a digital signal processor. The present invention relates to a square wave pulse generator having a constant duty cycle regardless of the magnitude of an input intensity. It is about.
도 1은 종래의 구형파 펄스발생기의 회로도를 도시한 것이다.1 is a circuit diagram of a conventional square wave pulse generator.
도 1을 참조하면, 종래의 구형파 발생기는 ASK 등과 같이 주파수 변조된 싸인파 형태의 입력신호를 적분하여 엔벨로프의 리플성분을 갖는 신호로 변환하는 적분기(10)와, 상기 적분기(10)의 출력신호를 기준전압(Vref)와 비교하여 구형파 펄스를 발생하는 비교기(20)로 이루어진다.Referring to FIG. 1, a conventional square wave generator integrates an input signal having a frequency modulated sine wave form, such as an ASK, and converts an input signal into a signal having an envelope ripple component, and an output signal of the integrator 10. Is composed of a comparator 20 for generating a square wave pulse by comparing with the reference voltage Vref.
상기 비교기(20)는 두가지 레벨 즉, 하이(high)레벨의 기준전압과 로우(low)레벨의 기준전압을 갖는 히스테리시스특성을 갖는 비교기로서, 먼저 입력신호를 하이레벨의 기준전압(Vref)과 비교하여 기준전압보다 높은 경우에는 로우레벨로 반전시켜 출력한다. 히스테리시스특성에 의해 기준전압은 로우레벨로 변하며 로우레벨의 기준전압이하의 입력신호는 하이레벨로 반전시켜 출력한다.The comparator 20 is a comparator having hysteresis characteristics having two levels, that is, a high level reference voltage and a low level reference voltage, and first compares an input signal with a high level reference voltage Vref. If it is higher than the reference voltage, it is inverted to the low level and outputted. Due to the hysteresis characteristics, the reference voltage changes to a low level, and an input signal below the reference voltage of the low level is inverted to a high level and output.
따라서, 도 2에 도시된 바와같이 주파수변조된 신호(A)를 입력하여 적분기(10)를 통해 엔벨로프에 리플성분을 갖는 파형(B)으로 변환하고, 적분기(10)를 통해 출력된 신호(B)는 히스테리시스특성을 갖는 비교기(20)를 통해 두가지 레벨의 기준전압(Vref)과 비교하여 구형파 펄스신호(D)를 발생한다. 이와 같이 구형파로 변환된 비교기(20)의 출력신호(D)는 도면상에는 도시되지 않았으나 그다음단의 디지탈 신호처리기로 전달되어진다.Therefore, as shown in FIG. 2, the frequency-modulated signal A is input to convert the waveform B having a ripple component in the envelope through the integrator 10, and the signal B output through the integrator 10. ) Generates a square wave pulse signal D by comparing the two levels of the reference voltage Vref through the comparator 20 having hysteresis characteristics. The output signal D of the comparator 20 converted to the square wave as described above is transmitted to the digital signal processor of the next stage although not shown in the drawing.
그러나, 상기한 바와같은 종래의 구형파 펄스발생기는 적분기(10)로 입력되는 주파수변조된 입력신호의 세기에 따라 비교기(20)에서 출력되는 구형파의 듀티사이클이 변하는 문제점이 있었다.However, the conventional square wave pulse generator as described above has a problem in that the duty cycle of the square wave output from the comparator 20 changes according to the strength of the frequency-modulated input signal input to the integrator 10.
즉, 입력신호(A)의 세기가 강한 경우에는 도 3에 도시된 바와같이 적분기(10)의 출력파형의 기울기가 급해지며, 반면에 입력신호(B)의 세기가 약한 경우에는 적분기(10)의 출력파형의 기울기가 완만해진다.That is, when the intensity of the input signal A is strong, the slope of the output waveform of the integrator 10 becomes steep as shown in FIG. 3, whereas when the intensity of the input signal B is weak, the integrator 10 is reduced. The slope of the output waveform is slowed down.
이때, 히스테리시스특성을 갖는 비교기(20)의 하이레벨 및 로우레벨의 기준전압(Vref)은 일정하기 때문에, 기울기가 급한 적분기(10)의 출력신호는 로우레벨의 유지시간이 상대적으로 길어지게 되고, 기울기가 완만한 적분기(10)의 출력신호는 상대적으로 하이레벨의 유지시간이 길어지게 된다.At this time, since the high and low reference voltages Vref of the comparator 20 having hysteresis characteristics are constant, the output signal of the integrator 10 having a steep slope becomes relatively long in the low level holding time. The output signal of the integrator 10 with a gentle slope becomes relatively long and maintains a high level.
따라서, 입력신호의 세기가 강한 경우에는 도 3에 도시된 바와같이 로우레벨의 유지기간이 상대적으로 길어져 듀티사이클이 짧아지게 되고, 반대로 입력신호의세기가 약한 경우에는 도 4에 도시된 바와같이 상대적으로 하이레벨의 유지기간이 길어져 듀티사이클이 길어지는 문제점이 있었다.Therefore, in the case where the strength of the input signal is strong, as shown in FIG. 3, the sustain period of the low level is relatively long, and the duty cycle is shortened. In contrast, in the case where the strength of the input signal is weak, as shown in FIG. As a result, the maintenance period of the high level was longer, resulting in a longer duty cycle.
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 입력신호의 세기에 무관하게 일정한 듀티사이클을 갖는 구형파를 발생하는 펄스발생기를 제공하는 데 그 목적이 있다.An object of the present invention is to solve the problems of the prior art as described above, and an object of the present invention is to provide a pulse generator for generating a square wave having a constant duty cycle regardless of the strength of the input signal.
도 1은 종래의 구형파 펄스 발생기의 구성도,1 is a block diagram of a conventional square wave pulse generator,
도 2는 종래의 구형파 펄스발생기의 동작 파형도,2 is an operation waveform diagram of a conventional square wave pulse generator,
도 3은 종래의 구형파 펄스발생기에 있어서, 입력신호의 세기가 강한 경우의 동작 파형도,3 is a waveform diagram of a conventional square wave pulse generator in which the intensity of an input signal is strong;
도 4는 종래의 구형파 펄스발생기에 있어서, 입력신호의 세기가 약한 경우의 동작 파형도,4 is a waveform diagram of a conventional square wave pulse generator in which the intensity of an input signal is weak;
도 5는 본 발명의 실시예에 따른 구형파 펄스 발생기의 구성도,5 is a configuration diagram of a square wave pulse generator according to an embodiment of the present invention;
도 6은 본 발명의 실시예에 따른 구형파 펄스발생기에 있어서, 쇼트펄스발생기의 회로구성도,6 is a circuit configuration diagram of a short pulse generator in a square wave pulse generator according to an embodiment of the present invention;
도 7은 본 발명의 실시예에 따른 구형파 펄스발생기에 있어서, 선형펄스발생기의 회로구성도,7 is a circuit diagram of a linear pulse generator in a square wave pulse generator according to an embodiment of the present invention;
도 8은 본 발명의 실시예에 따른 구형파 펄스 발생기의 동작 파형도,8 is an operation waveform diagram of a square wave pulse generator according to an embodiment of the present invention;
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 적분기 200 : 비교기100: integrator 200: comparator
110 : 쇼트펄스 발생기 120 : 선형펄스 발생기110: short pulse generator 120: linear pulse generator
61, 62 : 비교수단 63 : 출력수단61, 62: comparison means 63: output means
I1 - I4 : 정전류원 Q1 -Q21 : 바이폴라 트랜지스터I1-I4: constant current source Q1-Q21: bipolar transistor
C1, C2 : 캐패시터 R1 : 저항C1, C2: Capacitor R1: Resistance
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 주파수변조된 입력신호를 구형파펄스로 변환하는 구형파 펄스발생기에 있어서, 상기 입력신호를 일정세기로 스윙하는 쇼트펄스와 일정시간동안 지속되는 로우레벨의 신호로 변환하고, 상기 쇼트펄스를 적분하여 포지티브 기울기를 갖는 출력신호를 발생하며, 상기 일정시간 지속되는 로우레벨의 신호를 적분하여 네가티브 기울기를 갖는 출력신호를 발생하는 적분기와; 상기 적분기를 통해 출력되는 포지티브 기울기 또는 네가티브 기울기를 갖는 신호를 기준전압과 비교하여 듀티사이클이 일정한 구형파 펄스를 발생하는 비교기를 포함하는 구형파 펄스발생기를 제공하는 것을 특징으로 한다.In order to achieve the object of the present invention, the present invention is a square wave pulse generator for converting a frequency-modulated input signal into a square wave pulse, the short pulse swinging the input signal at a constant strength and a low level that lasts for a predetermined time An integrator for converting the signal into a signal, generating an output signal having a positive slope by integrating the short pulses, and generating an output signal having a negative slope by integrating the low level signal lasting for a predetermined time; A square wave pulse generator comprising a comparator for generating a square wave pulse having a constant duty cycle by comparing a signal having a positive slope or a negative slope output through the integrator with a reference voltage.
상기 적분기는 상기 주파수변조된 입력신호를 일정세기로 스윙하는 쇼트펄스와 일정시간동안 지속되는 로우레벨의 신호로 변환하는 쇼트펄스 발생기와; 상기 쇼트펄스 발생기로부터 발생된 쇼트펄스를 적분하여 포지티브 기울기를 갖는 출력신호를 발생하고, 상기 일정시간 지속되는 로우레벨의 신호를 적분하여 네가티브 기울기를 갖는 출력신호를 발생하는 선형펄스 발생기로 이루어진다.The integrator includes a short pulse generator for converting the frequency-modulated input signal into a short pulse swinging at a constant intensity and a low level signal lasting for a predetermined time; The linear pulse generator generates an output signal having a positive slope by integrating the short pulses generated from the short pulse generator, and generates an output signal having a negative slope by integrating the low level signal lasting for a predetermined time.
상기 쇼트펄스 발생기는 상기 입력신호를 제1기준전압과 비교하기 위한 제1비교수단과; 상기 입력신호를 제2기준전압과 비교하기 위한 제2비교수단과; 상기 제1 및 제2비교수단의 출력신호를 입력하여 상기 출력신호로서 발생하기 위한 출력수단을 구비한다.The short pulse generator comprises: first comparing means for comparing the input signal with a first reference voltage; Second comparing means for comparing the input signal with a second reference voltage; And output means for inputting the output signals of said first and second comparing means and generating them as said output signals.
상기 제1비교수단은 상기 입력신호와 제1기준전압을 비교하기위한 비교수단용 제1 및 제2트랜지스터와; 상기 제1 및 제2트랜지스터에 연결된 전류미러용 제3 및 제4트랜지스터로 구성되며, 상기 제2비교수단은 상기 입력신호와 제2기준전압을 비교하기위한 비교수단용 제5 및 제6트랜지스터와; 상기 제5 및 제6트랜지스터에 연결된 전류미러용 제7 및 제8트랜지스터로 구성된다.The first comparing means includes first and second transistors for comparing means for comparing the input signal with a first reference voltage; And third and fourth transistors for current mirrors connected to the first and second transistors, wherein the second comparing means includes fifth and sixth transistors for comparing means for comparing the input signal with a second reference voltage. ; And a seventh and eighth transistors for current mirrors connected to the fifth and sixth transistors.
상기 출력수단은 상기 제1 및 제2비교수단의 출력신호에 의해 각각 구동되는 제9 및 제10트랜지스터로 구성되며, 상기 입력신호가 상기 제1 및 제2기준전압이상인 경우에는 일정세기로 스윙하는 쇼트펄스를 상기 출력신호로서 상기 선형펄스 발생기로 발생하고, 상기 입력신호가 상기 제1 및 제2기준전압 이하인 경우에는 일정시간동안 지속되는 로우레벨의 신호를 상기 출력신호로서 상기 선형펄스 발생기로 발생한다.The output means comprises ninth and tenth transistors driven by output signals of the first and second comparing means, respectively, and when the input signal is greater than the first and second reference voltages, the output means swings at a constant intensity. A short pulse is generated as the output signal to the linear pulse generator, and when the input signal is less than the first and second reference voltages, a low level signal lasting for a predetermined time is generated as the output signal to the linear pulse generator. do.
상기 쇼트펄스 발생기는 상기 제1 및제2비교수단 및 출력수단에 각각 기준전류를 공급하기 위한 제1 내지 제3정전류원를 더 구비한다.The short pulse generator further includes first to third constant current sources for supplying a reference current to the first and second comparing means and the output means, respectively.
상기 선형펄스 발생기는 상기 쇼트펄스 발생기의 출력신호를 입력신호로 하는 제1트랜지스터와; 상기 제1트랜지스터와 병렬연결된 제1캐패시터와; 상기 제1캐패시터에 충전전류를 제공하기 위한 제2트랜지스터와; 상기 제1캐패시터의 충전전류에 의해 구동되는 제3트랜지스터와; 상기 제2트랜지스터와 병렬연결된 제4 및제5트랜지스터와; 상기 제3트랜지스터와 제4트랜지스터에 연결된 제6트랜지스터와; 상기 제3트랜지스터에 연결된 제7트랜지스터와; 상기 제3 및 제7트랜지스터에 각각 연결된 제8 및 제9트랜지스터와; 상기 제9트랜지스터에 연결된 전류미러용 제10 및 제11트랜지스터와; 상기 제11트랜지스터와 병렬연결된 제2캐패시터로 이루어진다.The linear pulse generator includes: a first transistor configured to output an output signal of the short pulse generator as an input signal; A first capacitor connected in parallel with the first transistor; A second transistor for providing a charging current to the first capacitor; A third transistor driven by the charging current of the first capacitor; Fourth and fifth transistors connected in parallel with the second transistor; A sixth transistor connected to the third transistor and a fourth transistor; A seventh transistor connected to the third transistor; An eighth and a ninth transistors connected to the third and seventh transistors, respectively; Tenth and eleventh transistors for current mirrors connected to the ninth transistors; The second capacitor is connected in parallel with the eleventh transistor.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention through an embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 구형파 펄스발생기의 구성도를 도시한 것이다.5 is a block diagram of a square wave pulse generator according to an embodiment of the present invention.
도 5를 참조하면, 본 발명의 실시예에 따른 구형파 펄스발생기는 주파수변조된 입력신호(Input)를 입력하여 일정세기로 리미팅하여 접지를 기준으로 일정세기로 스윙하는 쇼트펄스와 일정시간동안 지속되는 로우레벨의 신호를 발생하고, 상기 쇼트펄스를 적분하여 포지티브 기울기를 갖는 출력신호를 발생하며, 상기 일정시간 지속되는 로우레벨의 신호를 적분하여 네가티브 기울기를 갖는 출력신호를 발생하는 적분기(100)와, 상기 적분기(100)를 통해 출력되는 포지티브 기울기 또는 네가티브 기울기를 갖는 신호를 2가지 레벨의 기준전압(Vref)과 비교하여 듀티사이클이 일정한 구형파 펄스를 발생하는 비교기(200)로 이루어진다.Referring to FIG. 5, the square wave pulse generator according to an embodiment of the present invention inputs a frequency-modulated input signal and limits the power to a constant intensity so that the short pulse swings at a constant intensity with respect to ground and lasts for a predetermined time. An integrator 100 generating a low level signal, integrating the short pulse to generate an output signal having a positive slope, and integrating the low level signal lasting for a predetermined time to generate an output signal having a negative slope; The comparator 200 generates a square wave pulse having a constant duty cycle by comparing a signal having a positive slope or a negative slope output through the integrator 100 with reference voltages Vref of two levels.
상기 적분기(100)는 주파수변조된 입력신호(Input)를 일정세기, 예를 들면 접지를 기준으로 0.7Vpp로 스윙하는 쇼트펄스와 일정시간동안 지속되는 로우레벨의 신호로 변환하는 쇼트펄스 발생기(110)와, 상기 쇼트펄스 발생기(110)로부터 발생된 쇼트펄스를 적분하여 포지티브 기울기를 갖는 출력신호를 발생하고, 상기 일정시간 지속되는 로우레벨의 신호를 적분하여 네가티브 기울기를 갖는 출력신호를 발생하는 선형펄스 발생기(120)로 이루어진다.The integrator 100 converts a frequency-modulated input signal into a short pulse swinging at a constant strength, for example, 0.7 Vpp based on ground, and a low pulse signal lasting for a predetermined time. ) And an output signal having a positive slope by integrating the short pulses generated from the short pulse generator 110, and generating an output signal having a negative slope by integrating the low level signal lasting for a predetermined time. Pulse generator 120.
상기 비교기(200)는 2가지 레벨의 기준전압(Vref)을 갖는 히스테리시스 특성을 갖는 비교기이다.The comparator 200 is a comparator having hysteresis characteristics having two levels of reference voltages Vref.
도 6은 도 5의 구형파 펄스발생기에 있어서, 상기 쇼트펄스 발생기의 회로도를 도시한 것이다.FIG. 6 is a circuit diagram of the short pulse generator in the square wave pulse generator of FIG. 5.
상기 쇼트펄스 발생기(110)는 입력신호(Input)를 제1기준전압(V1)과 비교하기 위한 제1비교기(61)와, 상기 입력신호(Input)를 제2기준전압(V2)과 비교하기 위한 제2비교기(62)와, 상기 제1 및 제2비교기(61), (62)의 출력신호를 입력하여 쇼트펄스 발생기의 출력신호(Out)로서 발생하기 위한 출력수단(63)을 구비한다.The short pulse generator 110 may include a first comparator 61 for comparing an input signal with a first reference voltage V1, and comparing the input signal with a second reference voltage V2. And a second comparator 62 for outputting the output signals of the first and second comparators 61 and 62 to generate the output signals Out of the short pulse generator. .
상기 제1비교기(61)는 상기 입력신호(Input)와 제1기준전압(V1)을 비교하기위한 비교수단인 pnp 트랜지스터(Q3, Q4)와, 상기 pnp 트랜지스터(Q3, Q4)에 연결된 정전류원용 npn 트랜지스터(Q7, Q8)로 구성된다.The first comparator 61 is for a constant current source connected to the pnp transistors Q3 and Q4 and the pnp transistors Q3 and Q4 as comparison means for comparing the input signal Input and the first reference voltage V1. npn transistors Q7 and Q8.
상기 제2비교기(62)는 상기 입력신호(Input)와 제2기준전압(V2)을 비교하기위한 비교수단인 pnp 트랜지스터(Q5, Q6)와, 상기 pnp 트랜지스터(Q3, Q4)에 연결된 전류미러용 npn 트랜지스터(Q9, Q10)로 구성된다.The second comparator 62 is a current mirror connected to the pnp transistors Q5 and Q6 as comparison means for comparing the input signal Input and the second reference voltage V2, and the pnp transistors Q3 and Q4. Npn transistors Q9 and Q10.
상기 출력수단(63)은 상기 제1 및 제2비교기(61), (62)의 출력신호에 의해 각각 구동되어 쇼트펄스(Out)를 발생하는 npn 트랜지스터(Q1, Q2)로 구성된다.The output means 63 is composed of npn transistors Q1 and Q2 which are driven by output signals of the first and second comparators 61 and 62, respectively, to generate a short pulse Out.
또한, 상기 쇼트펄스 발생기(110)는 상기 제1 및제2비교기(61, 62) 및 출력수단(63)에 각각 기준전류를 공급하기 위한 정전류원(I1-I3)를 더 구비한다.In addition, the short pulse generator 110 further includes a constant current source I1-I3 for supplying a reference current to the first and second comparators 61 and 62 and the output means 63, respectively.
상기한 바와같은 구성을 갖는 상기 쇼트펄스 발생기(110)의 동작을 설명하면 다음과 같다.The operation of the short pulse generator 110 having the configuration as described above is as follows.
입력신호(Input)는 제1 및 제2비교기(61, 62)의 트랜지스터(Q4, Q5)의 베이스에 인가된다. 입력신호(Input)가 제1 및 제2기준전압(V1, V2)이하인 경우에는 트랜지스터(Q4, Q5)는 턴온되고 트랜지스터(Q3, Q7, 8)와 트랜지스터(Q6, Q9, 10)은 모두 턴오프된다.The input signal Input is applied to the bases of the transistors Q4 and Q5 of the first and second comparators 61 and 62. When the input signal Input is below the first and second reference voltages V1 and V2, the transistors Q4 and Q5 are turned on, and the transistors Q3, Q7 and 8 and the transistors Q6, Q9 and 10 are both turned on. Is off.
따라서, 출력수단(63)의 트랜지스터(Q1, Q2)의 베이스에는 기준전압(I2, I3)가 흐르게 되어 포화영역에서 동작한다. 그러므로, 출력신호(out)는 접지전위로 강하된다.Therefore, the reference voltages I2 and I3 flow through the bases of the transistors Q1 and Q2 of the output means 63 and operate in the saturation region. Therefore, the output signal out drops to the ground potential.
한편, 입력신호(Input)가 제1 및 제2기준전압(V1, V2)이상인 경우에는 제1 및 제2비교기(61, 62)의 트랜지스터(Q4, Q5)는 턴오프되고, 트랜지스터(Q3, Q7, Q8) 및 트랜지스터(Q5, Q9, Q10)는 모두 턴온되어 출력수단(63)의 트랜지스터(Q1, Q2)는 오프된다. 이에 따라, 기준전류(I1)가 출력신호(out)로서 상기 선형펄스발생기(120)로 제공된다.On the other hand, when the input signal Input is greater than or equal to the first and second reference voltages V1 and V2, the transistors Q4 and Q5 of the first and second comparators 61 and 62 are turned off and the transistors Q3 and Q7 and Q8 and transistors Q5, Q9 and Q10 are all turned on so that transistors Q1 and Q2 of output means 63 are turned off. Accordingly, the reference current I1 is provided to the linear pulse generator 120 as an output signal out.
따라서, 상기 쇼트펄스 발생기(110)는 입력신호(Input)가 제1 및 제2기준전압(V1, V2)이상인 경우에는 세기가 0.7Vpp로 리미팅된 신호를 출력하고 기준전압(V1, V2)이하인 경우에는 접지레벨의 신호를 출력하므로, 접지를 기준으로0.7Vpp로 스윙하는 쇼트펄스를 생성한다. 또한, 로우레벨의 입력신호(Input)가 지속되는 경우에는 출력신호(Out)도 로우레벨을 유지하게 된다.그러므로, 상기 쇼트펄스 발생기는 0.7Vpp로 스윙하는 쇼트펄스열과 로우를 반복하는 버스트(burst) 신호를 발생한다.Therefore, when the input signal Input is greater than or equal to the first and second reference voltages V1 and V2, the short pulse generator 110 outputs a signal whose intensity is 0.7 Vpp and is less than or equal to the reference voltages V1 and V2. In this case, since it outputs a ground level signal, it generates a short pulse swinging at 0.7Vpp relative to ground. In addition, when the low level input signal (Input) is maintained, the output signal (Out) is also maintained at the low level. Therefore, the short pulse generator generates a short pulse train swinging at 0.7 Vpp and a burst repeating the low. ) Generates a signal.
도 7은 도 5의 구형파 펄스 발생기에 있어서, 상기 선형펄스 발생기의 회로도를 도시한 것이다.FIG. 7 illustrates a circuit diagram of the linear pulse generator in the square wave pulse generator of FIG. 5.
상기 선형펄스 발생기(120)는 상기 쇼트펄스 발생기(110)의 출력신호(Output)를 베이스 입력신호로 하는 npn 트랜지스터(Q11)와, 상기 트랜지스터(Q11)와 병렬연결된 캐패시터(C1)와, 상기 캐패시터(C1)에 충전전류를 제공하기 위한 pnp 트랜지스터(Q15)와, 상기 캐패시터(C1)의 충전전류에 의해 구동되는 pnp 트랜지스터(Q12)와, 상기 트랜지스터(Q15)와 병렬연결된 pnp 트랜지스터(Q14,Q16)으로 이루어진다.The linear pulse generator 120 includes an npn transistor Q11 having an output signal Output of the short pulse generator 110 as a base input signal, a capacitor C1 connected in parallel with the transistor Q11, and the capacitor. Pnp transistor Q15 for providing charging current to C1, pnp transistor Q12 driven by the charging current of capacitor C1, and pnp transistors Q14 and Q16 connected in parallel with transistor Q15. )
또한, 상기 선형펄스 발생기(120)는 상기 트랜지스터(Q12)와 트랜지스터(Q14)에 연결된 npn 트랜지스터(Q13)와, 상기 트랜지스터(Q12)에 연결된 pnp 트랜지스터(Q19)와, 상기 트랜지스터(Q12)와 (Q19)에 각각 연결된 pnp 트랜지스터(Q17, Q18)와, 상기 트랜지스터(Q19)에 연결된 전류미러용 npn 트랜지스터(Q20, Q21)와, 상기 트랜지스터(Q21)와 병렬연결된 캐패시터(C2)로 이루어진다.The linear pulse generator 120 also includes an npn transistor Q13 connected to the transistor Q12 and the transistor Q14, a pnp transistor Q19 connected to the transistor Q12, and the transistor Q12 and ( Pnp transistors Q17 and Q18 respectively connected to Q19, a current mirror npn transistors Q20 and Q21 connected to the transistor Q19, and a capacitor C2 connected in parallel with the transistor Q21.
상기한 바와같은 구성을 갖는 선형 펄스발생기(120)의 동작을설명하면 다음과 같다.The operation of the linear pulse generator 120 having the configuration as described above is as follows.
먼저, 상기 쇼트펄스 발생기(110)가 0.7Vpp 로 스윙하는 출력신호(Output)를 발생하는 경우, 상기 출력신호(Output)가 0.7Vpp 인 경우에는 기준전압(I1)이 상기선형펄스 발생기(120)의 입력신호(Input)로 제공된다. 상기 기준전압(I1)은 선형펄스 발생기(120)의 입력신호(Input)로서 트랜지스터(Q11)의 베이스로 인가되어 트랜지스터(Q11)는 포화영역에서 동작한다. 상기 트랜지스터(Q11)가 포화영역에서 동작함에 따라 트랜지스터(Q12)의 베이스는 접지레벨(Ground)로 강하된다.First, when the short pulse generator 110 generates an output signal Swinging at 0.7 Vpp, when the output signal Output is 0.7 Vpp, the reference voltage I1 is the linear pulse generator 120. It is provided as an input signal (Input) of. The reference voltage I1 is applied to the base of the transistor Q11 as an input signal of the linear pulse generator 120 so that the transistor Q11 operates in the saturation region. As the transistor Q11 operates in the saturation region, the base of the transistor Q12 drops to ground level.
트랜지스터(Q12)의 베이스가 접지레벨로 됨에 따라 트랜지스터(Q12)가 턴오프되어 트랜지스터(Q18, Q19, Q20, Q21)는 턴오프되고, 트랜지스터(Q13, Q14, Q15, Q16, Q17)는 턴온된다.As the base of transistor Q12 goes to ground level, transistor Q12 is turned off, transistors Q18, Q19, Q20, Q21 are turned off, and transistors Q13, Q14, Q15, Q16, Q17 are turned on. .
따라서, 트랜지스터(Q16)를 통해 캐패시터(C2)에 전류가 충전되며, 트랜지스터(Q15)를 통해 흐르는 전류와 캐패시터(C1)에 충전된 전류는 저항(R1) 및 트랜지스터(Q11)를 통해 방전된다.Accordingly, the current is charged in the capacitor C2 through the transistor Q16, and the current flowing through the transistor Q15 and the current charged in the capacitor C1 are discharged through the resistor R1 and the transistor Q11.
다음, 상기 쇼트펄스 발생기(110)로부터 0.7Vpp 로 스윙하는 출력신호(Output)를 발생하는 경우, 출력신호(Output)가 로우레벨인 경우에는 선형펄스발생기(120)는 상기 로우레벨의 쇼트펄스 발생기(110)의 출력신호(Output)를 입력신호(Input)로서 입력한다.Next, when generating an output signal Swinging at 0.7Vpp from the short pulse generator 110, when the output signal is low level, the linear pulse generator 120 generates the short pulse generator of the low level. An output signal Output of 110 is input as an input signal.
로우레벨의 입력신호(Input)에 의해 트랜지스터(Q11)는 턴오프되고, 이에 따라 트랜지스터(Q15)를 통해 흐르는 전류는 캐패시터(C1)에 충전된다. 상기 캐패시터(C1)에 전류가 충전되지만, 상기 쇼트펄스 발생부(110)로부터 인가되는 로우레벨의 신호가 상기 트랜지스터(Q12)가 충분히 턴온될 만큼 충분한 시간동안 지속되지 않는다.The transistor Q11 is turned off by the low level input signal Input, so that the current flowing through the transistor Q15 is charged in the capacitor C1. A current is charged in the capacitor C1, but a low level signal applied from the short pulse generator 110 does not last long enough for the transistor Q12 to be sufficiently turned on.
따라서, 상기 쇼트펄스 발생부(110)로부터 0.7Vpp로 스윙하는 쇼트펄스를 발생하는 구간에서는 캐패시터(C2)를 통한 방전은 이루어지지 않고 상기 캐패시터(C2)를 통해 지속적으로 충전이 이루어진다.Therefore, in the section of generating the short pulse swinging to 0.7Vpp from the short pulse generator 110, the discharge is not performed through the capacitor C2, but is continuously charged through the capacitor C2.
즉, 상기 쇼트펄스 발생부(110)로부터 하이레벨과 로우레벨을 반복하는 0.7Vpp로 스윙하는 쇼트펄스가 입력되는 경우에는, 상기 선형펄스 발생기(120)는 캐패시터(C2)를 통한 방전은 이루어지지 않고 충전을 지속하여 기울기가 포지티브인 전압을 비교기(200)의 입력신호로 제공된다.That is, when the short pulse swinging at 0.7 Vpp repeating the high level and the low level is input from the short pulse generator 110, the linear pulse generator 120 does not discharge through the capacitor C2. The charging is continued and a voltage having a positive slope is provided as an input signal of the comparator 200.
한편, 상기 쇼트펄스 발생부(110)로부터 일정시간동안 로우레벨의 출력신호(Output)가 지속적으로 출력되는 경우, 상기 로우레벨의 출력신호(Output)는 상기 선형펄스 발생기(120)의 입력신호(Input)로서 입력되어 트랜지스터(Q11)의 베이스에 인가된다.Meanwhile, when the low level output signal Output is continuously output from the short pulse generator 110 for a predetermined time, the low level output signal Output is the input signal of the linear pulse generator 120. Input is applied to the base of the transistor Q11.
상기 트랜지스터(Q11)는 베이스에 인가되는 로우레벨의 입력신호(Input)에 의해 턴오프되고, 트랜지스터(Q15)를 통해 흐르는 전류는 캐패시터(C1)에 지속적으로 충전된다. 충분한 시간동안 캐패시터(C1)의 지속적인 충전에 의해 트랜지스터(Q12)를 턴온시킨다.The transistor Q11 is turned off by the low level input signal Input applied to the base, and the current flowing through the transistor Q15 is continuously charged in the capacitor C1. Transistor Q12 is turned on by continuous charging of capacitor C1 for a sufficient time.
트랜지스터(Q12)가 턴온됨에 따라 트랜지스터(Q13, Q14, Q15, Q16)는 턴오프되고, 캐패시터(C1)의 충전은 중단된다. 이때, 트랜지스터(Q17, Q18, Q19, Q20, Q21)는 턴온되어 캐패시터(C2)에 충전된 전류는 트랜지스터(Q21)를 통해 방전된다. 따라서,캐패시터(C2)에 충전된 전류는 트랜지스터(Q21)를 통해 방전되어 상기 비교기(200)에 네가티브 기울기를 갖는 전압이 입력신호로 제공된다.As transistor Q12 is turned on, transistors Q13, Q14, Q15, and Q16 are turned off and charging of capacitor C1 is stopped. At this time, the transistors Q17, Q18, Q19, Q20, and Q21 are turned on so that the current charged in the capacitor C2 is discharged through the transistor Q21. Accordingly, the current charged in the capacitor C2 is discharged through the transistor Q21 so that a voltage having a negative slope is provided to the comparator 200 as an input signal.
도 5 내지 도 7에 도시된 바와같은 본 발명의 구형파 펄스 발생기의 동작을도 8의 동작파형도를 참조하여 설명하면 다음과 같다.Referring to the operation waveform diagram of FIG. 8, the operation of the square wave pulse generator of the present invention as shown in FIGS. 5 to 7 is as follows.
주파수변조된 입력신호(Input)가 상기 적분기(100)에 인가되면, 상기 적분기(100)는 상기 쇼트펄스 발생기(110)를 통해 일정세기, 예를 들면 0.7Vpp로 리미팅되어 스윙되는 쇼트펄스와 일정시간 지속되는 로우레벨의 신호를 발생한다.When a frequency-modulated input signal is applied to the integrator 100, the integrator 100 is shorted with a short pulse that is swinged by a certain intensity, for example, 0.7 Vpp, through the short pulse generator 110. Generate a low-level signal that lasts for time.
즉, 상기 쇼트펄스 발생기(110)는 입력신호(Input)를 제1 및 제2비교기(61), (62)를 통해 제1 및 제2기준전압(V1, V2)과 비교하는데, 입력신호(Input)가 제1 및 제2기준전압이상인 경우에는 출력수단(63)을 통해 접지레벨을 기준으로 0.7Vpp로 스윙하는 신호를 발생하고, 기준전압(V1, V2)이하인 경우에는 접지레벨의 신호를 출력한다. 또한, 일정시간 지속되는 로우레벨의 입력신호(Input)가 인가되는 경우에는 일정시간동안 지속되는 로우레벨의 신호(Output)를 출력수단(63)을 통해 출력한다.That is, the short pulse generator 110 compares the input signal (Input) with the first and second reference voltage (V1, V2) through the first and second comparators 61, 62, the input signal ( If the input is greater than or equal to the first and second reference voltages, a signal swinging to 0.7 Vpp based on the ground level is generated through the output means 63. If the input voltage is less than or equal to the reference voltages V1 and V2, a signal having the ground level Output In addition, when a low level input signal Input is applied for a predetermined time, the low level signal Output for a predetermined time is output through the output means 63.
상기 쇼트펄스 발생기(110)의 출력신호는 상기 선형펄스 발생기(120)의 입력신호로 제공되어 적분되는데, 0.7Vpp로 스윙하는 쇼트펄스가 입력되는 경우에는 기울기가 포지티브인 전압신호를 발생하고, 일정시간 지속되는 로우레벨의 신호가 입력되는 경우에는 기울기가 네가티브인 전압신호를 발생한다.The output signal of the short pulse generator 110 is provided as an input signal of the linear pulse generator 120 and integrated. When a short pulse swinging at 0.7 Vpp is input, a voltage signal having a positive slope is generated. When a low-level signal of time duration is inputted, a voltage signal having a negative slope is generated.
상기 비교기(200)는 상기 적분기(100)를 통해 입력되는 신호를 2가지 레벨의 기준전압을 갖는 히스테리시스특성을 이용하여 일정한 듀티비를 갖는 구형파펄스를 발생한다.The comparator 200 generates a square wave pulse having a constant duty ratio from the signal input through the integrator 100 using hysteresis characteristics having two levels of reference voltages.
즉, 상기 적분기(100)의 선형펄스 발생기(120)로부터 기울기가 포지티브 및 네가티브 기울기를 갖는 사디리형태의 출력신호가 상기 비교기(200)의 입력신호로제공되면, 상기 비교기(200)는 상기 입력신호와 기준전압을 비교한다.That is, when the output signal of the sadiri form having the positive and negative inclinations from the linear pulse generator 120 of the integrator 100 is provided as the input signal of the comparator 200, the comparator 200 receives the input. Compare the signal with the reference voltage.
비교결과, 높은 기준전압(high)이하가 되는 순간에는 비교기(200)의 출력(Output)이 하이레벨에서 로우레벨로 반전하고, 반대로 기준전압이상이 되는 순간에는 비교기(200)의 출력이 로우레벨에서 하이레벨로 반전한다.As a result of the comparison, the output of the comparator 200 is inverted from the high level to the low level at the moment when the high reference voltage is less than the high, and the output of the comparator 200 is at the low level when the output voltage is higher than the reference voltage. Invert to high level at.
따라서, 상기 비교기(200)는 입력신호의 세기에 관계없이 구형파 펄스를 발생하므로써, 주파수변조된 입력신호에 대하여 듀티사이클이 일정한 구형파 펄스를 발생한다.Accordingly, the comparator 200 generates a square wave pulse having a constant duty cycle with respect to the frequency modulated input signal by generating the square wave pulse regardless of the intensity of the input signal.
상기한 바와같은 본 발명의 구형파 펄스발생기에 따르면, 주파수변조된 신호의 세기를 일정크기로 리미팅한 다음 구형파로 변환하여 줌으로써, 입력세기에 무관하게 일정한 듀티 사이클을 갖는 구평파를 발생할 수 있는 이점이 있다.According to the square wave pulse generator of the present invention as described above, by limiting the strength of the frequency-modulated signal to a predetermined size and then converted to a square wave, there is an advantage that can generate a square wave having a constant duty cycle regardless of the input strength have.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038685A KR100381020B1 (en) | 2001-06-30 | 2001-06-30 | Rectangular Pulse Generator with constant duty cycle |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0038685A KR100381020B1 (en) | 2001-06-30 | 2001-06-30 | Rectangular Pulse Generator with constant duty cycle |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030003361A KR20030003361A (en) | 2003-01-10 |
KR100381020B1 true KR100381020B1 (en) | 2003-04-23 |
Family
ID=27712613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0038685A KR100381020B1 (en) | 2001-06-30 | 2001-06-30 | Rectangular Pulse Generator with constant duty cycle |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100381020B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4277697A (en) * | 1979-01-15 | 1981-07-07 | Norlin Industries, Inc. | Duty cycle control apparatus |
US4318010A (en) * | 1978-01-17 | 1982-03-02 | General Atomic Company | Apparatus for producing square shaped pulses from a generally sinusoidally shaped signal |
US4736118A (en) * | 1983-08-12 | 1988-04-05 | Siemens Aktiengesellschaft | Circuit arrangement to generate squarewave signals with constant duty cycle |
US5563536A (en) * | 1993-11-08 | 1996-10-08 | Gruendl & Hoffmann | Driver circuit having low voltage detection and high current detection |
-
2001
- 2001-06-30 KR KR10-2001-0038685A patent/KR100381020B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4318010A (en) * | 1978-01-17 | 1982-03-02 | General Atomic Company | Apparatus for producing square shaped pulses from a generally sinusoidally shaped signal |
US4277697A (en) * | 1979-01-15 | 1981-07-07 | Norlin Industries, Inc. | Duty cycle control apparatus |
US4736118A (en) * | 1983-08-12 | 1988-04-05 | Siemens Aktiengesellschaft | Circuit arrangement to generate squarewave signals with constant duty cycle |
US5563536A (en) * | 1993-11-08 | 1996-10-08 | Gruendl & Hoffmann | Driver circuit having low voltage detection and high current detection |
Also Published As
Publication number | Publication date |
---|---|
KR20030003361A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
KR100381020B1 (en) | Rectangular Pulse Generator with constant duty cycle | |
KR870002699A (en) | Low Level Voltage / Pulse Converter | |
US5463329A (en) | Input circuit for level-shifting TTL or CMOS to ECL signals | |
JPS6110312A (en) | Signal converter circuit | |
US3946253A (en) | Pulse train generator | |
JP3185229B2 (en) | Pulse signal processing circuit | |
JPH05122029A (en) | Digital clock generation device | |
JPH1013475A (en) | Ask modulation circuit | |
KR0180464B1 (en) | Index pulse generator | |
SU1702502A1 (en) | Controllable voltage transducer | |
US6765449B2 (en) | Pulse width modulation circuit | |
KR100187936B1 (en) | Anti-rectification circuit with analog indication meter control device in cross coil | |
JP2000013193A (en) | Constant current circuit and pulse width conversion circuit | |
KR19980055842A (en) | Frequency detection circuit | |
JPH03135107A (en) | Triangle wave generator | |
KR910008567Y1 (en) | Vibrato oscilating circuit of electronic instrument | |
JPH0831783B2 (en) | Wave shaping circuit | |
JPH08139574A (en) | Sawtooth wave signal generation circuit | |
JPH04126407A (en) | Automatic control circuit for threshold level | |
JPH1041791A (en) | Triangular wave signal generation circuit | |
JPH04317213A (en) | Waveform shaping device | |
JPS60229520A (en) | Multiplying device | |
JPH02215170A (en) | Light emitting element drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20170316 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 17 |