KR100364792B1 - 고체촬상소자 - Google Patents
고체촬상소자 Download PDFInfo
- Publication number
- KR100364792B1 KR100364792B1 KR1019990048448A KR19990048448A KR100364792B1 KR 100364792 B1 KR100364792 B1 KR 100364792B1 KR 1019990048448 A KR1019990048448 A KR 1019990048448A KR 19990048448 A KR19990048448 A KR 19990048448A KR 100364792 B1 KR100364792 B1 KR 100364792B1
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- gate
- region
- charge transfer
- drain region
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000007787 solid Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 1
- 238000009499 grossing Methods 0.000 abstract description 3
- 238000003384 imaging method Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
리셋 드레인영역으로 전하전송을 원활하게 하여 리셋동작을 잘시킬 수 있는 고체촬상소자를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 고체촬상소자는 제 1 도전형 기판내에 형성된 제 2 도전형 웰, 상기 제 2 도전형 웰의 표면에 형성된 메몰전하전송영역, 수평전하전송영역의 최종단으로 이동된 전하를 센싱앰프로 전송하기 위해 수평전하전송게이트와 일부 오버랩되어 상기 메몰전하전송영역 상측에 형성된 출력게이트, 상기 전송된 전하를 검출하기 위해 상기 출력게이트 일측의 상기 메몰전하전송영역의 표면내에 형성된 플로팅 디퓨전영역, 상기 출력게이트와 수평을 이루도록 상기 플로팅 디퓨전영역의 일측면에 센싱이 끝난 전하를 전송시키기 위한 리셋게이트, 상기 리셋게이트와 일측에서 오버랩되도록 상기 메몰전하전송영역의 표면에 형성된 리셋드레인영역, 상기 리셋게이트와 상기 리셋드레인영역 상에 형성된 절연층과, 상기 리셋게이트의 양측상부에 콘택되고 상기 리셋드레인영역의 일측상부와 상기 리셋게이트상에 형성되며 리셋게이트 하부에 계단모양의 포텐셜 분포를 갖도록 형성된 제 1 도전라인, 상기 리셋드레인영역에 콘택되고 일라인 방향으로 형성되는 제 2 도전라인을 포함하여 구성된다.
Description
본 발명은 고체촬상소자에 대한 것으로, 특히 리셋 드레인인영역으로 전하전송을 원활하게 하여 리셋동작을 잘 시킬 수 있는 고체촬상소자에 관한 것이다.
일반적으로 고체촬상소자는 도 1에 도시한 바와 같이 빛의 신호를 전기적인 신호전하로 변환하는 포토다이오드영역(PD)과, 포토다이오드영역(PD)에 수직한 방향으로 형성되어 광전변환된 신호전하를 이동시키는 수직 전하전송영역(VCCD)과 수직 전하전송영역(VCCD)을 통해 이동되는 신호전하를 센싱앰프(SA)로 전달하는 수평 전하전송영역(HCCD)으로 이루어진다.
이와 같은 고체촬상소자는 포토다이오드영역에서 광전변환에 의해 생성된 신호전하가 수직 전하전송영역을 통해 수평 전하전송영역으로 이동되고, 수평 전하전송영역의 끝까지 전달된 신호전하는 전송게이트(도시되지 않음)에 인가되는 클럭신호에 의해 센싱앰프(SA)로 전달된다.
첨부 도면을 참조하여 종래 고체촬상소자에 대하여 설명하면 다음과 같다.
도 2는 종래에 따른 전하결합소자 끝단(도 1의 A영역)의 레이아웃도이고, 도 3은 도 2의 Ⅰ-Ⅰ' 선상을 자른 구조단면도이며, 도 4는 도 3의 H1과 RG의 클럭동작에 따른 종래의 포텐셜 변화를 나타낸 도면이다.
종래 고체촬상소자의 전하결합소자의 끝단은 도 2와 도 3에 도시한 바와 같이 N형기판(11)내에 P웰(12)이 형성되어 있고, 상기 P웰(12)의 표면에 메몰 전하전송영역(Buried Charge Coupled Device:BCCD)(13)이 형성되어 있고, HCCD의 최종단으로 이동된 전하를 전송하기 위해 제 1 수평 전하전송게이트(14)와 일부 오버랩되어 상기 BCCD(13)의 상측에 출력게이트(Output Gate:OG)(15)가 형성되어 있고, 상기 전송된 전하를 검출하기 위한 플로팅 디퓨전영역(16)이 BCCD(13)의 표면에 형성되어 있고, 상기 출력게이트(15)과 수평을 이루도록 플로팅 디퓨전영역(16)의 일측면에 센싱이 끝난 전하를 리셋드레인영역(18)으로 이동시키기 위한 리셋게이트(17)가 형성되어 있다. 그리고 상기 리셋게이트(17)와 일측에서 오버랩되도록 BCCD(13)내에 리셋드레인영역(18)이 형성되어 있다. 이때 플로팅 디퓨전영역(16)과 리셋드레인영역(18)은 N+형으로 도핑되어 있고, 리셋게이트(17)는 폴리실리콘으로 형성되어 있다.
그리고 상기 리셋게이트(17)의 일측 상부에 제 1 금속(19)이 콘택되어 있고, 상기 리셋드레인영역(18)의 일측에 제 2 금속(20)이 콘택되어 있는데, 여기서 리셋게이트(17)의 상층에는 금속이 존재하지 않는다.
상기와 같은 구성을 갖는 종래 고체촬상소자의 전하결합소자의 끝단에서의 리셋동작에 대하여 설명하면 다음과 같다.
플로팅 디퓨전영역(16)에서 리셋드레인영역(18)으로 전하를 이동시키기 위해서 도 4의 (a)에 도시한 바와 같이 제 1 수평 전하전송게이트(14)에 H1신호와, 리셋게이트(17)에 RG 신호를 인가한다.
각 T=t1, T=t2, T=t3에서의 포텐셜 변화에 따른 전하의 전송은 도 4의 (a),(b)에 도시한 바와 같이 T=t1일 때는 H1이 '하이'신호이고 RG에 '로우'신호가 인가되기 때문에 리셋게이트(RG)(17) 하부의 포텐셜이 플로팅 디퓨전영역(16)보다높다. 따라서 플로팅 디퓨전영역(16)으로 부터 리셋드레인영역(18)으로 전하의 전송이 이루어지지 않는다.
그리고 T=t2일 때는 H1과 RG가 모두 '하이'신호이기 때문에 리셋게이트(17)하부의 포텐셜이 플로팅 디퓨전영역(16)의 포텐셜 보다 낮아지므로 플로팅 디퓨전영역(16)의 전하가 리셋드레인영역(18)으로 이동된다.
이후에 T=t3일 때는 H1은 '하이'신호이고 RG는 '로우'신호이기 때문에 RG의 포텐셜이 플로팅 디퓨전영역(16)의 포텐셜 보다 높아져서 리셋드레인영역(18)으로 전하의 전송이 이루어지지 않는다.
이때 리셋게이트(17) 하부에 남은 전하가 리셋드레인영역(18)으로 전송되지 않고 플로팅 디퓨전영역(16)으로 넘어가는 문제가 발생된다.
그리고 고체촬상소자의 레이아웃에서 가장 취약한 부분인 리셋게이트를 패터닝할 때, 폴리실리콘으로 형성된 리셋게이트(17)를 포토 마스크를 이용해서 플라즈마 에치하면 플라즈마 데미지로 인하여 리셋게이트(17)가 파괴되어서 문턱전압이 쉬프트 될 수 있다.
상기와 같은 종래 고체촬상소자는 다음과 같은 문제가 있다.
첫째, 리셋게이트가 'ON'에서 'OFF'될 때 RG부분의 신호전하가 플로팅 디퓨전영역으로 넘어가서 파티션(Partition) 노이즈가 발생될 수 있다.
둘째, 추후의 플라즈마 에칭 공정시에 플라즈마 데미지로 인하여 폴리실리콘으로 구성된 리셋게이트가 손상될 수 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 리셋 드레인인영역으로 전하전송을 원활하게 하여 리셋동작을 잘시킬 수 있는 고체촬상소자를 제공하는 데 그 목적이 있다.
도 1은 일반적인 고체촬상소자의 레이아웃도
도 2는 종래에 따른 전하결합소자 끝단(도 1의 A영역)의 레이아웃도
도 3은 도 2의 Ⅰ-Ⅰ' 선상을 자른 구조단면도
도 4는 도 3의 H1과 RG의 클럭동작에 따른 종래의 포텐셜 변화를 나타낸 도면
도 5는 본 발명에 따른 전하결합소자 끝단(도 1의 A영역)의 레이아웃도
도 6은 도 5의 Ⅱ-Ⅱ' 선상을 자른 구조단면도
도 7은 도 6의 H1과 RG 클럭에 따른 본 발명의 포텐셜 변화를 나타낸 도면
도면의 주요 부분에 대한 부호의 설명
31 : N형기판 32 : P웰
33 : 메몰 전하전송영역(BCCD) 34 : 제 1 수평 전하전송게이트
35 : 출력게이트(OG) 36 : 플로팅 디퓨전영역
37 : 리셋게이트 38 : 리셋드레인영역
39 : HLD 40 : BPSG
41 : 제 1 금속라인 42 : 제 2 금속라인
상기와 같은 목적을 달성하기 위한 본 발명 고체촬상소자는 제 1 도전형 기판내에 형성된 제 2 도전형 웰, 상기 제 2 도전형 웰의 표면에 형성된 메몰전하전송영역, 수평전하전송영역의 최종단으로 이동된 전하를 센싱앰프로 전송하기 위해 수평전하전송게이트와 일부 오버랩되어 상기 메몰전하전송영역 상측에 형성된 출력게이트, 상기 전송된 전하를 검출하기 위해 상기 출력게이트 일측의 상기 메몰전하전송영역의 표면내에 형성된 플로팅 디퓨전영역, 상기 출력게이트와 수평을 이루도록 상기 플로팅 디퓨전영역의 일측면에 센싱이 끝난 전하를 전송시키기 위한 리셋게이트, 상기 리셋게이트와 일측에서 오버랩되도록 상기 메몰전하전송영역의 표면에 형성된 리셋드레인영역, 상기 리셋게이트와 상기 리셋드레인영역 상에 형성된 절연층과, 상기 리셋게이트의 양측상부에 콘택되고 상기 리셋드레인영역의 일측상부와 상기 리셋게이트상에 형성되며 리셋게이트 하부에 계단모양의 포텐셜 분포를 갖도록 형성된 제 1 도전라인, 상기 리셋드레인영역에 콘택되고 일라인 방향으로 형성된 제 2 도전라인을 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 고체촬상소자에 대하여 설명하면 다음과 같다.
도 5는 본 발명에 따른 전하결합소자 끝단(도 1의 A영역)의 레이아웃도이고, 도 6은 도 5의 Ⅱ-Ⅱ' 선상을 자른 구조단면도이며, 도 7은 도 6의 H1과 RG 클럭에 따른 본 발명의 포텐셜 변화를 나타낸 도면이다.
본 발명에서 고체촬상소자의 전하결합소자의 끝단은 도 5와 도 6에 도시한 바와 같이 N형기판(31)내에 P웰(32)이 형성되어 있고, 상기 P웰(32)의 표면에 메몰 전하전송영역(Buried Charge Coupled Device:BCCD)(33)이 형성되어 있고, HCCD의 최종단으로 이동된 전하를 센싱앰프로 전송하기 위해 제 1 수평 전하전송게이트(34)와 일부 오버랩되어 상기 BCCD(33)의 상측에 출력게이트(Output Gate:OG)(35)가 형성되어 있고, 상기 전송된 전하를 검출하기 위한 플로팅 디퓨전영역(36)이 BCCD(33)의 표면에 형성되어 있고, 상기 출력게이트(35)과 수평을 이루도록 플로팅 디퓨전영역(36)의 일측면에 센싱이 끝난 전하를 리셋드레인(Reset Drain:RD)영역(38)으로 이동시키기 위한 리셋게이트(Reset Gate:RG)(37)가 형성되어 있다. 그리고 상기 리셋게이트(37)와 일측에서 오버랩되도록 BCCD(33)내에 리셋드레인영역(38)이 형성되어 있다. 이때 플로팅 디퓨전영역(36)과 리셋드레인영역(38)은 N+형으로 도핑되어 있고, 리셋게이트(37)는 폴리실리콘으로 형성되어 있다.
그리고 상기 리셋게이트(37)의 상부 및 상기 리셋드레인영역(38)의 일측 상부에 오버랩 되도록 제 1 금속라인(41)이 리셋게이트(37)와 동일한 방향으로 형성되어 있다. 이때 제 1 금속라인(41)은 리셋게이트(37)의 양측 상부에 콘택되어 있다. 그리고 상기 리셋게이트(37)과 리셋드레인영역(38)의 일측 상부와 상기 제 1 금속라인(41)의 사이에 HLD(39)와 BPSG(40)가 적층형성 되어있다.
그리고 상기 리셋드레인영역(38)에 콘택되도록 제 2 금속라인(42)이 일라인 방향으로 형성되어 있다.
상기와 같은 구성을 갖는 고체촬상소자의 전하결합소자의 끝단에서의 리셋동작에 대하여 설명하면 다음과 같다.
폴리실리콘과 금속에 같은 바이어스 전압이 인가되면 폴리실리콘 아래의 포텐셜보다 금속 아래의 포텐셜(Potential)이 더 작다. 따라서 폴리실리콘과 금속이 인접하여 있을 경우에는 계단형의 포텐셜을 이루게 된다.
따라서 도 5와 도 6에 도시한 바와 같이 리셋게이트(37)의 포텐셜은 HLD(39)와 BPSG(40)가 형성된 하부가 더 낮다는 것을 알 수 있다.
플로팅 디퓨전영역(36)에서 리셋드레인영역(38)으로 전하를 이동시키기 위해서 도 7의 (a)에 도시한 바와 같이 제 1 수평 전하전송게이트(34)에 H1신호와, 리셋게이트(37)에 RG 신호를 인가한다.
각 T=t1, T=t2, T=t3에서의 포텐셜 변화에 따른 전하의 전송은 도 7의 (b)에 도시한 바와 같이 T=t1일 때는 H1이 '하이'신호이고 RG에 '로우'신호가 인가되기 때문에 리셋게이트(RG)(37) 하부의 포텐셜이 플로팅 디퓨전영역(36)보다 높다. 따라서 플로팅 디퓨전영역(36)으로 부터 리셋드레인영역(38)으로 전하의 전송이 이루어지지 않는다.
그리고 T=t2일 때는 H1과 RG가 모두 '하이'신호이기 때문에 리셋게이트(37)하부의 포텐셜이 플로팅 디퓨전영역(36)의 포텐셜 보다 낮아지므로 플로팅 디퓨전영역(36)의 전하가 리셋드레인영역(38)으로 이동된다.
이후에 T=t3일 때는 H1은 '하이'신호이고 RG는 '로우'신호이기 때문에 RG의 포텐셜이 플로팅 디퓨전영역(36)의 포텐셜 보다 높아져서 리셋드레인영역(38)으로 전하의 전송이 이루어지지 않는다. 이때 RG 하부의 포텐셜이 계단모양을 이루고 있으므로 리셋게이트(37) 하부에 남은 전하가 플로팅 디퓨전영역(36)으로 넘어가지 않고 모두 리셋드레인영역(38)으로 전송된다.
상기와 같은 본 발명 고체촬상소자는 다음과 같은 효과가 있다.
첫째, 리셋게이트 하부가 계단모양의 포텐셜을 이루므로 신호전하가 플로팅 디퓨전영역으로 전송되는 것을 막아서 파티션(Partition) 노이즈를 제거할 수 있다.
둘째, 리셋게이트 상부를 덮고 있는 제 1 금속라인이 후공정으로 플라즈마 에치 진행시 플라즈마 데미지가 발생하지 않도록 막아 주므로 리셋게이트가 파괴되어 오동작하는 것을 막을 수 있다.
Claims (5)
- 제 1 도전형 기판내에 형성된 제 2 도전형 웰,상기 제 2 도전형 웰의 표면에 형성된 메몰전하전송영역,수평전하전송영역의 최종단으로 이동된 전하를 센싱앰프로 전송하기 위해 수평전하전송게이트와 일부 오버랩되어 상기 메몰전하전송영역 상측에 형성된 출력게이트,상기 전송된 전하를 검출하기 위해 상기 출력게이트 일측의 상기 메몰전하전송영역의 표면내에 형성된 플로팅 디퓨전영역,상기 출력게이트와 수평을 이루도록 상기 플로팅 디퓨전영역의 일측면에 센싱이 끝난 전하를 전송시키기 위한 리셋게이트,상기 리셋게이트와 일측에서 오버랩되도록 상기 메몰전하전송영역의 표면에 형성된 리셋드레인영역,상기 리셋게이트와 상기 리셋드레인영역 상에 형성된 절연층과,상기 리셋게이트의 양측상부에 콘택되고 상기 리셋드레인영역의 일측상부와 상기 리셋게이트상에 형성되며 리셋게이트 하부에 계단모양의 포텐셜 분포를 갖도록 형성된 제 1 도전라인,상기 리셋드레인영역에 콘택되고 일라인 방향으로 형성되는 제 2 도전라인을 포함하여 구성됨을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 리셋게이트는 폴리실리콘으로 형성됨을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 제 1, 제 2 도전라인은 금속으로 형성됨을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 절연층은 HLD와 BPSG를 적층하여 형성할 수 있음을 특징으로 하는 고체촬상소자.
- 제 1 항에 있어서, 상기 제 1 도전라인은 상기 리셋게이트 전상부를 덮으며 상기 리셋게이트와 동일한 방향으로 형성됨을 특징으로 하는 고체촬상소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048448A KR100364792B1 (ko) | 1999-11-03 | 1999-11-03 | 고체촬상소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990048448A KR100364792B1 (ko) | 1999-11-03 | 1999-11-03 | 고체촬상소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045241A KR20010045241A (ko) | 2001-06-05 |
| KR100364792B1 true KR100364792B1 (ko) | 2002-12-16 |
Family
ID=19618397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990048448A KR100364792B1 (ko) | 1999-11-03 | 1999-11-03 | 고체촬상소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364792B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100700268B1 (ko) * | 2001-11-12 | 2007-03-26 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210674A (ja) * | 1982-05-31 | 1983-12-07 | Sharp Corp | 電荷結合素子 |
| JPS6084868A (ja) * | 1983-10-15 | 1985-05-14 | Matsushita Electronics Corp | 電荷転送装置 |
| JPS61188965A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | 固体撮像装置 |
| KR19980039142A (ko) * | 1996-11-27 | 1998-08-17 | 문정환 | 고체 촬상 소자 |
-
1999
- 1999-11-03 KR KR1019990048448A patent/KR100364792B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58210674A (ja) * | 1982-05-31 | 1983-12-07 | Sharp Corp | 電荷結合素子 |
| JPS6084868A (ja) * | 1983-10-15 | 1985-05-14 | Matsushita Electronics Corp | 電荷転送装置 |
| JPS61188965A (ja) * | 1985-02-18 | 1986-08-22 | Fujitsu Ltd | 固体撮像装置 |
| KR19980039142A (ko) * | 1996-11-27 | 1998-08-17 | 문정환 | 고체 촬상 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045241A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190064097A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20070040873A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US5246875A (en) | Method of making charge coupled device image sensor | |
| KR100364792B1 (ko) | 고체촬상소자 | |
| KR100223805B1 (ko) | 고체 촬상소자의 제조방법 | |
| US5981309A (en) | Method for fabricating charge coupled device image sensor | |
| US6236074B1 (en) | Solid state image sensor device and method of fabricating the same | |
| KR100792334B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100408335B1 (ko) | 전하 전송장치 및 그 제조방법 | |
| US6118143A (en) | Solid state image sensor | |
| US5716867A (en) | Solid state image sensor | |
| KR100671139B1 (ko) | 고체 촬상 소자 | |
| US7432125B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100263467B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| KR100192366B1 (ko) | 고체 촬상소자 | |
| KR19990080799A (ko) | 고체촬상소자 | |
| KR20070119148A (ko) | 버팅 콘택을 이용한 시시디 이미지센서의 신호출력부 구조및 그 제조방법 | |
| KR100258974B1 (ko) | 전하결합형 이미지 센서의 제조방법 | |
| KR100728471B1 (ko) | 전위 구배를 갖는 매몰 씨씨디를 구비하는 전하결합소자및 그 제조 방법 | |
| KR100379538B1 (ko) | 수평전하결합소자및그의제조방법 | |
| KR20010003499A (ko) | 고체 촬상 소자 및 그 제조방법 | |
| KR20010028859A (ko) | 고체 촬상 소자 및 그의 제조방법 | |
| KR19980068985A (ko) | 고체 촬상 소자 | |
| KR20030058276A (ko) | 살리사이드를 이용한 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |