KR100350566B1 - 반도체퓨우즈장치 - Google Patents
반도체퓨우즈장치 Download PDFInfo
- Publication number
- KR100350566B1 KR100350566B1 KR1019950024633A KR19950024633A KR100350566B1 KR 100350566 B1 KR100350566 B1 KR 100350566B1 KR 1019950024633 A KR1019950024633 A KR 1019950024633A KR 19950024633 A KR19950024633 A KR 19950024633A KR 100350566 B1 KR100350566 B1 KR 100350566B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- fuse device
- semiconductor
- contact
- semiconductor fuse
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
- H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
- H01H85/046—Fuses formed as printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
반도체 퓨우즈 장치는 상부면과 하부면을 가진 전도성 반도체 기판(11)으로 형성된다. 유전체층(12)은 상부면의 일부분에 제공되며, 제 1 전도층(15)은 유전체층(12)의 제 1 부분에 전체적으로 형성되고, 상기 장치의 제 1 접촉부를 형성한다. 제 2 전도층(14)은 상기 제 1 부분으로부터 이격된 유전체층(12)의 제 2 부분에 형성되고, 상기 기판(11)의 상부면을 접촉하기 위해 연장된다. 퓨우즈 부분(16)은 유전체층에 전체적으로 형성되고, 상기 제 1 및 제 2 전도층(14, 15)간에 전기적 접촉으로 연장된다. 상기 기판(11)의 하부면은 하나의 와이어 본드만이 필요하도록 상기 장치의 제 2 접촉부를 제공한다.
Description
발명의 분야
본 발명은 반도체 퓨우즈 장치에 관한 것이다.
발명의 배경
점화기 장치는 반도체 퓨우즈 장치가 폭발성 물질을 점화하는데 이용될 경우에 대하여 공지되어 있다. 일반적으로 상기 반도체 퓨우즈 장치는 도핑된 실리콘의 두 접촉부 사이의 기판상에 위치되는 도핑된 실리콘 퓨우즈 부분을 포함한다.
적절한 시간에 퓨우즈를 부풀리는데 필요한 전류를 공급하는 제어 회로에 접속하기 위해 와이어 접촉은 두 접촉 부분에 결합된다. 상기 장치는 에어 백(airbag)을 부풀리는데 사용되는 폭발 물질을 점화하기 위해 특별히 사용되거나, 승객안전을 위한 자동차의 좌석 벨트를 수축시킨다.
와이어 접촉은 시간 소모와 고가일분만 아니라 신뢰성이 미흡하다. 이것은 폭발 물질이 퓨우즈 장치 둘레에 밀집되어 와이어 결합에 손상을 줄때 특히 그렇다.
발명의 개요
따라서, 본 발명은 상부면과 하부면, 그리고 이 상부면의 한 부분위에 유전체층과, 이 유전체층의 제 1 부분에 전체적으로 형성된 제 1 전도층을 구비하는 전도성 반도체 기판을 포함하고, 제 1 접촉부와, 상기 제 1 부분으로부터 이격된 유전층의 제 2 부분에 형성된 제 2 전도층이 형성되며, 상기 기판의 상부면과 상기 유전체층에 전체적으로 형성된 퓨우즈 부분에 접촉하기 위해 연장되며, 또한 상기 제 1 및 제 2 전도층간의 전기적 접촉으로 상기 장치의 제 2 접촉부를 제공하는 상기 기판의 하부면이 연장된 반도체 퓨우즈 장치를 제공한다.
이제 본 발명의 일실시예를 첨부도면을 참고로 더욱 상세히 기술하고자 합니다.
제 1 도에 도시된 바와 같이, 공지된 반도체 점화기 장치(1)는 와이어(6 및 7)를 각각 접촉부(3 및 4)에 접속시키는 와이어 본드(4 및 5)가 제공될때 예를들어, 알루미늄으로 도핑된 다결정 실리콘과 같은 전기적으로 전도성 재료로 구성된 두 접촉부(2 및 3)를 구비하고 있다. 명백하게, 상기 와이어 본드(4 및 5)는 예를들어 결합체와 같이 전기적으로 전도성 재료로 이루어진다.
접촉부(2 및 3)는 실리콘 기판(9)에 형성되는 실리콘 이산화물의 절연층(8)에 제공된다. 접촉부는 절연층(8)의 단부로부터 이격되거나 서로 이격되도록 배치된다. 또한, 절연층(8)상에는 두 접촉부(2 및 3) 사이에 연장된 점화기 퓨우즈(10)가 제공되고, 또한 저항률 10-3ohm.cm 를 갖도록 인(phosphorus)으로 도핑된 다결정 실리콘이 형성된다.
주지한 바와 같이, 적절한 전압이 두 와이어(6 및 7) 사이에 제공될때 퓨우즈(10) 양단의 전위차는 이것(도시하지 않음) 둘레에 밀집되는 꽃불 물질을 점화하고 증발시키는 상기 퓨우즈를 통해 전류가 흐르게 한다. 그리고나서 꽃불 물질은 자동차 에어백이나 좌석 수축기를 부풀리는데 알맞은 가스-발생물질을 점화시킨다.
상술한 바와 같이, 이런 구조는 상기 와이어 본드 둘레의 꽃불 물질의 밀집은 이들에게 손상을 줄수 있기 때문에 신뢰할 수 없고, 상기 와이어 본드는 생산하는데 비교적 복잡하고 부정확하게 제조될 수 있다.
제 2 도에 도시한 본 발명의 일실시예에 의하면, 반도체 퓨우즈 장치는 전기적으로 전도하도록 2 x 1019at/㎤ 비소(arsenic)를 도핑한 실리콘 기판(11)을 포함한다. 실리콘 이산화물의 절연층(12)은 기판(11) 상부면의 전부는 아니지만 거의 전부에 걸쳐 형성된다. 절연층(12)에 의해 덮히지 않은 기판(11)의 상부 영역(13)은 절연층(12)에 인접한 기판(11) 상부면의 전도성을 증가시키기 위해 2 x 1020at/㎤ 의 레벨로인으로써 또한 도핑된다.
그리고 나서, 하나의 접촉부(14)가 기판(11)의 영역(13)위에 놓이고 또한 절연층(12)의 단부를 통해 상기 절연층(12)의 부분으로 연장되도록 한쌍의 접촉부(14 및 15)가 상기 장치에 배치된다. 제 2 접촉부(15)는 전체적으로 절연층(12)위에 있도록 그리고 절연층의 단부와 제 1 접촉부(14) 양쪽에서 이격되도록 배치된다. 접촉부(14 및 15)들 간에는 상술된 공지의 퓨우즈와 유사하게, 인으로 도핑되는 다결정 실리콘으로 형성된 퓨우즈(16)가 제공된다.
와이어 본드(17)는 제 2 접촉부(15)에 와이어(18)를 결합하기 위해 제공된다. 기판(11)의 하부면은 금이나 티타늄니켈금, 또는 다른 전기적으로 적절한 전도성 재료인 금속층(19)으로 제공된다. 금속층(19)에 의해 형성된 상기 장치의 베이스는 반드시 상기 장치에 알맞은 하나의 접촉부를 형성하게 되므로서 두 와이어 본드에 대한 필요성을 대신한다. 이런 실시예에서, 상기 기판(11)이 전도성이기 때문에 접촉부(14 및 15) 양단의 전위차를 발생해서 퓨우즈(16)가 증발하게 되는 와이어(18)와 금속층(19) 사이에 전압이 공급된다.
영역(13)은 접촉부(14)와 기판(11)의 영역간의 접합부양단의 저항률을 최소화하기 위해 증가된 전도성으로 공급된다.
단지 하나의 와이어 본드가 존재하기 때문에, 상술한 바와 같이 와이어 본드와 결합된 문제점은 반으로 축소된다. 상기 장치는 공지된 반도체 제조 공정을 이용하여 용이하게 제조될 수 있고, 퓨우즈를 점화기로서 이용되는 응용에만 아니라, 물론 퓨우즈를 요구하는 어떤 운송에 이용될 수 있다. 예를들어, 상기 장치는 소위 "인텔리젼트" 퓨우즈를 요구하는 응용에 이용될 수 있다. 물론, 상기 장치가 점화기로서 이용되는 경우, 이 둘레에 밀집되는 꽃불 물질(도시하지 않음)을 점화하는데 알맞은 방법으로 퓨우즈가 증발되어야만 하고, 한편 상기 퓨우즈가 점화기로서 이용되지 않은 경우에는, 전기 전도성을 차단하는 물질이 되는 것이 단지 필요하지, 꽃불 물질을 점화하는데 알맞은 방법으로는 반드시 필요하지는 않다.
또한, 본 발명의 한 특별한 실시예만이 상세히 기술되어 있지만, 본 발명의 범위에 벗어남이 없이 본 기술에 숙련된 사람에 의해 여러 변경과 개선이 수행될 수 있다. 예를들어, 상기 장치의 구조는 여러 다른 공정을 이용하여 제조될 수 있다.
제 1 도는 공지된 종래 기술 장치 도시도.
제 2 도는 본 발명에 따른 장치 도시도.
♣ 도면의 주요부분에 대한 부호의 설명 ♣
11 : 반도체 기판 12 : 절연층
14 : 제 1 전도층 15 : 제 2 전도층
Claims (8)
- 반도체 퓨우즈 장치에 있어서,상부면과 하부면을 갖는 전도성 반도체 기판과,상부면의 일부분상의 유전체층(layer of dielectric material)과,유전체층의 제 1 부분상에 전체적으로 형성되고 장치의 제 1 접촉부를 형성하는 제 1 전도층과,제 1 부분으로부터 이격된 유전체층의 제 2 부분상에 형성되고 기판의 상부면에 접촉하기 위해 연장하는 제 2 전도층과,상기 유전체층 상에 전체적으로 형성되고 제 1 및 제 2 전도층들간에 전기 접촉으로 연장하는 퓨우즈 부분, 및장치의 제 2 접촉부를 제공하기 위해 기판의 하부면 상에 제공되는 제 3 전도층을 구비하는 반도체 퓨우즈 장치.
- 제 1 항에 있어서, 제 2 전도층에 인접한 기판에 제공되는 고전도성 영역으로서, 상기 기판의 나머지보다 더 높은 전도성을 갖는, 상기 고전도성 영역을 더 구비하는 반도체 퓨우즈 장치.
- 제 1 항에 있어서, 상기 기판은 비소가 도핑된 실리콘(Arsenic doped silicon)인 반도체 퓨우즈 장치.
- 제 3 항에 있어서, 비소 도핑 레벨이 2×1019at/㎤ 인 반도체 퓨우즈 장치.
- 제 1 항에 있어서, 상기 기판은 인이 도핑된 실리콘(Phosphorus doped silicon)인 반도체 퓨우즈 장치.
- 제 2 항에 있어서, 상기 고전도성 영역은 인이 도핑된 실리콘(Phosphorus doped silicon)인 반도체 퓨우즈 장치.
- 제 5 항에 있어서, 인 도핑 레벨이 2x 1020at/㎤ 인 반도체 퓨우즈 장치.
- 제 1 항에 있어서, 상기 퓨우즈는 인이 도핑된 다결정 실리콘(Phosphorus doped ploycrystalline silicon)인 반도체 퓨우즈 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9409894 | 1994-08-10 | ||
| FR9409894A FR2723663B1 (fr) | 1994-08-10 | 1994-08-10 | Dispositifs fusibles a semiconducteur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009117A KR960009117A (ko) | 1996-03-22 |
| KR100350566B1 true KR100350566B1 (ko) | 2002-12-16 |
Family
ID=9466221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024633A KR100350566B1 (ko) | 1994-08-10 | 1995-08-10 | 반도체퓨우즈장치 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100350566B1 (ko) |
| DE (1) | DE69508675T2 (ko) |
-
1995
- 1995-07-13 DE DE69508675T patent/DE69508675T2/de not_active Expired - Fee Related
- 1995-08-10 KR KR1019950024633A patent/KR100350566B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009117A (ko) | 1996-03-22 |
| DE69508675T2 (de) | 1999-11-04 |
| DE69508675D1 (de) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4369707A (en) | Short circuit fuse for electrical igniters | |
| EP1185835B1 (en) | Voltage-protected semiconductor bridge igniter elements | |
| WO1999013514A3 (en) | Electrical devices and a method of manufacturing the same | |
| JP2000108838A (ja) | 電気式火薬用起爆装置および起爆システム | |
| US20080017063A1 (en) | Titanium semiconductor bridge igniter | |
| EP0951633B1 (en) | Voltage-protected semiconductor bridge igniter elements | |
| US5814876A (en) | Semiconductor fuse devices | |
| WO2002057704A1 (en) | Foil bridge initiator and method of production of same by photolithography | |
| JP5220061B2 (ja) | エアバッグインフレータおよびイニシエータと共に使用するための保護システム | |
| KR920702556A (ko) | 반도체장치및 그 제조방법 | |
| KR940006852A (ko) | 인쇄 회로 브릿지 및 그를 구비한 에어백용 팽창기 | |
| US5053743A (en) | High voltage spiral resistor | |
| EP0314898B1 (en) | Igniter for electric ignition systems | |
| KR100350566B1 (ko) | 반도체퓨우즈장치 | |
| KR960702180A (ko) | 높은 집적도를 위한 공급 단자를 가지는 반도체 부품(semiconductor components with supply terminals for high integration density) | |
| KR20010024742A (ko) | 이그니션 물질을 가열하기 위한 집적 회로 장치와 그러한집적 회로 장치의 사용방법 | |
| EP0330299A2 (en) | Semi-custom integrated circuit | |
| EP1320131A2 (en) | antifuses | |
| KR100629541B1 (ko) | 충전 구조물을 가진 집적 반도체 회로 | |
| US7328657B2 (en) | Tubular igniter bridge | |
| GB2320984A (en) | Electrical fuses | |
| JP4363802B2 (ja) | 半導体装置及びその製造方法 | |
| KR19980058446A (ko) | 반도체 소자의 콘택 저항 패턴 | |
| US20060267147A1 (en) | Semiconductor device having current mirror circuit | |
| KR970024026A (ko) | 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060710 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |