[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100342455B1 - 반도체장치및그제조방법 - Google Patents

반도체장치및그제조방법 Download PDF

Info

Publication number
KR100342455B1
KR100342455B1 KR1019980053428A KR19980053428A KR100342455B1 KR 100342455 B1 KR100342455 B1 KR 100342455B1 KR 1019980053428 A KR1019980053428 A KR 1019980053428A KR 19980053428 A KR19980053428 A KR 19980053428A KR 100342455 B1 KR100342455 B1 KR 100342455B1
Authority
KR
South Korea
Prior art keywords
tape carrier
heat spreader
semiconductor chip
reinforcing member
tape
Prior art date
Application number
KR1019980053428A
Other languages
English (en)
Other versions
KR19990062861A (ko
Inventor
고우이치로 니와
Original Assignee
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛뽕덴끼 가부시끼가이샤 filed Critical 닛뽕덴끼 가부시끼가이샤
Publication of KR19990062861A publication Critical patent/KR19990062861A/ko
Application granted granted Critical
Publication of KR100342455B1 publication Critical patent/KR100342455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치는 테이프 캐리어 (tape carrier), 반도체 칩, 금속 열 스프레더 (heat spreader), 지지링 (support ring), 돌출부 (projection), 리세스 (recess) 및 스폿 용접부를 포함한다. 테이프 캐리어는 TAB 테이프를 포함한다. 반도체 칩은 테이프 캐리어 상에 탑재된다. 금속 열 스프레더는, 반도체 칩에서 발생되는 열을 방출하기 위해, 반도체 칩의 테이프 캐리어의 반대쪽 면에 고정된다. 열 스프레더는 반도체 칩보다 큰 모양을 가진다. 지지링은 열 스프레더와 테이프 캐리어 사이에 위치하며 테이프 캐리어에 접착된다. 지지링은 열 스프레더와 테이프 캐리어 사이의 소정의 간격을 확보하고 테이프 캐리어의 휨을 방지하는 작용을 한다. 돌출부, 리세스 및 스폿 용접부는 기계적 맞물림 및 융접 중 어느 하나를 사용하여 열 스프레더와 보강부재를 접합한다. 반도체 장치를 제조하는 방법도 개시된다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로, 특히 반도체 칩에서발생된 열을 방출하기 위한 열 스프레더 (heat spreader) 및 테이프 캐리어 (tape carrier) 의 휨을 방지하기 위한 보강부재를 가진 반도체 장치 및 그 제조방법에 관한 것이다.
종래에는 반도체 칩의 고밀도 실장을 실현하기 위한 방법의 하나로서, 반도체 칩이 테이프 캐리어 상에 탑재되며 범프 (bump) 전극을 가지는 테이프 BGA (Ball Grid Array) 라는 패키지가 사용되었다.
도 17 은 종래의 반도체 장치를 도시한다. 도 17 에 도시된 바와 같이 반도체 칩 (1) 은 내부 리드 (inner lead) (2) 를 통해 TAB (Tape Automated Bonding) 테이프 (3) 의 구리호일 (3a) 에 접속된다. 각 TAB 테이프 (3) 는 폴리이미드 (polyimide) 테이프 (3b) 및 원하는 배선 패턴을 형성하기 위해 그 테이프 (3b) 위에 형성되는 구리호일 (3a) 로 구성된다. TAB 테이프 (3) 는, 내부 리드 (2) 및 외부 전극 (4) 과 함께, 반도체 칩 (1) 을 탑재하기 위한 테이프 캐리어를 구성한다.
반도체 칩 (1) 의 여러 가지의 단자 (도시되지 않음) 는 내부 리드 (2), 구리호일 (3a) 및 외부전극 (4) 을 통해 범프전극 (5) 에 전기적으로 접속된다.
반도체 칩 (1) 의 내부 리드 (2) 가 접속되는 반대쪽 표면에는 구리 페이스트 (paste) (6) 를 통해 열 스프레더 (7) 가 부착된다. 열 스프레더 (7) 는 반도체 칩 (1) 의 동작중에 발생하는 열을 외부로 방출한다. 반도체 칩 (1) 의 주위에서 열 스프레더 (7) 와 TAB 테이프 (3) 사이에는, 반도체 칩 (1) 의 두께보다 더 두꺼우며 보강부재로서 기능하는 지지링 (Support Ring) (8) 이 위치하여TAB 테이프 (3) 의 휨을 방지한다. 지지링 (8) 의 두 표면은 접착부 (9,10) 를 통해 열 스프레더 (7) 및 TAB 테이프 (3) 에 접착된다.
범프전극 (5) 의 주위로 드러난 외부 전극 (4) 은 커버 레지스트 (cover resist) (11) 로 도포된다. 반도체 칩 (1) 및 내부 리드 (2) 는 포팅 수지 (potting resin) (12) 로 봉합된다. 포팅 수지 (12) 는 전기적으로 절연성을 유지하고 반도체 칩 (1) 을 외부의 스트레스 및 습기 등으로부터 보호한다.
이처럼, 종래의 반도체 장치에서는, 접착부 (9,10) 가 열 스프레더 (7) 와 지지링 (8) 을 결합시키는데 사용된다.
그러나, 패키지 제조에 있어서 많은 양의 접착제가 사용되는 경우, 실장시의 리플로우 (reflow) 에 있어서의 열이력 (heat history) 에 의해 접착력이 저하되어 박리 (peeling) 현상을 일으킨다. 이는 열에 의해 접착제가 녹거나 접착제에 포함된 수분이 증발되어 팽창하기 때문이다. 접착제가 사용되는 한 이러한 문제점은 피하기 어렵다.
본 발명의 목적은 접착제의 사용을 가능한 한 억제하여 열이 가해지더라도 박리가 쉽게 일어나지 않도록 하는 반도체 장치 및 그 제조방법을 제공하는 것이다.
도 1 은 본 발명의 제 1 실시예에 따른 반도체 장치의 단면도.
도 2 는 도 1 에 도시된 열 스프레더 및 지지링의 사시도.
도 3a 내지 3c 는 도 1에 도시된 열 스프레더 및 지지링을 접합하는 공정을 도시하는 도면.
도 4 는 도 1 에 도시된 반도체 장치의 변형예을 도시하는 단면도.
도 5 는 도 1 에 도시된 반도체 장치의 다른 변형예을 도시하는 단면도.
도 6 은 도 1 에 도시된 반도체 장치의 또 다른 변형예을 도시하는 단면도.
도 7 은 본 발명의 제 2 실시예에 따른 반도체 장치의 단면도.
도 8a 내지 8c 는 도 7 에 도시된 열 스프레더 및 지지링을 접합하는 공정을 도시하는 도면.
도 9 는 본 발명의 제 3 실시예에 따른 반도체 장치의 단면도.
도 10 은 본 발명의 제 4 실시예에 따른 반도체 장치의 단면도.
도 11a 및 11b 는 도 10 에 도시된 열 스프레더의 제조방법에 있어서의 공정을 도시하는 도면.
도 12 는 도 10 에 도시된 열 스프레더의 개량예를 도시하는 평면도.
도 13 은 도 10 에 도시된 반도체 장치의 변형예를 도시하는 단면도.
도 14 는 도 10 에 도시된 반도체 장치의 다른 변형예를 도시하는 단면도.
도 15 는 도 10 에 도시된 반도체 장치의 또 다른 변형예를 도시하는 단면도.
도 16 은 도 10 에 도시된 반도체 장치의 또 다른 변형예를 도시하는 단면도.
도 17 은 종래의 반도체 장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 반도체 칩 107 : 열 스프레더
102 : 내부 리드 108 : 지지링
103 : TAB 테이프 110 : 접착제
103a : 구리호일 111 : 커버 레지스트
103b : 폴리이미드 테이프 112 : 포팅 수지
104 : 외부전극 114 : 돌출부
105 : 범프전극 116 : 리세스
106 : 구리 페이스트
상기 목적을 달성하기 위해, 본 발명에서는, TAB 테이프로 구성되는 테이프 캐리어, 테이프 캐리어 상에 탑재되는 반도체 칩, 반도체 칩에서 발생한 열을 방출하기 위해 테이프 캐리어의 반대편 반도체 칩 표면에 부착되며 반도체 칩보다 큰 모양을 갖는 금속 열 스프레더, 열 스프레더와 테이프 캐리어 사이에 소정의 간격을 확보해 주고 테이프 캐리어의 휨을 방지하기 위해 열 스프레더와 테이프 캐리어 사이에 위치하며 테이프 캐리어에 접착되는 보강부재, 및 기계적 맞물림 (mechanical engagement) 및 융접 중 하나를 사용하여 열 스프레더와 보강부재를 접합시키는 접합구조 를 구비하는 반도체 장치를 제공한다.
첨부된 도면을 참조하여 본 발명을 구체적으로 설명한다.
도 1 은 본 발명의 제 1 실시예를 도시한다. 도 1 에서, 반도체 칩 (101) 은 내부 리드 (102) 를 통해 TAB 테이프 (103) 의 구리호일 (103a) 에 접속된다. 각 TAB 테이프 (103) 는 폴리이미드 테이프 (103b) 및 원하는 배선 패턴을 형성하기 위해 상기 테이프 (103b) 상에 형성되는 구리호일 (103a) 로 구성된다. TAB 테이프 (103) 는, 내부 리드 (102) 및 외부전극 (104) 과 함께, 반도체 칩 (101) 을 탑재하기 위한 테이프 캐리어를 구성한다.
반도체 칩 (101) 의 여러 가지의 단자 (도시되지 않음) 는 내부리드 (102), 구리호일 (103a) 및 외부전극 (104) 을 통해 범프 전극 (105) 에 전기적으로 접속된다.
열 스프레더 (107) 는 반도체 칩 (101) 의 내부 리드 (102) 가 접속되는 면의 반대쪽 표면에 구리 페이스트 (106) 를 통해 부착된다. 열 스프레더 (107) 는 반도체 칩 (101) 의 동작중에 발생된 열을 외부로 방출한다. 반도체 칩 (101) 의 주위에서 열 스프레더 (107) 와 TAB 테이프 (103) 사이에는, 반도체 칩(101) 의 두께보다 더 두꺼우며 보강부재로서 기능하는 지지링 (108) 이 위치하여, TAB 테이프 (103) 의 휨을 방지한다. 지지링 (108) 의 일면은 접착제 (110) 에 의해 TAB 테이프 (103) 에 접착되고 타면은 코킹 (caulking) 에 의해 열 스프레더 (107) 에 고정된다.
범프전극 (105) 의 주위로 드러난 외부 전극 (104) 은 커버 레지스트 (111) 로 도포된다. 반도체 칩 (101) 및 내부 리드 (102) 는 포팅 수지 (potting resin) (112) 로 봉합된다. 포팅 수지 (112) 는 전기적으로 절연성을 유지하고 반도체 칩 (101) 을 외부의 스트레스 및 습기 등으로부터 보호한다.
본 실시예의 특징은 열 스프레더 (107) 와 지지링 (108) 이 코킹에 의해 연결된다는 점에 있다.
도 2 는 접합전의 열 스프레더 (107) 및 지지링 (108) 을 도시한다. 도 2 에 도시된 바와 같이, 다수의 돌출부 (projection) (114) 가 미리 지지링 (108) 의 원하는 위치에 형성된다. 열 스프레더 (107) 에는 돌출부 (114) 에 대응하는 위치에 돌출부 (114) 보다 약간 작은 리세스 (recess) (116) 가 형성된다.
열 스프레더 (107) 와 지지링 (108) 을 접합하는 공정을 도 3a 내지 3c 를 참조로하여 설명한다.
도 3a 에 도시된 바와 같이, 열 스프레더 (107) 의 리세스 (116) 와 지지링 (108) 의 돌출부 (114) 를 정열시킨다. 도 3b 에 도시된 바와 같이, 돌출부 (114) 가 리세스 (116) 에 맞물리도록 한 후 열 스프레더 (107) 쪽에서부터 압력을 가한다. 그리하여, 도 3c 에 도시된 바와 같이 돌출부 (114) 와 리세스 (116)를 끼워맞추고, 끼워맞춰진 부분에서 금속을 소성유동 (plastically fluidized) 시켜 열 스프레더 (107) 와 지지링 (108) 을 서로 결합한다.
도 4 에 도시된 바와 같이, 돌출부 (114´) 는 열 스프레더 (107) 를 관통할 수 있는 길이를 갖도록 형성될 수도 있으며, 열 스프레더 (107) 의 외부로 돌출한 돌출부 (114´) 의 말단을 압착하여 열 스프레더 (107) 와 결합할 수도 있다.
도 5 또는 도 6 에 도시된 바와 같이, 돌출부 (115 또는 115´) 는 열 스프레더 (107) 상에 형성될 수도 있다. 도 5 에서는 열 스프레더 (107) 상에 형성된 돌출부 (115) 가 지지링 (108) 의 두께보다 짧은 길이를 가진다. 도 6 에서는 돌출부 (115´) 가 지지링 (108) 을 관통할 수 있는 길이를 갖는다.
돌출부 (114,114´, 115 및 115´) 및 리세스 (116) 의 위치와 수는 원하는 강도를 얻기 위해 임의로 선택할 수 있다.
열 스프레더 (107) 와 지지링 (108) 이 접착제 없이 서로 접합되는 다른 실시예를 기재한다.
도 7 은 본 발명의 제 2의 실시예에 따른 반도체 장치를 도시한다. 도 7에서, 도 1 에서와 동일한 구성요소들은 도 1 에서와 동일한 참조번호로 표시되며 이들에 대한 자세한 기재는 생략된다. 도 1 과 도 7 의 차이는, 도 7 에서는 열 스프레더 (207) 와 지지링 (208) 이 스폿용접을 사용해 (융접에 의해) 접합된다는 것이다. 참조번호 217 은 스폿 용접부를 나타낸다.
열 스프레더 (207) 와 지지링 (208) 을 접합하는 공정을 도 8a 내지 8c 를 참조로하여 설명한다.
우선, 도 8a 에 도시된 바와 같이, 열 스프레더 (207) 와 지지링 (208) 을 정열시킨다. 도 8b 에 도시된 바와 같이, 열 스프레더 (207) 는 지지링 (208) 상에 위치한다. 도 8c 에 도시된 바와 같이, 열 스프레더 (207) 및 지지링 (208) 의 마주보는 면을, 충분히 큰 강도를 얻을 수 있도록 원하는 개수의 위치에서 스폿용접한다. 좀더 자세히 설명하면, 열 스프레더 (207) 로부터 압력과 함께 전압을 가해 각변마다 2개씩의 스폿용접부 (217) 를 형성하고, 이에 의해 열 스프레더 (207) 와 지지링 (208) 을 서로 접합한다.
금속 지지링을 사용하는 경우와는 달리, 수지를 사용하여 형성된 지지링 (308) 의 경우에 대해 기재한다.
도 9 는 본 발명의 제 3의 실시예에 의한 반도체 장치를 도시한다. 도 9 에서, 도 1 에서와 동일한 부품은 도 1 에서와 동일한 참조번호로 표시되며 그 자세한 기재는 생략한다. 도 9 와 도 1 의 차이점은, 도 9 에서는 지지링 (308) 이 내열성 수지, 예를 들어 실리카 (silica), 알루미나 (alumina) 등을 함유하는 에폭시 수지로부터 제조된다는 것이다. 참조번호 308 은 지지링을 도시하고 318 은 다수의 돌출부를 도시한다.
열 스프레더 (307) 와 지지링 (308) 을 접합하는 공정을 기재한다.
접착력을 강화시키기 위해, 다수의 돌출부 (318) 를 먼저 열 스프레더 (307) 상에 형성한다. 유동성을 가진 에폭시 수지 용융액을 형 (mold) 에 채우고, 열 스프레더 (307) 를 그 돌출부 (318) 가 에폭시 수지에 잠기도록, 에폭시 수지 위에 위치시킨다. 그리고 나서 에폭시 수지를 냉각에 의해 고화시켜 지지링 (308)을 열 스프레더 (307) 에 고정시킨다.
이 실시예에서는 에폭시 수지의 고화에 의해 발생하는 접합력을 이용한다. 지지링 (308) 은 접착제를 사용하지 않고 열 스프레더 (307) 에 접합될 수 있게 된다.
지지링으로서 충분히 높은 강도를 얻을 수 있고 충분히 높은 내열성을 갖는 한 에폭시 수지외에 임의의 다른 수지를 사용할 수도 있다. 돌출부 (318) 의 갯수 및 모양은 원하는 접합력을 얻기 위해 임의로 설정될 수 있다.
도 10 은 본 발명의 제 4 실시예에 따른 반도체 장치를 도시한다. 도 10 에서, 도 1 에서와 동일한 부품은 도 1 에서와 동일한 참조번호로 표시되며 그 자세한 기재는 생략된다. 도 10 과 도 1 간의 차이는, 도 10 에서는 열 스프레더 (407) 의 주변부 (407a) 를 180°구부려 그 구부러진 주변부 (407a) 를 사용해 지지링을 형성한다는 것이다.
따라서 전용 (exclusive) 지지링을 형성할 필요가 없으므로 부품수가 감소하며 반도체 장치를 낮은 비용으로 제공할 수 있다.
열 스프레더 (407) 를 제조하는 공정은 도 11a 및 11b 를 참조하여 설명된다.
도 11a 에 도시된 바와 같이, 열 스프레더 형성용 구리판 (두께는 0.2㎜ 내지 0.4㎜) 을 먼저 8각형 모양으로 자른다. 주변부 (407a) 를 180°구부려 도 11b 에 도시된 바와 같은 정방형 열 스프레더 (407) 를 만든다.
이 실시예를 이용하면 지지링의 형성을 위한 전용 부품을 준비할 필요가 없으므로 부품수가 종래의 예의 경우보다 줄어든다. 구부림만으로도 지지링을 형성할 수 있기 때문에 제조 공정이 매우 간단해진다. 구부러진 주변부 (407a) 의 면적이 범프전극 (105) 이 형성되야 할 영역의 면적과 같거나 그보다 크게 함으로써, 주변부 (407a) 가, 범프전극 (105) 형성시 지지 역할을 수행하게 할 수 있다.
열 스프레더 (407) 가 반도체 칩 (101) 위에 탑재될 때, 가끔 반도체 칩 (101) 과 함께 봉합된 공기가 팽창해 패키지를 파손시킨다. 이 문제는 다음의 대책을 통해 해결될 수 있다.
도 12 는 도 10 에 도시된 열 스프레더 (407) 를 도시한다. 도 12 에 도시된 바와 같이, 구부러진 주변부 (407a) 사이에 간극 (413) 을 형성하여 봉합된 공기가 외부공기와 통하게 함으로써 팽창된 공기가 외부로 방출될 수 있게 한다.
도 13 내지 16 은 도 10 에 도시된 반도체 장치의 변형예를 도시한다.
도 13 에서는 열 스프레더 (407) 의 주변부 (407a) 를 그 엣지면이 TAB 테이프 (103) 을 향하도록 구부려, S-자 모양/반전된 S-자 모양 ( 숫자 5 또는 반전된 5 의 모양) 의 단면을 갖도록 한다.
도 14 에서는 열 스프레더 (407) 의 주변부 (407a) 를 도 11 의 상태에서 반도체 칩 쪽으로 더 구부려 그 단면이 9 또는 반전된 9의 모양이 되도록 한다.
도 15 에서는 열 스프레더 (407) 의 주변부 (407a) 를 그 엣지면이 TAB 테이프 (103) 의 반대방향으로 향하도록 구부려 O - 자 모양의 단면을 갖도록 한다.
도 16 에서는 열 스프레더 (407) 의 주변부 (407a) 를 그 엣지면이 TAB 테이프 (103) 를 향하도록 구부려 L - 자 모양의 단면을 갖도록 한다. 이번에는 열 스프레더 (407) 와 TAB 테이프 (103) 사이의 공간은 포팅 수지 (112) 로 채운다.
상기 기재된 바와 같이, 본 발명에 의하면, 열 스프레더와 지지링을 접착제를 쓰지 않고 접합시킬 수 있다. 따라서, 열 스프레더가 열이력 때문에 지지링으로부터 분리되는 것을 방지할 수 있다.

Claims (10)

  1. TAB 테이프로 구성된 테이프 캐리어 (103);
    상기 테이프 캐리어 상에 탑재되는 반도체 칩 (101);
    상기 반도체 칩에서 발생하는 열을 방출하기 위해, 상기 테이프 캐리어의 반대편 상기 반도체 칩 표면에 부착되며 상기 반도체 칩보다 큰 모양을 갖는 금속 열 스프레더 (107, 207);
    상기 열 스프레더와 상기 테이프 캐리어 사이에 위치되며 상기 테이프 캐리어에 접착되어, 상기 열 스프레더와 상기 테이프 캐리어 사이에 소정의 간격을 확보해 주며 상기 테이프 캐리어의 휨을 방지하는 작용을 하는 보강부재 (108, 208); 및
    기계적 맞물림 및 융접 중 어느 하나를 사용하여 상기 열 스프레더와 상기 보강부재를 접합하기 위한 접합구조 (114, 114′, 115, 115′, 116, 217) 를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 접합구조는,
    상기 열 스프레더 및 상기 보강부재 중 어느 하나상에 형성되는 돌출부 (114, 114′, 115, 115′); 및
    상기 돌출부에 맞물리도록 상기 열 스프레더 및 상기 보강부재 중 다른 하나에 형성되는 리세스 (116) 를 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 리세스는 홀 (hole) 인 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 리세스는 쓰루홀 (through hole) 이고,
    상기 돌출부는 상기 열 스프레더 및 상기 보강부재 중 상기 쓰루홀이 형성된 어느 하나의 두께보다 더 큰 길이를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 보강부재는 금속으로 이루어지고,
    상기 접합구조는 상기 열 스프레더와 상기 보강부재를 스폿용접 (spot welding) 에 의해 융접하는 용접부 (217) 를 구비하는 것을 특징으로 하는 반도체 장치.
  6. TAB 테이프로 구성된 테이프 캐리어 (103);
    상기 테이프 캐리어 상에 탑재되는 반도체 칩 (101);
    상기 반도체 칩에서 발생하는 열을 방출하기 위해, 상기 테이프 캐리어의 반대편 상기 반도체 칩 표면에 부착되며 상기 반도체 칩보다 큰 모양을 갖는 금속 열스프레더 (107, 207); 및
    상기 열 스프레더와 상기 테이프 캐리어 사이에 소정의 간격을 확보하고 상기 테이프 캐리어의 휨을 방지하는 작용을 하도록, 상기 테이프 캐리어 쪽으로 구부러진 상기 열 스프레더의 주변부에 의해 구성되는 보강부재 (407a) 를 구비하며,
    상기 보강부재는 상기 열 스프레더의 상기 주변부를 복수의 부분에서 구부림에 의해 형성된 복수의 구부러진 부분으로 구성되고,
    상기 구부러진 부분들 중 서로 인접한 것들은 간극 (413) 을 형성하는 것을 특징으로 하는 반도체 장치.
  7. TAB 테이프로 구성된 테이프 캐리어 (103);
    상기 테이프 캐리어 상에 탑재되는 반도체 칩 (101);
    상기 반도체 칩에서 발생하는 열을 방출하기 위해, 상기 테이프 캐리어의 반대편 상기 반도체 칩 표면에 부착되며 상기 반도체 칩보다 큰 모양을 갖는 금속 열 스프레더 (107, 207); 및
    상기 열 스프레더와 상기 테이프 캐리어 사이에 위치되며, 상기 테이프 캐리어에 접착되어, 상기 열 스프레더와 상기 테이프 캐리어 사이의 소정의 간격을 확보하고 상기 테이프 캐리어의 휨을 방지하는 작용을 하는 보강부재 (108, 208) 를 구비하는 반도체 장치의 제조방법에 있어서,
    기계적 맞물림 및 융접 중 어느 하나를 사용하여 상기 열 스프레더와 상기 보강부재를 접합하는 공정을 구비하는 것을 특징으로 하는 반도체 장치 제조방법.
  8. 제 7 항에 있어서,
    상기 보강부재는 금속으로 이루어지고,
    상기 접합공정은 코킹에 의해 상기 열 스프레더와 상기 보강부재를 서로 접합하는 공정을 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  9. 제 7 항에 있어서,
    상기 보강부재는 금속으로 이루어지고,
    상기 접합공정은 스폿 용접에 의해 상기 열 스프레더와 상기 보강부재를 서로 접합하는 공정을 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  10. TAB 테이프로 구성된 테이프 캐리어 (103);
    상기 테이프 캐리어 상에 탑재되는 반도체 칩 (101);
    상기 반도체 칩에서 발생하는 열을 방출하기 위해, 상기 테이프 캐리어의 반대편 상기 반도체 칩 표면에 부착되며 상기 반도체 칩보다 큰 모양을 갖는 금속 열 스프레더 (107, 207) 를 구비하는 반도체 장치의 제조방법에 있어서,
    상기 열 스프레더의 엣지 (edge) 를 구부리는 공정; 및
    상기 열 스프레더와 상기 테이프 캐리어 사이에 소정의 간격을 확보하기 위해 구부러진 부분과 상기 테이프 캐리어를 접합하는 공정을 구비하며,
    상기 구부리는 공정은 상기 열 스프레더의 상기 엣지를 상기 반도체 칩 쪽으로 180°구부리고, 구부러진 부분들 사이에 간극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019980053428A 1997-12-08 1998-12-07 반도체장치및그제조방법 KR100342455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09337510A JP3087709B2 (ja) 1997-12-08 1997-12-08 半導体装置およびその製造方法
JP97-337510 1997-12-08

Publications (2)

Publication Number Publication Date
KR19990062861A KR19990062861A (ko) 1999-07-26
KR100342455B1 true KR100342455B1 (ko) 2002-08-22

Family

ID=18309342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980053428A KR100342455B1 (ko) 1997-12-08 1998-12-07 반도체장치및그제조방법

Country Status (5)

Country Link
US (1) US5998241A (ko)
JP (1) JP3087709B2 (ko)
KR (1) KR100342455B1 (ko)
CN (2) CN1118097C (ko)
TW (1) TW409371B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6160311A (en) * 1999-06-14 2000-12-12 First International Computer Inc. Enhanced heat dissipating chip scale package method and devices
US6188579B1 (en) * 1999-07-12 2001-02-13 Lucent Technologies Inc. Apparatus and methods for forming a printed wiring board assembly to reduce pallet warpage
US6825550B2 (en) 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP2002033411A (ja) * 2000-07-13 2002-01-31 Nec Corp ヒートスプレッダ付き半導体装置及びその製造方法
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US7190585B2 (en) * 2000-09-29 2007-03-13 Intel Corporation Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
EP1346411A2 (en) 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US7132744B2 (en) 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6906414B2 (en) 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US6853070B2 (en) 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
US6614658B2 (en) * 2001-11-05 2003-09-02 International Business Machines Corporation Flexible cable stiffener for an optical transceiver
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US6825108B2 (en) 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7411281B2 (en) 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US20070001291A1 (en) * 2005-06-30 2007-01-04 Infineon Technologies Ag Anti-warp heat spreader for semiconductor devices
CN101546735B (zh) * 2005-08-17 2011-08-17 南茂科技股份有限公司 晶穴朝下晶片封装构造及其制造方法
TWI292612B (en) * 2006-02-27 2008-01-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP5489394B2 (ja) 2006-07-20 2014-05-14 三星電子株式会社 Ｃｏｆ型半導体パッケージ
CN101221929B (zh) * 2007-01-12 2010-05-19 日月光半导体制造股份有限公司 封装结构及其散热模块
US7915727B2 (en) 2007-07-20 2011-03-29 Samsung Electronics Co., Ltd. Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
CN102683299B (zh) * 2011-01-07 2015-01-07 新电元工业株式会社 树脂密封型半导体装置及树脂密封用模具
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
KR102487563B1 (ko) * 2015-12-31 2023-01-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
WO2020232725A1 (zh) * 2019-05-23 2020-11-26 华为技术有限公司 一种电路板组件、电子设备
US12002795B2 (en) 2022-04-13 2024-06-04 Google Llc Pluggable CPU modules with vertical power

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321248A (ja) * 1994-05-26 1995-12-08 Nec Corp ボールグリッドアレイ半導体装置およびその製造方法
JPH08274214A (ja) * 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH09266265A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体パッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333856A (ja) * 1986-07-28 1988-02-13 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
DE3712654A1 (de) * 1987-04-14 1988-10-27 Schlafhorst & Co W Verfahren zum ueberwachen der qualitaet von produktionsstellen, garnen und spulen an einem maschinenverbund aus wenigstens einer ringspinnmaschine und wenigstens einem spulautomaten
JPH0277148A (ja) * 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
IT1247649B (it) * 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo
KR970005713B1 (en) * 1992-07-31 1997-04-19 Nec Kk Process for correcting warped surface of plastic encapsulated semiconductor device
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
JPH09199631A (ja) * 1996-01-23 1997-07-31 Seiko Epson Corp 半導体装置の構造と製造方法
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321248A (ja) * 1994-05-26 1995-12-08 Nec Corp ボールグリッドアレイ半導体装置およびその製造方法
JPH08274214A (ja) * 1995-03-30 1996-10-18 Seiko Epson Corp 半導体装置
JPH09266265A (ja) * 1996-03-28 1997-10-07 Toshiba Corp 半導体パッケージ

Also Published As

Publication number Publication date
JPH11176887A (ja) 1999-07-02
CN1433068A (zh) 2003-07-30
JP3087709B2 (ja) 2000-09-11
CN1219766A (zh) 1999-06-16
KR19990062861A (ko) 1999-07-26
US5998241A (en) 1999-12-07
CN1118097C (zh) 2003-08-13
TW409371B (en) 2000-10-21

Similar Documents

Publication Publication Date Title
KR100342455B1 (ko) 반도체장치및그제조방법
US6288444B1 (en) Semiconductor device and method of producing the same
JPH10200021A (ja) ボトムリード半導体パッケージ
JP2825084B2 (ja) 半導体装置およびその製造方法
JPH02342A (ja) 集積回路チツプ取付けおよびパツケ−ジ組立体
JPH01217993A (ja) 半導体装置
CN107210267B (zh) 半导体器件
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
WO2019012849A1 (ja) 電子回路基板
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP3676091B2 (ja) 半導体装置
CN113056098A (zh) 电子元件封装体、电子元件组装结构及电子设备
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2001035886A (ja) 半導体装置及びその製造方法
JPH11163197A (ja) 半導体実装用基板
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JP3959839B2 (ja) 半導体装置の製造方法
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP3711669B2 (ja) 電子部品搭載用基板
JPH03161957A (ja) 半導体装置
JP3589093B2 (ja) 放熱板兼補強板付きｔａｂテープ及び半導体装置
JPH11176873A (ja) Ｂｇａ形半導体装置およびその実装構造体
JP2000286360A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH1187601A (ja) 半導体装置及び半導体装置ユニット及び半導体装置ユニットの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee