[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100324322B1 - 정전방전 보호회로 - Google Patents

정전방전 보호회로 Download PDF

Info

Publication number
KR100324322B1
KR100324322B1 KR1019990029976A KR19990029976A KR100324322B1 KR 100324322 B1 KR100324322 B1 KR 100324322B1 KR 1019990029976 A KR1019990029976 A KR 1019990029976A KR 19990029976 A KR19990029976 A KR 19990029976A KR 100324322 B1 KR100324322 B1 KR 100324322B1
Authority
KR
South Korea
Prior art keywords
electrostatic
discharge protection
pads
electrostatic discharge
protection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990029976A
Other languages
English (en)
Other versions
KR20010010861A (ko
Inventor
장인수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990029976A priority Critical patent/KR100324322B1/ko
Publication of KR20010010861A publication Critical patent/KR20010010861A/ko
Application granted granted Critical
Publication of KR100324322B1 publication Critical patent/KR100324322B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 정전방전 보호회로에 관한 것으로, 종래에는 패드에 고압 또는 저압의 정전펄스가 인가되면 해당 패드에 접속된 정전방전 보호부가 개별적으로 정전펄스를 방전시킴에 따라 다수의 정전방전 보호부를 효과적으로 활용하지 못하여 방전이 취약하며, 기대치 이상의 정전펄스가 인가되는 경우에 방전능력의 한계로 인해 내부회로가 파괴되는 문제점이 있었다. 따라서, 본 발명은 패키지 외부의 핀을 통해 전기신호를 인가받는 다수의 패드와; 상기 패드에 각기 접속되어 인가된 전기신호가 정전펄스일 경우에 이를 방전하는 정전방전 보호부와; 상기 정전방전 보호부에 각기 접속되어 정전펄스가 아닐 경우에 정전방전 보호부로부터 전기신호를 입력받는 내부 입력버퍼와; 상기 임의의 패드에 정전펄스가 인가되면, 다수의 패드 및 그에 각각 접속된 정전방전 보호부로 방전경로가 형성되도록 인접하는 패드 사이에 각각 접속되는 방전경로 형성부로 구성되는 정전방전 보호회로를 통해 임의의 패드에 인가되는 고압 또는 저압의 정전펄스에 대해 인접하는 패드로 연결경로를 형성하도록 하여 정전펄스의 방전을 분산시킴에 따라 방전효율을 높이고, 보다 높은 전압의 정전펄스에 대해서 내부회로를 보호할 수 있게 되어 정전방전 보호회로의 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

정전방전 보호회로{CIRCUIT FOR PROTECTING ELECTROSTATIC DISCHARGE}
본 발명은 정전방전 보호회로에 관한 것으로, 특히 임의의 패드에 인가되는 고압 또는 저압의 정전펄스에 대해 인접하는 패드로 연결경로를 형성하도록 하여 정전펄스의 방전을 분산시키기에 적당하도록 한 정전방전 보호회로에 관한 것이다.
종래의 정전방전 보호회로를 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1은 종래 정전방전 보호회로의 레이아웃도로서, 이에 도시한 바와같이 패키지 외부의 핀(미도시)을 통해 입력되는 전기신호는 패드(PAD1,PAD2)에 인가되고, 다시 패드(PAD1,PAD2)에 각각 접속되어 정전펄스를 방전하는 정전방전 보호부(ESD1,ESD2)를 통해 내부 입력버퍼(BUF1,BUF2)로 입력된다.
이때, 상기 정전방전 보호부(ESD1)는 도2의 회로도에 도시한 바와같이 상기 패드(PAD1)와 내부 입력버퍼(BUF1) 사이에 접속된 저항(R1)과; 상기 패드(PAD1)의 출력단과 저항(R1) 사이에 컬렉터가 접속되고, 에미터가 접지(VSS)된 엔피엔 바이폴라 트랜지스터(Q1)와; 상기 패드(PAD1)의 출력단과 저항(R1) 사이에 베이스와 에미터가 공통 접속되고, 상기 엔피엔 바이폴라 트랜지스터(Q1)의 베이스에 컬렉터가 접속된 피엔피 바이폴라 트랜지스터(Q2)와; 상기 엔피엔 바이폴라 트랜지스터(Q1)의 에미터에 애노드(anode)가 접속되고, 그의 컬렉터에 캐소드(cathode)가 접속된 다이오드(D1)와; 상기 저항(R1)과 내부 입력버퍼(BUF1) 사이에 드레인이 접속되고, 게이트와 소스가 공통 접지(VSS)된 엔모스 트랜지스터(Q3)로 이루어진다.
한편, 도3은 상기한 바와같은 정전방전 보호부(ESD1)가 구현된 실리콘 웨이퍼 상의 단면도로서, 피형 기판(1) 상의 일부에 엔형 웰(2)을 형성한 다음 고농도 피형 및 엔형 불순물이온을 순차적으로 주입하여 피형 및 엔형 고농도영역(p+,n+)을 형성하고, 게이트전극(3)을 형성하여 각각의 소자들을 형성한 다음 패드(PAD1)와 접지(VSS)에 접속되는 배선을 형성하여 구현한다.
상기한 바와같은 정전방전 보호부(ESD1)는 상기 패드(PAD1)를 통해 입력되는 전기신호가 정상적인 신호에 비해 훨씬 높거나 낮을 경우에 실리콘 제어 정류기(silicon controlled rectifier : SCR)로 동작하는 엔피엔 및 피엔피 트랜지스터(Q1,Q2) 그리고 다이오드(D1), 저항(R1) 및 클램핑(clamping) 동작을 하는 엔모스 트랜지스터(Q3)를 통해 접지(VSS)로 방전시킨다.
따라서, 고압 또는 저압의 정전펄스가 내부 입력버퍼(BUF1)에 인가되기 전에 정전방전 보호부(ESD1)를 통해 방전되어 내부회로를 보호하게 된다.
그러나, 상기한 바와같은 종래의 정전방전 보호회로는 패드에 고압 또는 저압의 정전펄스가 인가되면 해당 패드에 접속된 정전방전 보호부가 개별적으로 정전펄스를 방전시킴에 따라 다수의 정전방전 보호부를 효과적으로 활용하지 못하여 방전이 취약하며, 기대치 이상의 정전펄스가 인가되는 경우에 방전능력의 한계로 인해 내부회로가 파괴되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 임의의 패드에 인가되는 고압 또는 저압의 정전펄스에 대해 인접하는 패드로 연결경로를 형성하도록 하여 정전펄스의 방전을 분산시킬 수 있는 정전방전 보호회로를 제공하는데 있다.
도1은 종래 정전방전 보호회로의 레이아웃도.
도2는 도1에 있어서, 정전방전 보호부의 회로도.
도3은 도2에 있어서, 정전방전 보호부가 구현된 실리콘 웨이퍼 상의 단면도.
도4는 본 발명의 제1실시예를 보인 회로구성도.
도5는 도4에 있어서, 방전경로 형성부가 구현된 실리콘 웨이퍼 상의 단면도.
도6은 본 발명의 제2실시예를 보인 회로구성도.
도7은 도6에 있어서, 방전경로 형성부가 구현된 실리콘 웨이퍼 상의 단면도.
***도면의 주요부분에 대한 부호의 설명***
PAD11,PAD12:패드 ESD11,ESD12:정전방전 보호부
BUF11,BUF12:내부 입력버퍼 11:방전경로 형성부
Q11,Q12:엔모스트랜지스터
상기한 바와같은 본 발명의 목적을 달성하기 위한 정전방전 보호회로는 패키지 외부의 핀을 통해 전기신호를 인가받는 다수의 패드와; 상기 패드에 각각 접속되어 인가된 전기신호가 정전펄스일 경우에 이를 방전하는 정전방전 보호부와; 상기 정전방전 보호부에 각각 접속되어 정전펄스가 아닐 경우에 정전방전 보호부로부터 전기신호를 입력받는 내부 입력버퍼와; 상기 임의의 패드에 정전펄스가 인가되면, 다수의 패드 및 그에 각각 접속된 정전방전 보호부로 방전경로가 형성되도록 인접하는 패드 사이에 각각 접속되는 방전경로 형성부를 구비하여 구성되는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 정전방전 보호회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도4는 본 발명의 제1실시예를 보인 회로구성도로서, 이에 도시한 바와같이 패키지 외부의 핀(미도시)을 통해 입력되는 전기신호는 패드(PAD11,PAD12)에 인가되고, 다시 정전기를 방전하는 정전방전 보호부(ESD11,ESD12)를 통해 내부 입력버퍼(BUF11,BUF12)로 입력되며, 이때 점선 블록으로 표시된 방전경로 형성부(11)는 상기 패드(PAD11)에 게이트 및 드레인이 공통 접속된 엔모스 트랜지스터(Q11)의 소스를 상기 패드(PAD12)에 게이트 및 소스가 공통 접속된 엔모스 트랜지스터(Q12)의 드레인과 접속되도록 구성되며, 상기 정전방전 보호부(ESD11,ESD12)는 종래와 동일하게 구성된다.
그리고, 도5는 상기한 바와같은 방전경로 형성부(11)가 구현된 실리콘 웨이퍼 상의 단면도로서, 이에 도시한 바와같이 정전방전 보호부(ESD11,ESD12)가 종래와 동일하게 형성될 때, 피형 기판(1) 상의 일부에 고농도 엔형 불순물이온을 순차적으로 주입하여 엔형 고농도영역(n+)을 형성하고, 게이트전극(3)을 형성하여 소자들을 형성한 다음 패드(PAD11,PAD12)와 각각 접속되는 배선을 형성하여 구현한다.
이때, 상기 방전경로 형성부(11)에 구현된 엔모스 트랜지스터(Q11,Q12)는 게이트에 고전위의 전압이 인가될때만 정상적으로 동작하는 클램프(clamp) 트랜지스터로서, 정상적인 동작에서는 전류경로가 형성되지 않기 때문에 패드(PAD11,PAD12)간에 서로 영향을 주지 않지만, 일예로 일측 패드(PAD11)에 저전위가 인가되고, 타측 패드(PAD12)에 정상적인 입력전압보다 크거나 작은 전압(즉, 정전펄스)이 인가되면 클램프 트랜지스터의 항복(breakdown)현상에 의해 많은 양의 전류가 흐르게 되므로, 패드(PAD11,PAD12) 간에 전류경로가 형성되어 패드(PAD11,PAD12)에 각각 접속된 정전방전 보호부(ESD11,ESD12)를 통해 정전펄스가 방전된다.
한편, 도6은 상기 방전경로 형성부(11)의 제2 실시예를 보인 회로구성도로서, 이에 도시한 바와같이 상기 패드(PAD11,PAD12)에 애노드(anode)가 각각 접속되고, 캐소드(cathode)가 서로 맞물리게 접속되는 다이오드(D11,D12)로 구성된다.
그리고, 도7은 상기한 바와같은 본 발명의 제2 실시예에 따른 방전경로 형성부(11)가 구현된 실리콘 웨이퍼 상의 단면도로서, 이에 도시한 바와같이 정전방전 보호부(ESD11,ESD12)가 종래와 동일하게 형성될 때, 피형 기판(1) 상의 일부에 엔형 웰(2)을 형성한 다음 엔형 웰(2) 상의 일부에 고농도 피형 및 엔형 불순물이온을 순차적으로 주입하여 피형 및 엔형 고농도영역(p+,n+)을 형성함으로써, 소자들을 형성한 다음 패드(PAD11,PAD12)와 각각 접속되는 배선을 형성하여 구현한다.
상기한 바와같은 본 발명의 제2 실시예에 따른 방전경로 형성부(11)의 다이오드(D11,D12)는 상기 본 발명의 제1 실시예에 따른 클램프 트랜지스터와 마찬가지로 패드(PAD11,PAD12)에 정상적인 전압이 인가될 경우에는 전류경로가 형성되지 않지만, 어느 하나의 패드(PAD11,PAD12)에 크거나 낮은 전압이 인가되면, 상기 다이오드(D11,D12)의 항복현상에 의해 많은 양의 전류가 흐르게 되므로, 인접하는 패드(PAD11,PAD12) 간에 전류경로가 형성되어 패드(PAD11,PAD12)에 각각 접속된 정전방전 보호부(ESD11,ESD12)를 통해 정전펄스가 방전된다.
상기한 바와같은 본 발명에 의한 정전방전 보호회로는 임의의 패드에 인가되는 고압 또는 저압의 정전펄스에 대해 인접하는 패드로 연결경로가 형성되도록 하여 정전펄스의 방전을 분산시킴에 따라 방전효율을 높이고, 보다 높은 전압의 정전펄스에 대해서 내부회로를 보호할 수 있게 되어 정전방전 보호회로의 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 패키지 외부의 핀을 통해 전기신호를 인가받는 다수의 패드와; 상기 패드에 각각 접속되어 인가된 전기신호가 정전펄스일 경우에 이를 방전하는 정전방전 보호부와; 상기 정전방전 보호부에 각각 접속되어 정전펄스가 아닐 경우에 정전방전 보호부로부터 전기신호를 입력받는 내부 입력버퍼와; 상기 임의의 패드에 정전펄스가 인가되면, 다수의 패드 및 그에 각각 접속된 정전방전 보호부로 방전경로가 형성되도록 인접하는 패드 사이에 각각 접속되는 방전경로 형성부를 구비하여 구성되는 것을 특징으로 하는 정전방전 보호회로.
  2. 제 1 항에 있어서, 상기 방전경로 형성부는 상기 인접하는 일측 패드에 게이트 및 드레인이 접속되는 제1엔모스 트랜지스터와; 상기 인접하는 타측 패드에 게이트 및 소스가 접속되며, 제1엔모스 트랜지스터의 소스에 드레인이 접속되는 제2엔모스 트랜지스터로 구성되는 것을 특징으로 하는 정전방전 보호회로.
  3. 제 1 항에 있어서, 상기 방전경로 형성부는 상기 각각의 인접하는 패드에 애노드가 각각 접속되고, 캐소드가 서로 맞물리게 접속되는 제1,제2 다이오드로 구성되는 것을 특징으로 하는 정전방전 보호회로.
KR1019990029976A 1999-07-23 1999-07-23 정전방전 보호회로 Expired - Fee Related KR100324322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990029976A KR100324322B1 (ko) 1999-07-23 1999-07-23 정전방전 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990029976A KR100324322B1 (ko) 1999-07-23 1999-07-23 정전방전 보호회로

Publications (2)

Publication Number Publication Date
KR20010010861A KR20010010861A (ko) 2001-02-15
KR100324322B1 true KR100324322B1 (ko) 2002-02-16

Family

ID=19604001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990029976A Expired - Fee Related KR100324322B1 (ko) 1999-07-23 1999-07-23 정전방전 보호회로

Country Status (1)

Country Link
KR (1) KR100324322B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004802A (ko) * 1992-08-12 1994-03-16 존 엠. 클락 3세 Npn 바이폴라 트랜지스터를 사용한 정전방전(esd) 보호
JPH06151717A (ja) * 1992-11-04 1994-05-31 Rohm Co Ltd 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ
JPH0964281A (ja) * 1995-08-29 1997-03-07 Sanyo Electric Co Ltd 集積回路の静電気保護回路
JPH1050937A (ja) * 1996-07-29 1998-02-20 Nec Corp 集積回路の静電保護回路
KR19980059897A (ko) * 1996-12-31 1998-10-07 문정환 정전기(eds) 보호회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940004802A (ko) * 1992-08-12 1994-03-16 존 엠. 클락 3세 Npn 바이폴라 트랜지스터를 사용한 정전방전(esd) 보호
JPH06151717A (ja) * 1992-11-04 1994-05-31 Rohm Co Ltd 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ
JPH0964281A (ja) * 1995-08-29 1997-03-07 Sanyo Electric Co Ltd 集積回路の静電気保護回路
JPH1050937A (ja) * 1996-07-29 1998-02-20 Nec Corp 集積回路の静電保護回路
KR19980059897A (ko) * 1996-12-31 1998-10-07 문정환 정전기(eds) 보호회로

Also Published As

Publication number Publication date
KR20010010861A (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
US6919603B2 (en) Efficient protection structure for reverse pin-to-pin electrostatic discharge
KR101784061B1 (ko) 과도 전압 보호 회로 및 디바이스
US5218222A (en) Output ESD protection circuit
US8049250B2 (en) Circuit and method for power clamp triggered dual SCR ESD protection
KR100220385B1 (ko) 정전기 보호 소자
US5991134A (en) Switchable ESD protective shunting circuit for semiconductor devices
EP0324185B1 (en) Input protecting circuit in use with a MOS semiconductor device
JPH05183109A (ja) 静電放電回路
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
US6411480B1 (en) Substrate pumped ESD network with trench structure
JP2003517215A (ja) 改良型ｅｓｄダイオード構造
CN103579224A (zh) Esd保护
US20090323236A1 (en) Semiconductor device
US20020163768A1 (en) Electrostatic discharge protection circuit using diodes
KR20020020632A (ko) 반도체집적회로장치
KR100194496B1 (ko) 반도체 장치
KR100325190B1 (ko) 반도체집적회로
US6646840B1 (en) Internally triggered electrostatic device clamp with stand-off voltage
US6894351B2 (en) Semiconductor device for electrostatic protection
US6894881B1 (en) ESD protection methods and devices using additional terminal in the diode structures
KR19980018323A (ko) Ｅｓｄ 보호 반도체 회로 및 ｅｓｄ 보호 회로
KR100324322B1 (ko) 정전방전 보호회로
US6583475B2 (en) Semiconductor device
KR100591125B1 (ko) 정전기적 방전으로부터의 보호를 위한 게이트 접지 엔모스트랜지스터
KR0158626B1 (ko) 전원단자의 정전기 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990723

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20101224

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee