KR100297788B1

KR100297788B1 - Data demodulating apparatus

Info

Publication number: KR100297788B1
Application number: KR1019990003052A
Authority: KR
Inventors: 문선수
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1999-01-30
Filing date: 1999-01-30
Publication date: 2001-09-26
Also published as: KR20000052149A

Abstract

본 발명은 복조장치에 관한 것으로, 보다 상세하게는, 다중의 FSK 신호에 대한 레벨 검출을 통하여 데이터를 복조하는 데이터 복조장치에 관한 것이다. 데이터 복조장치는 안테나를 통하여 입력된 신호를 복조하여 출력되는 다중 레벨의 FSK 신호로부터 원래의 데이터를 복조하는 장치에 있어서, 상기 다중 레벨의 FSK 신호를 소정 레벨로 진폭 제한하여 출력하는 리미터, 상기 리미터에서 출력되는 FSK 신호를 소정 대역으로 통과시키는 대역통과필터, 입력되는 클럭 기간 상기 대역통과 필터를 통과한 FSK 신호를 샘플링하는 샘플링부, 샘플링부에서 출력되는 샘플링된 FSK 신호를 디지털로 변환시키는 아날로그/디지털 변환부, 복조 레벨에 대응하는 클럭을 발생시키며, 상기 아날로그/디지털 변환부에서 출력되는 디지털 데이터를 상기 샘플링부로 입력되는 클럭 기간 복원하고 데이터 프레임의 구조와 비교하여 일치하는 경우에 2진 데이터를 출력하는 제어부를 포함한다. 본 발명에 따르면, FSK 신호를 심벌 기간만큼 클럭을 발생하여 샘플링하기 때문에 어떤 레벨의 복조신호가 혼재되어도 정확한 레벨 검출에 의한 노이즈 없는 데이터 복원이 가능한 효과가 있다.The present invention relates to a demodulator, and more particularly, to a data demodulator for demodulating data through level detection for multiple FSK signals. The data demodulation device is a device for demodulating original data from a multi-level FSK signal output by demodulating a signal input through an antenna, the limiter for amplitude-limited outputting the multi-level FSK signal to a predetermined level, the limiter A bandpass filter for passing the FSK signal output from the predetermined band, a clock period for inputting, a sampling unit for sampling the FSK signal passing through the bandpass filter, and an analog / digital converter for digitally converting the sampled FSK signal output from the sampling unit A digital converter generates a clock corresponding to the demodulation level, and recovers the clock data inputted from the analog / digital converter to the sampling unit and compares the binary data when it matches with the structure of the data frame. It includes a control unit for output. According to the present invention, since the FSK signal is generated and sampled as many times as the symbol period, even if a demodulation signal of any level is mixed, it is possible to restore noise-free data by accurate level detection.

Description

Data demodulating apparatus

본 발명은 복조장치에 관한 것으로, 보다 상세하게는, 다중의 FSK(Frequency Shift Keying : 주파수 편이 방식, 이하 FSK라 지칭함) 신호에 대한 레벨 검출을 통하여 데이터를 복조하는 데이터 복조장치에 관한 것이다.The present invention relates to a demodulation device, and more particularly, to a data demodulation device for demodulating data through level detection for multiple frequency shift keying (FSK) signals.

무선전화기나 단말기 또는 무선 장치에 많이 사용되고 있는 FSK 변복조 장치에서 FSK로 변조된 신호를 복조할 때 종래에는 2레벨 FSK에 대해 레벨을 검출하는방법이 많이 사용되어 왔다.When demodulating a signal modulated by FSK in an FSK modulation / demodulation device that is widely used in a radiotelephone, a terminal, or a wireless device, a method of detecting a level with respect to a two-level FSK has conventionally been used.

도 1은 종래의 데이터 복조장치의 구성을 보이는 블록도 이다.1 is a block diagram showing the configuration of a conventional data demodulation device.

도 2는 2레벨 주파수 편이 방식에 따라 도 1의 장치에 입력되는 신호의 스펙트럼 도면이다.FIG. 2 is a spectral diagram of a signal input to the apparatus of FIG. 1 according to a two level frequency shifting scheme. FIG.

도 3은 도 1의 장치에 입/출력되는 신호의 파형도 이다.3 is a waveform diagram of signals input / output to the apparatus of FIG.

안테나(미도시)를 통하여 입력된 무선신호는 복조기(미도시)를 거치면서 베이스 밴드(Base Band) 신호로 복조되어 출력된다. 이때 출력되는 2레벨 FSK 신호는 제2도의 스팩트럼 도면 및 제3도의 입력신호에 잘 나타나 있다. 이 신호를 리미터(Limter)(100)에 입력하여 일정 레벨 이상의 신호들을 제거하고 대역통과 필터(Base Band Filter)(110)를 통과시켜 고조파 및 노이즈를 제거한다. 그리고 다이오드 검파기(Diode Detector)(120)에서 레벨 검파를 실시하고, 저역통과 필터(Low Pass Filter)(130)를 거쳐 쌍안정 멀티바이브레이터(Bistable Multivibrator)(140)에 입력한다. 다이오드 검파기(120)에서 출력되는 신호는 캐리어 클램프(Carrier Clamp)(150)를 거쳐 여기에서 출력되는 신호를 쌍안정 멀티바이브레이터(140)에 입력한다. 이렇게 두 신호를 입력받은 쌍안정 멀티바이브레이터(140)는 내부 신호처리를 거쳐 2진(Binary) 출력을 실행한다. 이때 출력되는 신호는 노이즈 제거를 위해 대역 통과 필터(110)로 피드 백(Feed Back)하여 위의 과정을 반복하게 되고 최종 출력되는 신호는 도 3의 출력신호와 같다.The wireless signal input through the antenna (not shown) is demodulated and output as a base band signal while passing through a demodulator (not shown). At this time, the output two-level FSK signal is well shown in the spectrum diagram of FIG. 2 and the input signal of FIG. The signal is input to the limiter 100 to remove signals of a predetermined level or more, and to pass through a base band filter 110 to remove harmonics and noise. The diode detector 120 performs level detection and inputs the signal to a bistable multivibrator 140 via a low pass filter 130. The signal output from the diode detector 120 is input to the bistable multivibrator 140 via a carrier clamp 150. Thus, the bistable multivibrator 140 receiving the two signals executes a binary output through internal signal processing. At this time, the output signal is fed back to the band pass filter 110 to remove noise, and the above process is repeated, and the final output signal is the same as the output signal of FIG. 3.

이와 같이 종래에는 아날로그 회로를 통해 FSK 복조신호 레벨을 검출하여 쌍안정 멀티바이브레이터(140)에서 2진 데이터를 출력하다보니 신호의 레벨이임계값(Threshold) 근처에서 정확한 검출이 안되어 에러가 발생하거나 노이즈에 의해 데이터가 깨지는 경우가 많았다.As described above, when the FSK demodulation signal level is detected through an analog circuit and the binary data is output from the bistable multivibrator 140, an error occurs or the noise occurs because the signal level is not detected accurately near the threshold. The data is often broken by

또한 2레벨의 FSK로만 복조된 신호는 레벨 검출이 가능하지만 2레벨 또는 4레벨을 같이 복조한 다중 FSK 복조신호에 대한 레벨 검출은 어려운 문제점이 있었다.In addition, the signal demodulated only by the two-level FSK can detect the level, but it is difficult to detect the level of the multiple FSK demodulated signal demodulated together with the two or four levels.

본 발명이 이루고자 하는 기술적인 과제는 다중 레벨의 FSK 복조신호로부터 에러없는 정확한 레벨 검출에 의한 데이터를 복원하는 데이터 복조장치를 제공하는데 있다.The technical problem to be achieved by the present invention is to provide a data demodulation device for recovering data by error-free accurate level detection from a multi-level FSK demodulation signal.

도 4는 본 발명에 따른 데이터 복조장치의 구성을 보이는 블록도 이다.4 is a block diagram showing the configuration of a data demodulation device according to the present invention.

도 5는 4레벨 주파수 편이 방식에 따라 도 4의 장치에 입력되는 신호의 스펙트럼 도면이다.5 is a spectral diagram of a signal input to the apparatus of FIG. 4 in accordance with a four-level frequency shifting scheme.

도 6은 도4의 장치에 입/출력되는 신호의 파형도 이다.6 is a waveform diagram of signals input / output to the apparatus of FIG.

본 발명이 이루고자 하는 기술적인 과제를 해결하기 위한 데이터 복조장치는 안테나를 통하여 입력된 신호를 복조하여 출력되는 다중 레벨의 FSK 신호로부터 원래의 데이터를 복조하는 장치에 있어서,The data demodulation device for solving the technical problem to be achieved by the present invention is a device for demodulating the original data from the multi-level FSK signal output by demodulating the signal input through the antenna,

상기 다중 레벨의 FSK 신호를 소정 레벨로 진폭 제한하여 출력하는 리미터;A limiter for amplitude-limiting the multi-level FSK signal to a predetermined level and outputting the amplitude limiter;

상기 리미터에서 출력되는 FSK 신호를 소정 대역으로 통과시키는 대역통과필터;A band pass filter for passing the FSK signal output from the limiter to a predetermined band;

입력되는 클럭 기간 상기 대역통과 필터를 통과한 FSK 신호를 샘플링하는 샘플링부;A sampling unit for sampling an FSK signal passing through the bandpass filter during an input clock period;

샘플링부에서 출력되는 샘플링된 FSK 신호를 디지털로 변환시키는 아날로그/디지털 변환부; 및An analog / digital converter converting the sampled FSK signal output from the sampling unit into digital; And

복조 레벨에 대응하는 클럭을 발생시키며, 상기 아날로그/디지털 변환부에서 출력되는 디지털 데이터를 상기 샘플링부로 입력되는 클럭 기간 복원하고 데이터 프레임의 구조와 비교하여 일치하는 경우에 2진 데이터를 출력하는 제어부를 포함하는 것이 바람직하다.A control unit for generating a clock corresponding to a demodulation level, restoring a clock period inputted from the analog / digital converter to the sampling unit, and outputting binary data when the data is matched with a structure of a data frame; It is preferable to include.

본 발명에서 제어부는 FSK 신호의 복조 레벨에 따라 다른 데이터 프레임의 구조를 내장하고 있으며, 상기 아날로그/디지털 변환부에서 출력되는 디지털 데이터를 상기 샘플링부로 입력되는 클럭 기간 복원하고 데이터 프레임의 구조와 비교하여 일치하지 않는 경우 상기 리미터에 입력되는 상기 FSK 신호의 최대 레벨까지 상기 복조레벨에 해당하는 클럭을 발생시켜 데이터를 복원하는 것을 특징으로 한다.In the present invention, the control unit has a structure of a different data frame according to the demodulation level of the FSK signal, and recovers the clock period inputted to the sampling unit from the digital data outputted from the analog / digital converter and compares the structure of the data frame. If it does not match, it is characterized by restoring data by generating a clock corresponding to the demodulation level up to the maximum level of the FSK signal input to the limiter.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 4에 도시된 장치는 입력되는 FSK 신호를 일정 레벨로 제한하는 리미터(400), 리미터(400)에서 출력되는 신호의 소정 대역만을 통과시키는 대역통과 필터(410), 대역통과 필터(410)에서 출력되는 신호를 외부에서 입력되는 클럭 제어신호에 따라 샘플링하는 샘플링부(420), 샘플링부(420)에서 출력되는 샘플링 신호를 디지털 신호로 변환하는 아날로그/디지털 변환부(430), 아날로그/디지털 변환부(430)에서 출력되는 디지털 신호를 샘플링부(420)로 출력시킨 클럭의 심벌 기간에 의한 데이터를 복원하여 데이터 프레임의 기본 구조와 비교하여 일치하는 경우 2진 데이터를 출력하는 제어부(440)로 구성된다.The apparatus illustrated in FIG. 4 includes a limiter 400 for limiting an input FSK signal to a predetermined level, a bandpass filter 410 for passing only a predetermined band of the signal output from the limiter 400, and a bandpass filter 410. A sampling unit 420 for sampling the output signal according to a clock control signal input from an external source, an analog / digital conversion unit 430 for converting a sampling signal output from the sampling unit 420 into a digital signal, and analog / digital conversion The controller 440 restores the data based on the symbol period of the clock output from the digital signal output from the unit 430 to the sampling unit 420 and compares it with the basic structure of the data frame. It is composed.

이하, 도 4∼도 6을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 4 to 6.

안테나(미도시)를 통하여 들어온 신호는 고주파 복조부(미도시)에서 복조하게 되고 여기서 출력되는 신호가 FSK 입력신호로 제5도의 4레벨 FSK의 스팩트럼 도면 및 제6도의 다중 레벨 입력신호에 잘 나타나 있다.The signal input through the antenna (not shown) is demodulated by a high frequency demodulator (not shown), and the output signal is well represented in the spectral diagram of the 4 level FSK of FIG. 5 and the multi level input signal of FIG. have.

리미터(400)는 FSK 신호를 일정 레벨로 제한하고 대역통과 필터(410)는 일정 레벨로 제한된 신호중 일정 대역의 신호만을 통과시킨다.The limiter 400 limits the FSK signal to a predetermined level, and the bandpass filter 410 passes only a signal of a predetermined band among the signals limited to the predetermined level.

대역통과 필터(410)에서 출력된 신호가 샘플링부(420)로 입력되면, 제어부(440)에서는 샘플링하기 위한 기본 복조 레벨에 해당하는 심벌 기간의 기본값으로 셋팅된 클럭을 샘플링부(420)로 출력한다.When the signal output from the bandpass filter 410 is input to the sampling unit 420, the control unit 440 outputs a clock set as a default value of a symbol period corresponding to a basic demodulation level for sampling to the sampling unit 420. do.

샘플링부(420)는 대역통과 필터(410)에서 출력되는 신호를 제어부(440)에서 출력된 초기 클럭을 가지고 심벌 기간만큼 샘플링을 실시한다.The sampling unit 420 samples the signal output from the bandpass filter 410 by the symbol period with the initial clock output from the control unit 440.

아날로그/디지털 변환부(430)는 샘플링부(420)에서 샘플링된 신호를 디지털로 변환하여 제어부(440)로 출력한다.The analog / digital converter 430 converts the signal sampled by the sampling unit 420 into digital and outputs the digital signal to the controller 440.

제어부(440)는 아날로그/디지털 변환부(430)에서 출력되는 디지털 신호로 샘플링부(420)에 초기에 보낸 클럭의 심벌 기간에 의한 데이터를 복원하여 데이터 프레임의 기본 구조와 비교하여 같은 경우에 2진 데이터를 출력한다. 제어부(440)에 있는 데이터 프레임의 기본 구조는 FSK 복조 레벨에 따라 달리하여 가진다.The control unit 440 is a digital signal output from the analog / digital converter 430 to restore the data according to the symbol period of the clock initially sent to the sampling unit 420 to compare the basic structure of the data frame with the same case. Print binary data. The basic structure of the data frame in the controller 440 is different depending on the FSK demodulation level.

만약 초기에 보낸 심벌 기간 클럭이 맞지 않으면 제어부(440)에서 제2의 복조 레벨에 해당하는 심벌 기간 클럭을 샘플링부(420)로 출력시켜 다시 샘플링하도록 한다. 이 결과값을 아날로그/디지털 변환부(430)로 보내 디지털 신호로 변화시켜 제어부(440)로 출력한다. 제어부(440)는 두 번째 보냈던 클럭의 심벌 기간에 의한 데이터를 복원하여 데이터 프레임의 기본 구조와 비교하여 같은 경우에 2진 데이터를 출력한다.If the initially sent symbol period clock is not correct, the controller 440 outputs the symbol period clock corresponding to the second demodulation level to the sampling unit 420 to sample again. The resultant value is sent to the analog / digital converter 430 to be converted into a digital signal and output to the controller 440. The control unit 440 restores the data by the symbol period of the second clock and compares it with the basic structure of the data frame to output binary data in the same case.

그러나 이번에도 보낸 심벌 기간 클럭이 맞지 않으면, 제어부(440)에서 제3의 복조 레벨에 해당하는 심벌 기간 클럭을 샘플링부(420)로 출력시켜 다시 샘플링하도록 한다. 이 결과값을 아날로그/디지털 변환부(430)로 보내 디지털 신호로 변화시켜 제어부(440)로 출력한다. 제어부(440)는 세 번째 보냈던 클럭의 심벌 기간에 의한 데이터를 복원하여 데이터 프레임의 기본 구조와 비교하여 같은 경우에 2진 데이터를 출력하는데 도 6의 출력신호에 잘 나타나 있다.However, if the sent symbol period clock does not match again, the controller 440 outputs the symbol period clock corresponding to the third demodulation level to the sampling unit 420 to sample again. The resultant value is sent to the analog / digital converter 430 to be converted into a digital signal and output to the controller 440. The control unit 440 restores the data according to the symbol period of the third sent clock and outputs binary data in the same case compared with the basic structure of the data frame, as shown in the output signal of FIG. 6.

이와 같이 리미터(400)에 입력되는 FSK 복조 신호 레벨의 최대 레벨까지 데이터 복원을 했는데도 데이터 프레임의 기본 구조와 맞지 않아 에러가 발생할 경우, 복조 신호의 최대 레벨의 심벌 기간까지만 클럭을 샘플링부(420)로 출력한다. 이 같은 과정을 한 싸이클 동안 실행하면 대부분 에러없이 복조 데이터가 완전 생성된다. 하지만 초기나 중간에 위상 동기 루프(PLL : Phase-Locked Loop)의 락(Lock)이 잘 안되거나, 시스템이 불안해 에러가 발생하면 다시 위의 과정을 한 사이클 반복 실시한다. 그리하여 에러가 없는 완전한 복조 심벌을 복원할 수 있게된다.As described above, when an error occurs because the data is not restored to the maximum level of the FSK demodulation signal level input to the limiter 400 and the error does not match the basic structure of the data frame, the sampling unit 420 only clocks up to the symbol period of the maximum level of the demodulation signal. Will output If this process is performed during one cycle, most of the demodulated data is completely generated without error. However, if the phase-locked loop (PLL) is not locked properly or the system is unstable at the beginning or the middle, an error occurs and the above process is repeated one cycle. Thus, it is possible to recover the complete demodulation symbol without errors.

본 발명은 상술한 실시 예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.The present invention is not limited to the above-described embodiments and can be modified by those skilled in the art within the spirit of the invention.

상술한 바와 같이 본 발명에 따르면, FSK 신호를 심벌 기간만큼 클럭을 발생하여 샘플링하기 때문에 어떤 레벨의 복조신호가 혼재되어도 정확한 레벨 검출에 의한 노이즈 없는 데이터 복원이 가능한 효과가 있다.As described above, according to the present invention, since the clock is generated and sampled for the FSK signal by the symbol period, even if a demodulation signal of any level is mixed, noise-free data recovery by accurate level detection is possible.

Claims

In the apparatus for demodulating the original data from the multi-level FSK signal output by demodulating the signal input through the antenna,

A limiter for amplitude-limiting the multi-level FSK signal to a predetermined level and outputting the amplitude limiter;

A band pass filter for passing the FSK signal output from the limiter to a predetermined band;

A sampling unit for sampling an FSK signal passing through the bandpass filter during an input clock period;

An analog / digital converter converting the sampled FSK signal output from the sampling unit into digital; And

A control unit for generating a clock corresponding to a demodulation level, restoring a clock period inputted from the analog / digital converter to the sampling unit, and outputting binary data when the data is matched with a structure of a data frame; Data demodulation device comprising.

The method of claim 1, wherein the control unit

A data demodulation device comprising a structure of a data frame different in accordance with a demodulation level of an FSK signal.

The method of claim 2, wherein the control unit

When the digital data output from the analog / digital converter is restored during the clock period input to the sampling unit and does not match with the structure of the data frame, the demodulation level corresponds to the maximum level of the FSK signal input to the limiter. A data demodulation device, comprising: generating a clock to restore data.