KR100289674B1 - 노광방법및노광장치 - Google Patents
노광방법및노광장치 Download PDFInfo
- Publication number
- KR100289674B1 KR100289674B1 KR1019980001267A KR19980001267A KR100289674B1 KR 100289674 B1 KR100289674 B1 KR 100289674B1 KR 1019980001267 A KR1019980001267 A KR 1019980001267A KR 19980001267 A KR19980001267 A KR 19980001267A KR 100289674 B1 KR100289674 B1 KR 100289674B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- size
- temperature
- alignment marks
- exposure
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
- G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
- G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
- G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
- G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
Landscapes
- Health & Medical Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Atmospheric Sciences (AREA)
- Toxicology (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 규정된 패턴을 반도체기판 상으로 형성하기 위한 노광방법으로, 반도체기판의 크기를 측정하는 단계, 반도체기판의 설계 크기 및 측정된 크기 사이의 오차를 판정하는 단계; 설계 크기를 교정하기 위하여 반도체기판을 가열하거나 냉각시키는 단계 및 반도체기판 상의 규정된 패턴을 노출시키는 단계를 구비한다. 더욱이, 본 발명은 규정된 패턴을 반도체기판 상으로 형성하기 위한 노광장치로, 노광을 반도체기판 상으로 향하게 하는 광원, 반도체기판 상에 형성된 정렬마크를 검출하기 위한 검출기 및 정렬마크가 검출된 경우에 반도체기판에 대한 위치 정보를 검출하기 위한 기판위치센서를 구비한다.
또한 노광장치에는 기판위치센서로부터의 출력신호로부터 반도체기판의 크기를 측정하고 반도체기판의 설계 크기 및 측정된 크기 사이의 오차를 검출하기 위한 신호처리부가 제공된다. 더욱이, 노광장치에는 이러한 신호처리부로부터의 출력에 근거하여 반도체기판을 가열하거나 냉각시키기 위한 온도조절 메카니즘이 더 제공된다.
Description
본 발명은 노광방법 및 노광장치에 관한 것으로, 특히 마스크 상에 형성된 회로패턴이 반도체기판 상으로 위치하고 회로패턴이 전사되는 노광장치 및 노광방법에 관한 것이다.
최근에는, 반도체 집적회로에 있어서의 고집적도에 대한 요구가 증가해오고 있다. 따라서, 반도체 집적회로 상으로 형성되는 패턴 치수의 소형화가 추진되는 경향이 있어왔다. 패턴 치수의 소형화가 진행됨에 따라, 반도체기판 상에 마스크패턴을 겹치는 경우에 필요한 레지스트레이션 정확도가 극히 정밀해진다.
반도체 집적회로의 제조에 있어서, 필요한 레지스트레이션 정확도는 대략 형성될 패턴의 최소 치수의 1/4 - 1/3 로 생각된다. 이하에서, 전형적인 반도체 집적회로인 DRAM (dynamic random access memory) 의 일례가 이러한 레지스트레이션 정확도를 설명하기 위해 이용된다.
예를 들어, 64 MB (megabyte) 용량을 갖는 DRAM 에서, 반도체기판 상으로 형성되는 패턴에 있어서의 최소 치수는 약 0.35 ㎛ 이다. 그러므로, 이 경우에 필요한 레지스트레이션 정확도는 대략 0.10 ㎛ 이다. 256 MB DRAM 에서는 반도체기판 상으로 형성되는 패턴의 최소 치수는 약 0.25 ㎛ 이고, 그러므로 필요한 레지스트레이션 정확도는 대략 0.07 ㎛ 이다. 더욱이, 1 GB (gigabyte) 용량을 갖는 DRAM 에 있어서, 반도체기판 상으로 형성되는 패턴의 최소 치수는 약 0.18 ㎛ 이고, 따라서 필요한 레지스트레이션 정확도는 대략 0.05 ㎛ 로 극히 정밀하다.
여기에서, 예를 들어 반도체기판 본래의 변형이나 노광장치 본래의 기계적 정확성과 같이 레지스트레이션 정확도에 영향을 미치는 많은 요인이 있다. 더욱이, 레지스트레이션 정확도를 분류하는 여러가지 방법이 있다. 이러한 방법은 칩 간의 레지스트레이션 및 칩 내의 레지스트레이션을 구별하는 방법을 포함한다.
도 4 는 칩간의 레지스트레이션의 상태를 설명하기 위하여 반도체기판을 도시하는 개략적인 평면도이다. 도 4 에 도시된 바와 같이, 칩 간의 레지스트레이션용 정렬마크 (A) 가 미리 각각의 칩에 형성된다. 그래서, 이러한 정렬마크 (A) 를 기준으로 이용하여 반도체기판 (35) 상에 마스크패턴을 정확히 겹치게하는 것이 목표이다. 그러므로, 한 칩에만 집중함으로써, 칩 상의 복수의 정렬마크 모두에 대하여 마스크패턴이 정확하게 겹치는지 여부에 관한 문제가 발생한다. 도 4 에서, 점선은 이전의 노광공정에서 노출된 영역을 나타내고, 실선은 다음 노광공정에서 노출될 영역을 나타낸다. 도 4 에서, 상기 둘 사이에는 큰 차이가 있지만, 이러한 차이는 도면에서는 과장되어 있고, 실제적인 차이는 작다.
반면에, 도 5a 및 도 5b 는 칩 내의 레지스트레이션을 설명하기 위한 칩의 개략적인 평면도를 보인다. 칩 내의 레지스트레이션에 있어서, 칩 내에서의 복수의 정렬마크 (A - I) 나 수 개의 지점에 대하여 마스크패턴을 정확하게 겹치게 하는 것이 목표이다. 도 5 (a) 에서, 마스크패턴은 정렬마크 (A) 상에 정확하게 놓인다. 그러나, 다른 정렬마크 (B - H) 상으로는 정확히 놓이지 않는다. 도시된 특별한 경우에서, 반도체기판 (35) 은 설계 치수보다 다소 작다. 더욱이, 도 5 (b) 에서, 정렬마크 (A) 상에 마스크패턴이 정확히 놓이지만, 다른 정렬마크 (B - H) 는 정렬마크 (A) 에 대하여 회전하는 방향으로 다소 이동되어 있다.
칩 간의 레지스트레이션 정확도는 노광장치의 정렬센서의 정확성 및 스테이지 정확도 등에 의해 주로 영향을 받는다. 반면에, 칩 내의 레지스트레이션 정확도는 주로 노광장치에 사용되는 렌즈의 왜곡 (휨, 뒤틀림, 배율에 있어서의 불안정) 및 레티클 (reticle) 회전 등에 의하여 영향을 받는다.
칩 간의 레지스트레이션 정확도 및 칩 내의 레지스트레이션 정확도를 향상시키기 위한 방법은 지금까지 절박한 연구의 주제가 되어왔다. 특히, 256 MB DRAM 과 같은 고집적 메모리를 제조하는 경우 칩 내의 레지스트레이션 정확도를 높이는 매우 중요한 문제에 초점이 맞추어졌다. 이하에서 기재되는 바와 같이 이것에는 두가지 중요한 이유가 있다.
첫번째 이유는 실리콘질화막, 실리콘산화막 및 다결정 필름 등이 반도체기판 상에 형성될 때 반도체기판의 변형을 일으키며 따라서 레지스트레이션 오차 (참조문헌 : Akira IMAI 등, SPIE 2726 권, 104 -112 쪽) 를 초래한다는 것을 알기 때문이다. 두번째 이유는 반도체기판이 소정의 비율로 확장하거나 수축하면 칩 크기가 커짐에 따라 칩 내의 레지스트레이션에 있어서의 오차의 정도가 또한 증가하기 때문이다.
도 6 은 칩 내의 레지스트레이션 오차를 설명하기 위한 단일 칩의 평면도이다. 외곽에 사각형 형태를 갖는 검정 사각형을 레지스터 (register) 함으로써 칩 상에 노출 패턴이 겹쳐진다. 도 7 은 반도체기판 상에 형성된 필름 두께와 필름 타입 및 반도체기판의 변형 양 사이의 관계를 도시하는 테이블이다. 도 6 에 도시된 바와 같이, 반도체기판의 변형에 의해 야기된 칩 내의 레지스트레이션에 있어서의 이러한 오차의 예는 보다 긴 방향이 22 mm 의 길이를 갖는 반도체기판에 기초한다. 두개의 레지스트레이션 오차측정마크를 칩의 보다 긴 방향으로 위치시키고, 다른 재질로 된 필름을 형성시킴으로써 반도체기판에 생긴 변형의 정도를 조사하였다. 도 7 의 테이블에 도시된 바와 같이, 대응하는 결과로부터 약 0.1 - 0.2 ㎛ 의 최대 레지스트레이션 오차가 칩 내에 생긴 것을 알 수 있는데, 이 오차는 어떤 교정도 취해지지 않는다면 256 MB DRAM 메모리나 등가의 장치를 제조하는데 부적합하다.
종래의 기술에서, 투사 및 노광장치에 있어서 투사 배율이 다소 조절되는 방법이 반도체기판의 변형에 의해 초래된 칩 내의 레지스트레이션 오차를 교정하기 위하여 제공되어 왔다. 이러한 실예가 이하에서 기재된다.
도 8 은 칩 내의 레지스트레이션 오차를 교정하기 위한 방법에 대한 종래 기술의 실예를 도시하는 플로우챠트이다. 도 9 는 레지스트레이션 오차를 계산하기위하여 웨이퍼 상에 형성된 정렬마크를 도시한다. 이러한 교정 방법에서, 우선 도 8 의 A 단계에서, 포토레지스트가 도포된 반도체기판이 노광장치로 운반되어 홀더에 마운트된다. 그 다음에, 도 8 의 B 단계에서, 반도체기판이 정렬된다. C 단계에서는, 반도체기판 상의 수 개의 지점에서의 오차의 양이 노광장치의 정렬센서에 의해 측정된다. 만일, 예를 들어, 반도체기판의 외곽 근처의 네 지점 (정렬마크 (J - M)) 에서 오차가 측정된다면, C 단계 및 D 단계에서 다음 방정식을 이용하여 X 방향 및 Y 방향으로 반도체기판의 변형을 판정할 수 있다.
X 방향으로의 변형 : (dX4 + dX3)/Lx(ppm) ... 방정식 (1)
Y 방향으로의 변형 : (dY1 + dY2)/Ly(ppm) ... 방정식 (2)
여기에서, dY1 은 정렬마크 (J) 에서 Y 방향으로의 오차이고, -dY2 는 정렬마크 (K) 에서 Y 방향으로의 오차이며, 어떤 것도 정렬마크에 대한 동등한 값을 나타내지 않는다. 더욱이, -dX3 는 정렬마크 (L) 에서 X 방향으로의 오차이고, dX4 는 정렬마크 (M) 에서 X 방향으로의 오차이다. 오차는 설계치 및 반도체기판의 중심이 정확히 위치할 때의 측정치 사이의 차이다. 더욱이, Ly 는 정렬마크 (J, K) 사이의 거리이고, Lx 는 정렬마크 (L, M) 사이의 거리이다. 기재를 간단히 하기 위하여, 정렬마크 (J, K) 에서 X 방향의 오차는 0 으로 하고, 정렬마크 (L, M) 에서 Y 방향의 오차는 0 으로 취해졌다.
최종적으로, F 단계에서, 이동, 회전, 수직성, 크기 감소 등에 교정이 가해진다. 이러한 교정과 병행하여, G 단계 및 H 단계에서는, 이전 단계에서 유도된바와 같이 기판의 변형비로부터 투사 배율에의 교정의 양이 결정되고, 투사 배율이 교정될 때 반도체기판은 I 단계에서 노광된다.
그러나, 상기한 칩 내의 레지스트레이션을 교정하기 위한 종래 기술의 방법은 다음의 문제점을 수반한다. 즉, 투사 배율의 미세한 조절은 투사 렌즈의 그룹 간의 공기 압력을 변화시켜서 투사 렌즈 및 공기 사이의 굴절율을 변화시킴으로써 수행된다. 그러나, 굴절율 조절의 범위에 대하여 렌즈 설계로 인한 한계가 있다. 구체적으로, 축소 투사법을 이용하는 노광장치의 투사 배율이 반도체기판의 변형비로 변환된다면, 가능한 변화는 약 5 - 10 ppm 의 범위로 제한된다.
더욱이, 전형적인 등배 노광장치인 등배 X 레이 노광장치에 있어서, 배율의 비율을 조절하는 것은 원리상 불가능하고, 따라서 반도체기판에서 발생하는 어떤 변형도 이러한 방식으로는 교정될 수 없다.
본 발명의 목적은 사용되는 노광시스템의 타입에 관계없이 칩 내의 정확한 레지스트레이션이 반도체기판에서의 광범위한 변형비에 대하여 달성될 수 있는 노광장치 및 노광방법을 제공하는 것이다.
상기한 목적을 달성하기 위하여, 본 발명은 규정된 패턴을 반도체기판 상으로 형성하기 위한 노광방법에 다음과 같은 단계를 구비한다. 즉, 반도체기판의 크기를 측정하고, 반도체기판의 측정된 크기 및 설계 크기 사이의 차이를 알아낸다. 그래서, 반도체기판을 그 설계 크기로 교정하기 위하여 반도체기판을 가열하거나 냉각한다. 반도체기판 상에 규정된 패턴의 빛을 노출시킨다.
이하에서 상기한 바와 같이 구비된 본 발명의 작용을 기재한다. 각각의 반도체 제조 단계에서 반도체기판의 온도가 변한다. 더욱이, 반도체기판 상에 형성되는 다양한 필름의 작용으로 인하여, 반도체기판의 실제 크기 및 그 설계 크기 사이에 오차가 발생할 수도 있다. 그러나, 본 발명에서는, 어떠한 오차도 제거되도록 반도체기판의 온도를 조절한 후에, 패턴이 노광된다. 그러므로, 항상 정확한 노광을 수행할 수 있다.
본 발명에 따른 노광장치는 반도체기판 상으로 노광을 비추기 위한 광원, 반도체기판 상의 정렬마크를 검출하기 위한 검출기, 및 정렬마크가 검출될 때 반도체기판에 관하여 위치 정보를 검출하기 위한 기판위치센서로 작용하는 레이저 간섭계를 구비한다. 노광장치는 신호처리부 및 온도조절 메카니즘을 구비하는데, 상기 신호처리부는 레이저 간섭계의 출력신호로부터 반도체기판의 크기를 측정하고 반도체기판의 설계 크기 및 측정된 크기 사이의 오차를 계산하며, 상기 온도조절 메카니즘은 신호처리부로부터의 출력에 기초하여 반도체기판을 가열하거나 냉각한다.
도 1 은 본 발명의 제 1 실시예에 관한 노광장치의 개략적인 단면도.
도 2 는 본 발명의 제 1 실시예에 관한 노광장치를 이용하는 노광방법을 도시하는 플로우챠트.
도 3 은 본 발명의 제 2 실시예에 관한 노광장치의 개략적인 단면도.
도 4 는 칩 사이의 레지스트레이션 상태를 도시하는 반도체기판의 평면도.
도 5 는 칩내의 레지스트레이션의 경우 노광패턴에 대응하는 에러를 설명하기 위한 칩의 평면도로서, 도 5a 는 중앙 정렬마크에 대하여 퍼져나간 칩을 도시하는 도면이고, 도 5b 는 중앙 정렬마크에 대하여 회전한 칩을 도시하는 도면.
도 6 은 칩내의 레지스트레이션 오차를 설명하기 위한 반도체칩의 평면도.
도 7 은 일반적인 반도체 제조에 있어서 반도체기판의 변형 및 필름 타입 및 필름 두께 사이의 관계를 도시하는 테이블.
도 8 은 칩내의 레지스트레이션 오차를 교정하기 위한 방법의 종래의 기술의 일례를 설명하기 위한 플로우챠트.
도 9 는 종래의 기술의 일례에 따른 반도체기판 상의 정렬마크의 다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 온도조절유체 순환메카니즘 2 : 온도센서
7 : 광 송수신기 8 : 스테이지
9 : 홀더 11 : 레이저 간섭계
12 : 투영렌즈 13 : 레티클
17 : He-Ne 레이저 19 : 파리눈 렌즈
20 : 반사경 23 : 집속렌즈
이하에서 도면을 참조하여 본 발명의 구체적인 실시예를 기재한다.
도 1 은 본 발명의 일실시예의 노광장치의 개략적인 단면도이다. 도 1 에 도시된 바와 같이, 이러한 노광장치는 노광 (L) 을 발생시키기 위한 광원으로서 작용하는 엑시머 레이저 및 반도체기판 (35) 이 마운트되는 스테이지를 구비한다. 이 노광장치에는 또한 검출기 (6) 가 제공된다. 이 검출기 (6) 는, 광 송수신기 (7) 에 의하여, 반도체기판 (35) 상에 미리 형성된 정렬마크를 인식한다. 정렬마크는 적어도 두 위치에서 상호 수직한 방향 (X 및 Y 방향) 으로 반도체기판 (35) 상에 각각 형성 (총 네 위치 이상) 된다 (정렬마크의 일반적인 예로서, 도 9 에 도시된 배열이 또한 본 발명에 이용될 수도 있다).
상기 노광장치는 또한, 반도체기판 (35) 이 마운트되는 홀더 (9) 및 상기 홀더 (9) 내부에 설치된 온도조절유체 순환메카니즘(1)뿐만 아니라, 검출기 (6) 로부터의 신호 및 정렬마크의 위치로부터 반도체기판 (35) 의 변형비를 판정하기 위한 제어부 (4) 및 신호처리부 (5) 를 구비한다. 상기 노광장치는 상기 홀더 (9) 에 놓인 반도체기판 (35) 의 온도를 측정하기 위한 온도센서 (2) 및 신호처리부로부터의 신호 및 온도센서 (2) 로부터의 신호에 근거하여 온도조절기 (3) 의 PID 제어를 제공하기 위한 제어부 (4) 를 더 구비한다.
이러한 노광장치의 노광 (L) 은, 예를 들어, 248 ㎚ 파장의 엑시머 레이저를 이용하여 생성된다. 이 엑시머 레이저 (22) 는 특정한 주파수 대역만을 포함하고 있는 KrF 엑시머 레이저광을 방출한다. 이 노광 (L) 은 빔 신장기 (21) 에 의해 적당한 형태로 변형된다. 그리고나서, 반사경 (20) 을 통하여 파리눈 렌즈 (19) 로 전사된다. 이 파리눈 렌즈 (19) 는 복수의 작은 렌즈들의 어레이를 구비하며, 균일한 노광 (L) 이 이후에 기재될 레티클에 전사되도록 한다. 노광 (L) 은 개구 스톱 (18) 및 집속렌즈 (23) 를 통과함으로써 다시 변형된다. 최종적으로, 노광 (L) 은 레티클 (13) 에 균일하게 비추어진다. 회로패턴은 레티클 (13) 상에 미리 형성된다. 결과적으로, 레티클 (13) 의 회로패턴을 통과한 노광 (L) 은 투영렌즈 (12) 에 의하여 규정된 투사 배율로 축소되고, 반도체기판 (35) 의 표면에 초점이맞추어져서 원하는 패턴이 그 위에 노출된다.
노광장치는 노광 광학시스템 이외에도 정렬 광학시스템을 구비한다. 이러한 정렬 광학시스템에 있어서, He-Ne 레이저 (17) 로부터의 레이저광은 반사경 (15, 16) 및 광 송수신기 (7) 를 통하여 반도체기판 (35) 상에 형성된 정렬마크 상으로 전사되고, 위치 정보는 회절된 광을 검출하는 검출기 (6) 에 의하여 모아진다. 정렬에 사용되는 광은 He-Ne 레이저광일 필요가 없으며, 넓은 파장대의 광이 정렬마크의 이미지를 검출하는데 사용될 수 있다. 또한 정렬 및 노광용으로 동일한 광학시스템이 이용될 수 있다.
반도체기판 (35) 의 온도를 상승 및 하강시키는 온도조절유체 순환메카니즘 (1) 은 홀더 (9) 내에 설치되어 규정된 파이프워크 (pipework) 를 통하여 온도조절기 (3) 에 접속된다. 또한 온도센서 (2) 가 홀더 (9) 에 설치된다. 온도센서 (2) 는 예를 들어 백금 저항 등을 이용하는 고해상도 센서이다. 홀더 (9) 에 설치된 온도센서 (2) 로부터의 출력신호는 전술한 제어부 (4) 에 전송된다. 제어부 (4) 는 온도조절기 (3) 의 PID 제어를 수행하여 반도체기판 (35) 의 온도가 짧은 시간에 규정된 온도에 도달하도록 한다.
다음으로, 반도체기판 (35) 의 변형비를 계산하기 위하여 정렬마크 간의 실제 거리를 측정하는 단계가 기재된다. 이미 언급한 바와 같이, 정렬마크는 반도체기판 (35) 의 X 방향이나 Y 방향으로 형성된다. 광 송수신기 (7) 로부터 반도체기판 (35) 상으로 He-Ne 레이저가 계속하여 조사된다. 반도체기판 (35) 상의 정렬마크가 광 송수신기 (7) 바로 아래에 오게되면, 이 정렬마크는 검출기 (6) 에의해 검출된다. 이 지점에서 반도체기판에 관련된 위치 정보는 기판 위치센서로 작용하는 레이저 간섭계 (11) 에 의해 측정되고, 이 정보는 기록된다. 그래서, 다음 정렬마크가 광 송수신기 (7) 아래에 올 때까지 스테이지 (8) 가 다시 이동된다. 이러한 정렬마크가 광 송수신기 (7) 아래에 올 때의 반도체기판 (35) 의 위치가 측정된다. 정렬마크 간의 실제 거리는 레이저 간섭계 (11) 에 의해 측정된 바와 같이 반도체기판 (35) 에 대한 위치 정보로부터 검출된다. 레이저 간섭계는 스테이지 (8) 에 의해 이동된 거리를 실제로 직접 측정하지만, 반도체기판 (35) 이 스테이지 (8) 상에 마운트되기 때문에, 정렬마크 간의 거리는 정확히 측정될 수 있다.
여기에서, 각 X 방향 및 Y 방향으로 적어도 두개 이상의 정렬마크, 즉, X 및 Y 방향으로 네개 이상의 정렬마크를 각각 제공하는 것이 바람직하다. 특히, 정렬마크가 반도체기판 (35) 의 외곽에 제공된다면, 전술한 방정식 (1) 및 방정식 (2) 에 의해 반도체기판 (35) 의 변형비를 판정할 수 있다. 정렬마크의 수를 증가시킴으로써 보다 정확하게 변형비를 판정할 수 있다.
다음으로, 본 발명에 따른 반도체기판 (35) 의 변형에 의해 초래된 노광패턴에 있어서의 오차를 교정하기 위한 방법이 도 1 및 도 2 를 참조하여 기재한다. 도 2 는 도 1 에 도시된 노광장치를 이용하는 노광방법을 도시하는 플로우챠트이다.
우선, 도 2 의 A 단계에서, 반도체기판 (35) (웨이퍼) 이 도 1 에 도시된 홀더 (9) 상에 마운트되고, B 단계에서, 온도센서 (2) 에 의해 반도체기판 (35) 의온도가 측정된다. C 단계에서, 스테이지 (8) 가 이동하여 반도체기판 (35) 이 광 송수신기 (7) 와 정렬된다. 여기에서, 온도 측정 단계 (B) 및 정렬 단계 (C) 는 그 순서가 바뀔 수도 있다. 다음에, D 단계에서, 반도체기판 (35) (웨이퍼) 상의 복수의 위치에 형성된 정렬마크가 검출기 (6) 에 의하여 광 송수신기 (7) 를 통하여 검출된다. E 단계에서, 신호처리부 (5) 는 정렬마크 간의 검출된 거리를 미리 결정된 정렬마크 간의 설계 거리와 비교하여 변형비를 계산한다. F 및 G 단계에서, 각각 오차가 계산되고 교정된다.
다음으로, 오차를 교정하기 위한 절차가 기재된다. 일반적으로, 온도변화로 인한 재료의 변형 (dL) 은 다음 방정식으로부터 알 수 있는데, 여기에서 α 는 열 확장도의 상수이다.
L = L0 (1 + αT) ... (3)
dL = L2 - L1 = L0 (1 + αT2) - L0 (1 - αT1) ... (4)
여기에서,
L : 재료의 길이
T : 온도
L1 : 온도 (T1) 에서의 재료의 길이
L2 : 온도 (T2) 에서의 재료의 길이
상기한 오차의 양으로부터 변형 (dL) 이 유도되고, T1 은 반도체기판의 미리 측정된 온도이다. L0 는 정렬마크 간의 이론적인 거리로, 칩 설계 명세서에 관련된 정보가 제공된다면 결정될 수 있다. 열 확장도의 상수 (α) 는 재료에 고유한값으로, 실리콘의 경우 2.6 × 10-6이다. 바람직하게도, 오차를 보다 정확하게 교정하기 위하여, 열 확장도의 상수는 반도체 제조 공정에서 필름 도포 및 패턴 형성 단계마다 결정되어야 한다. 그러나, 전형적인 6 인치 직경 실리콘 반도체기판의 경우에, 기판 자체의 두께는 대략 700 ㎛ 로, 이 값이 사용된다면, 이어서 형성되는 여러가지 필름의 두께에 비하여 큰 오차가 생기지 않을 만큼 충분히 크다.
다음으로, H 단계에서, 타겟 기판온도 (T2) 가 결정된다. 예를 들어, 반도체기판 (35) 의 온도가 23 ℃ 이고, 정렬마크 간의 거리가 100 mm 이며, 두 정렬마크 간의 오차가 - 0.50 ㎛ (판이 설계치에 대하여 수축된다) 라고 생각해보자. 방정식 (1) 및 방정식 (2) 를 이용하여, 타겟 기판온도 (T2) 는 약 24.92 ℃ 로서 계산될 수 있다. 역으로, 기판이 설계치에 대하여 확장된다면, 타겟 기판온도 (T2) 는 약 21.08 ℃ 로 세팅된다.
타겟 기판온도 (T2) 가 도 1 에 도시된 제어부 (4) 로부터의 계산결과에 근거하여 결정된다면, I 단계에서 반도체기판의 온도는 온도조절 메카니즘에 의해 조절된다. 특히, 불화물과 같은 유체 (물이 이용될 수도 있다) 의 온도가 온도조절기 (3) 에 의해 제어된다. 이러한 유체는 홀더 (9) 를 통하여 순환되어 홀더 (9) 를 경유하여 반도체기판 (35) 의 온도를 조절한다. 반도체기판 (35) 의 온도는 온도센서 (2) 및 제어부 (4) 에 의해 제어되는 PID 에 의해 측정된다. 다음으로, J 단계는 반도체기판 (35) 의 온도가 언제 타겟 기판온도 (T2) 에 예를 들어 ± 0.2 ℃ 이내로 충분히 가까워지는지를 확인하고, 그 후에, K 단계에서 노광이 개시된다. 이 경우에, 반도체기판 (35) 의 변형을 교정하는 공정과 병행하여 이동 성분 및 회전 성분 등이 또한 교정된다. 이런 식으로, 반도체기판의 변형으로 인한 오차를 정확히 교정할 수 있다. 상기한 대로 규정된 유체를 사용하는 시스템과는 별개로 온도조절 메카니즘을 고려하면, 홀더에 열전기 배선 등을 제공함으로써 온도를 전기적으로 조절할 수 있다.
더욱이, 본 발명에 따르면, 실리콘 반도체기판의 경우에 변형은 1 ℃ 의 온도 변화 당 대략 2.6 ppm 만큼 교정되므로, 20 ppm 의 교정이 필요하다면, 8 ℃ 정도의 온도변화로 충분하다. 이 정도의 온도 변화가 포토레지스트에 미치는 해로운 효과는 없다. 그러므로, 포토레지스트의 광학적인 반응은 장애 없이 발생하고, 따라서 넓은 범위의 변형비에 걸쳐 오차가 교정된다. 반도체기판의 온도는 20 - 30 ℃ 범위에 있다.
도 3 은 제 2 실시예의 개략적인 단면도를 보인다. 도 3 에 도시된 바와 같이, 이 노광장치는 온도조절기 (3) 및 온도조절유체 순환메카니즘 (1) 사이의 파이프워크중에 온도조절부 (3a) 가 제공된다는 점에서 제 1 실시예와 다르다. 이것과는 별도로, 도 1 에 도시된 노광장치와 그 구성이 동일하다.
복수의 반도체기판이 노출되는 경우 반도체기판 (35) 의 온도가 온도조절기 (3) 만으로 조절된다면, PID 제어가 이용된다 하더라도 타겟 기판온도 (T2) 에 도달하는 데 오랜 시간이 걸린다. 그 결과로, 반도체 제조에 있어서의 처리량이 감소한다. 이러한 문제를 피하기 위해, 복수의 반도체기판이 처리되는 경우, 제 2 반도체기판 (35) 으로부터 계속하여, 반도체기판 (35) 은 우선 온도조절부 (22) 상에 놓여져서 타겟 기판온도로 미리 온도가 조절된다. 그 후에, 온도조절부 (3a)에 의해 온도가 조절된 다음 반도체기판이 홀더 (9) 로 마운트되고, 제 1 실시예에 기재된 바와 같이 그 온도가 조절되고, 그 후에 노출된다.
온도조절부 (3a) 에 의하여 연속하는 반도체기판의 온도를 미리 조절함으로써, 반도체기판이 타겟 기판온도에 도달하는 시간이 줄어들고, 그럼으로써 반도체 제조에 있어서의 향상된 처리량이라는 효과를 얻을 수 있다. 그러나, 본 발명은 이것에만 제한되지 않으며, 열전기 배선 등을 구비하는 온도조절부가 또한 이용될 수도 있다.
상기한 대로, 본 발명에서, 정렬마크 간의 거리를 측정하고 이 거리를 설계 거리와 비교하여 그 둘 사이의 오차를 측정한다. 전처리한 후의 반도체기판의 변형 비율이 결정되고, 이러한 변형비에 해당하는 타겟 기판온도로 반도체기판을 가열하거나 냉각시키며, 패턴이 노광된다. 그러므로, 오차가 교정되고 칩 내의 정확한 레지스트레이션이 가능하며, 레지스트레이션 결함이 감소하여 반도체 제조에 있어서의 수율이 상승한다.
본 발명은 그 사상이나 본질적인 특성에서 벗어남이 없이 다른 특정한 형태로 구체화될 수도 있다. 따라서, 본 발명의 실시예는 모든 면에 있어서 실예로서, 그리고 제한적이지 않은 것으로서 고려되어야 하므로 본 발명의 범위는 전술한 기재에 의해서라기보다는 첨부된 청구범위에 의해 제시되고, 따라서 청구범위와 등가인 범위 및 그 내용 내에서의 모든 변경은 그 안에 포함된다.
명세서, 도면, 요약서를 포함하는 일본특허출원 09-005375 의 완전한 개시가 전체 인용에 의해 삽입되어 있다.
상기한 본 발명에 의하면, 정렬마크 간의 거리를 측정하고 이 거리를 설계 거리와 비교하여 그 둘 사이의 오차를 측정하고 전처리한 후, 반도체기판의 변형 비율을 결정하고, 이러한 변형비에 해당하는 타겟 기판온도로 반도체기판을 가열하거나 냉각시키며, 그 후에 패턴을 전사함으로써, 오차가 교정되고 칩 내의 정확한 레지스트레이션이 가능하며, 레지스트레이션 결함이 감소하여 반도체 제조에 있어서의 수율을 상승시키는 효과를 갖는 노광장치 및 노광방법이 제공된다.
Claims (20)
- 규정된 패턴을 반도체기판 상에 형성하기 위한 노광방법으로서,상기 반도체기판의 크기를 측정하는 단계;상기 반도체기판의 설계 크기 및 상기 측정된 크기 사이의 오차를 판정하는 단계;상기 반도체기판을 상기 설계 크기로 교정하기 위하여 상기 반도체기판을 가열하거나 냉각시키는 단계; 및규정된 광의 패턴을 상기 반도체기판에 노출시키는 단계를 구비하는 것을 특징으로 하는 노광방법.
- 제 1 항에 있어서, 상기 반도체기판의 크기는 상기 반도체기판의 표면상에 미리 형성된 둘 이상의 정렬마크 간의 거리를 측정함으로써 측정되는 것을 특징으로 하는 노광방법.
- 제 2 항에 있어서, 상기 둘 이상의 정렬마크는 상기 반도체기판의 표면상에 서로 수직한 방향으로 각각 형성되는 것을 특징으로 하는 노광방법.
- 제 2 항에 있어서, 상기 정렬마크는 상기 반도체기판의 외곽 근처에 형성되는 것을 특징으로 하는 노광방법.
- 제 2 항에 있어서, 상기 둘 이상의 정렬마크중 하나가 검출되고 이와 동시에 상기 반도체기판에 대한 위치 정보가 기록되고,상기 둘 이상의 정렬마크중 또 다른 하나가 검출되고 이와 동시에 상기 반도체기판의 위치 정보가 기록되며,상기 반도체기판의 크기는 상기 위치 정보로부터 계산되는 것을 특징으로 하는 노광방법.
- 규정된 패턴을 반도체기판 상에 형성하기 위한 노광방법으로서,상기 반도체기판의 크기를 측정하는 단계;상기 반도체기판의 설계 크기 및 측정된 크기 사이의 오차를 판정하는 단계;상기 반도체기판의 온도를 검출하고, 상기 반도체기판을 상기 설계 크기로 조절하기 위하여 상기 온도 및 타겟 기판온도 사이의 온도 차이를 계산하는 단계;상기 온도 차이에 근거하여 상기 반도체기판을 가열하거나 냉각시키는 단계; 및상기 반도체기판의 표면 상에 규정된 패턴을 노출시키는 단계를 구비하는 것을 특징으로 하는 노광방법.
- 제 6 항에 있어서, 상기 반도체기판의 크기는 상기 반도체기판의 표면 상에 미리 형성된 둘 이상의 정렬마크 간의 거리를 측정함으로써 측정되는 것을 특징으로 하는 노광방법.
- 제 7 항에 있어서, 상기 둘 이상의 정렬마크는 서로 수직한 방향으로 상기 반도체기판의 표면 상에 각각 형성되는 것을 특징으로 하는 노광방법.
- 제 7 항에 있어서, 상기 둘 이상의 정렬마크는 상기 반도체기판의 외곽 근처에 형성되는 것을 특징으로 하는 노광방법.
- 제 7 항에 있어서, 상기 둘 이상의 정렬마크중 하나가 검출되고 이와 동시에 상기 반도체기판에 대한 위치 정보가 기록되고,상기 둘 이상의 정렬마크중 다른 하나가 검출되고 이와 동시에 상기 반도체기판에 대한 위치 정보가 기록되며,상기 반도체기판의 크기는 상기 위치 정보로부터 계산되는 것을 특징으로 하는 노광방법.
- 규정된 패턴을 반도체기판 상에 형성하는 방법으로서,상기 반도체기판의 크기를 측정하는 단계;상기 반도체기판의 설계 크기 및 상기 측정된 크기 사이의 오차를 판정하는 단계;상기 반도체기판의 온도를 검출하는 단계;상기 반도체기판의 실제 크기 및 설계 크기 사이의 오차 및 상기 반도체기판의 열 확대도 상수로부터 가열 및 냉각시키기 위한 온도 차이를 계산하는 단계;상기 반도체기판의 크기를 설계 크기로 교정하기 위하여 상기 온도 차이에 근거하여 상기 반도체기판을 가열하거나 냉각시키는 단계; 및상기 반도체기판의 표면 상에 규정된 패턴을 노출시키는 단계를 구비하는 것을 특징으로 하는 노광방법.
- 제 11 항에 있어서, 상기 반도체기판의 크기는 상기 반도체기판의 표면 상에 미리 형성된 둘 이상의 정렬마크 간의 거리를 측정함으로써 측정되는 것을 특징으로 하는 노광방법.
- 제 12 항에 있어서, 상기 둘 이상의 정렬마크는 서로 수직한 방향으로 상기 반도체기판의 표면 상에 각각 형성되는 것을 특징으로 하는 노광방법.
- 제 12 항에 있어서, 상기 둘 이상의 정렬마크는 상기 반도체기판의 외곽 근처에 형성되는 것을 특징으로 하는 노광방법.
- 제 12 항에 있어서, 상기 둘 이상의 정렬마크중 하나가 검출되고 이와 동시에 상기 반도체기판에 대한 위치 정보가 기록되고,상기 둘 이상의 정렬마크중 다른 하나가 검출되고 이와 동시에 상기 반도체기판에 대한 위치 정보가 기록되며,상기 반도체기판의 크기는 상기 위치 정보로부터 계산되는 것을 특징으로 하는 노광방법.
- 규정된 패턴을 반도체기판 상에 형성하기 위한 노광장치로서,상기 반도체기판 상으로 노광을 전사하기 위한 광원;상기 반도체기판 상에 형성된 정렬마크를 검출하기 위한 검출기;상기 정렬마크가 검출될 때 상기 반도체기판에 대한 위치 정보를 검출하기 위한 기판위치센서;상기 기판위치센서로부터의 출력 신호로부터 상기 반도체기판의 크기를 측정하고 상기 반도체기판의 상기 측정된 크기 및 설계 크기 사이의 오차를 검출하기 위한 신호처리부; 및상기 신호처리부로부터의 출력에 근거하여 상기 반도체기판을 가열하거나 냉각시키기 위한 온도조절 메카니즘을 구비하는 것을 특징으로 하는 노광장치.
- 제 16 항에 있어서, 상기 반도체기판의 온도를 검출하기 위한 온도센서를 더 구비하는 것을 특징으로 하는 노광장치.
- 제 17 항에 있어서, 상기 온도센서로부터의 온도 정보 및 상기 신호처리부로부터의 반도체기판의 크기에 있어서의 오차에 근거하여 가열온도나 냉각온도를 계산하기 위한 제어부를 더 구비하는 것을 특징으로 하는 노광장치.
- 제 16 항에 있어서, 상기 온도조절 메카니즘은규정된 온도조절유체를 규정된 온도로 맞추기 위한 온도조절기, 및상기 반도체기판 부근에서 상기 온도조절유체를 순환시키기 위한 온도조절유체 순환메카니즘을 구비하는 것을 특징으로 하는 노광장치.
- 제 19 항에 있어서, 상기 온도조절 메카니즘은 노광공정 이전에 상기 타겟 기판온도에 가까운 온도로 상기 반도체기판을 미리 가열하거나 냉각시키는 온도조절부를 구비하는 것을 특징으로 하는 노광장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP97-005375 | 1997-01-16 | ||
JP9005375A JPH10208994A (ja) | 1997-01-16 | 1997-01-16 | 露光方法及び露光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980070574A KR19980070574A (ko) | 1998-10-26 |
KR100289674B1 true KR100289674B1 (ko) | 2001-07-12 |
Family
ID=11609435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980001267A KR100289674B1 (ko) | 1997-01-16 | 1998-01-16 | 노광방법및노광장치 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH10208994A (ko) |
KR (1) | KR100289674B1 (ko) |
GB (1) | GB2321316B (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307430A (ja) * | 1998-04-23 | 1999-11-05 | Canon Inc | 露光装置およびデバイス製造方法ならびに駆動装置 |
KR100493379B1 (ko) * | 2001-12-27 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 노광 방법 |
JP4085147B2 (ja) | 2002-10-11 | 2008-05-14 | スパンション エルエルシー | 半導体装置の製造方法及び製造装置 |
EP1513017A1 (en) | 2003-09-04 | 2005-03-09 | ASML Netherlands B.V. | Lithographic apparatus and device manufacturing method |
EP1513021B1 (en) * | 2003-09-04 | 2007-10-03 | ASML Netherlands B.V. | Lithographic apparatus and a method of compensating for thermal deformation in a lithographic apparatus |
KR101579361B1 (ko) | 2004-02-04 | 2015-12-21 | 가부시키가이샤 니콘 | 노광 장치, 노광 방법 및 디바이스 제조 방법 |
US7561251B2 (en) * | 2004-03-29 | 2009-07-14 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
US7830493B2 (en) | 2005-10-04 | 2010-11-09 | Asml Netherlands B.V. | System and method for compensating for radiation induced thermal distortions in a substrate or projection system |
US7924408B2 (en) * | 2007-02-23 | 2011-04-12 | Kla-Tencor Technologies Corporation | Temperature effects on overlay accuracy |
US20090042139A1 (en) * | 2007-04-10 | 2009-02-12 | Nikon Corporation | Exposure method and electronic device manufacturing method |
KR101504388B1 (ko) * | 2008-06-26 | 2015-03-19 | 가부시키가이샤 니콘 | 표시소자의 제조방법 및 제조장치 |
NL2019594A (en) * | 2016-10-07 | 2018-04-10 | Asml Netherlands Bv | Lithographic Apparatus and Method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720732A (en) * | 1984-01-30 | 1988-01-19 | Canon Kabushiki Kaisha | Pattern transfer apparatus |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1578259A (en) * | 1977-05-11 | 1980-11-05 | Philips Electronic Associated | Methods of manufacturing solid-state devices apparatus for use therein and devices manufactured thereby |
-
1997
- 1997-01-16 JP JP9005375A patent/JPH10208994A/ja active Pending
-
1998
- 1998-01-16 KR KR1019980001267A patent/KR100289674B1/ko not_active IP Right Cessation
- 1998-01-16 GB GB9800991A patent/GB2321316B/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720732A (en) * | 1984-01-30 | 1988-01-19 | Canon Kabushiki Kaisha | Pattern transfer apparatus |
Also Published As
Publication number | Publication date |
---|---|
GB9800991D0 (en) | 1998-03-11 |
GB2321316A8 (en) | 2001-08-30 |
JPH10208994A (ja) | 1998-08-07 |
GB2321316B (en) | 2001-06-20 |
GB2321316A (en) | 1998-07-22 |
KR19980070574A (ko) | 1998-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4811055A (en) | Projection exposure apparatus | |
JP3181050B2 (ja) | 投影露光方法およびその装置 | |
US6081614A (en) | Surface position detecting method and scanning exposure method using the same | |
US6710848B2 (en) | Projection exposure apparatus and method | |
EP1195647B1 (en) | Surface position detecting method and scanning exposure method using the same | |
US6525817B1 (en) | Inspection method and apparatus for projection optical systems | |
KR100719975B1 (ko) | 리소그래피 시스템에서 초점 정확도 개선을 위한 시스템및 방법 | |
JP2785146B2 (ja) | 自動焦点調整制御装置 | |
JP3308063B2 (ja) | 投影露光方法及び装置 | |
US5953106A (en) | Projection optical system, exposure apparatus and semiconductor-device manufacturing method using the system | |
US6699628B2 (en) | Aligning method for a scanning projection exposure apparatus | |
JP3254916B2 (ja) | 投影光学系のコマ収差を検出する方法 | |
KR100825453B1 (ko) | 투영시스템의 배율측정방법, 디바이스 제조방법 및 컴퓨터프로그램물 | |
KR100289674B1 (ko) | 노광방법및노광장치 | |
US4420233A (en) | Projecting apparatus | |
US6433352B1 (en) | Method of positioning semiconductor wafer | |
JP4405462B2 (ja) | 較正用基板およびリソグラフィ装置の較正方法 | |
JP4392914B2 (ja) | 面位置検出装置、露光装置、およびデバイス製造方法 | |
JPH09223650A (ja) | 露光装置 | |
US6519024B2 (en) | Exposure apparatus and device manufacturing apparatus and method | |
JP3428825B2 (ja) | 面位置検出方法および面位置検出装置 | |
JPH10177950A (ja) | ステージ装置及び投影光学装置 | |
JP3531227B2 (ja) | 露光方法および露光装置 | |
JP3854734B2 (ja) | 面位置検出装置及びそれを用いたデバイスの製造方法 | |
JPH1064808A (ja) | マスクの位置合わせ方法及び投影露光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |