[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100285020B1 - 반도체장치 제작방법 - Google Patents

반도체장치 제작방법 Download PDF

Info

Publication number
KR100285020B1
KR100285020B1 KR1019990010232A KR19990010232A KR100285020B1 KR 100285020 B1 KR100285020 B1 KR 100285020B1 KR 1019990010232 A KR1019990010232 A KR 1019990010232A KR 19990010232 A KR19990010232 A KR 19990010232A KR 100285020 B1 KR100285020 B1 KR 100285020B1
Authority
KR
South Korea
Prior art keywords
film
heat treatment
semiconductor film
semiconductor device
manufacturing
Prior art date
Application number
KR1019990010232A
Other languages
English (en)
Inventor
야마자끼순페이
테라모토사토시
고야마준
미야나가아키하루
Original Assignee
야마자끼 순페이
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순페이, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 야마자끼 순페이
Application granted granted Critical
Publication of KR100285020B1 publication Critical patent/KR100285020B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체장치를 제조하는 방법에 있어서, 비정질 규소막에 니켈원소를 도입한 후, 결정화를 위한 제1 가열처리를 행하고, 그 다음, 결정성 규소막이 얻어진 후, 제1 가열처리와 동일한 가열방법에 의해 가열처리를 다시 행한다. 이 상태에서, 분위기에 HCl 등을 첨가하여, 결정성 규소막에 잔존하는 니켈원소의 게터링을 행한다. 이렇게 하여, 금속원소의 농도가 낮고 결정성이 높은 결정성 규소막을 얻을 수 있다.

Description

반도체장치 제작방법{A method of manufacturing a semiconductor device}
본 발명은 박막트랜지스터로 대표되는 반도체장치를 제작하는 방법에 관한 것이다. 더 구체적으로는, 본 발명은 유리기판 또는 석영기판상에 형성된 결정성을 가지는 규소 박막을 사용한 반도체장치의 제작방법에 관한 것이다.
지금까지, 규소막을 사용한 박막트랜지스터가 잘 알려져 있다. 박막트랜지스터는 유리기판이나 석영기판상에 형성된 규소막(수 백 내지 수 천 Å의 두께를 가지는)을 사용하여 구성된다. 유리기판이나 석영기판을 사용하는 이유는 액티브 매트릭스형 액정표시장치에 박막트랜지스터를 이용하기 위해서이다.
현상황에서, 유리기판을 사용하는 경우, 비정질 규소막을 사용하여 박막트랜지스터를 형성하는 것이 일반적인 기술이다. 석영기판을 사용하는 경우에는, 가열처리에 의해 얻어진 결정성 규소막을 사용하는 기술이 실용되고 있다.
결정성 규소막을 사용한 박막트랜지스터는, 비정질 규소막을 사용한 박막트랜지스터에 비하여 2자리수 이상의 고속동작을 행할 수 있다. 따라서, 이제까지 외부에 부착되는 IC 회로로 구성되어 온 액티브 매트릭스형 액정표시장치의 주변구동회로를 유리기판이나 석영기판상의 박막트랜지스터로 형성할 수 있다.
이러한 구성은 장치 전체의 소형화 또는 제작공정의 간략화에 매우 유리하고, 또한, 제작비용을 감소시킨다.
가열처리에 의해 결정성 규소막을 얻는 기술로서는, 일본 공개특허공고 평6-232069호 공보에 개시된 기술이 알려져 있다. 이 기술에 따르면, 규소의 결정화를 조장하는 금속원소(예를 들어, 니켈)를 비정질 규소막에 도입하여, 종래보다 낮은 온도에서의 가열처리에 의해 결정성 규소막을 얻는다.
그 기술을 이용하면, 기판으로서 저렴한 유리기판이 사용될 수 있고, 얻어진 결정성 규소막이 넓은 면적에 걸쳐 실용될 수 있는 결정성을 가질 수 있다.
그러나, 막중에 금속원소가 함유되고, 그의 도입량의 제어가 미묘하기 때문에, 재현성과 안정성(얻어진 장치의 전기적 안정성)에 문제가 있다는 것이 판명되었다.
본 발명은 상기한 사정을 감안하여 안출된 것으로, 그의 목적은, 규소의 결정화를 조장하는 금속원소를 이용하여 얻어진 결정성 규소막중의 금속원소의 농도를 낮추는 기술을 제공하는데 있다.
상기한 바와 같은 문제점을 해결하기 위해, 본 발명의 일 실시형태에 따르면, 규소의 결정화를 조장하는 금속원소를 비정질 규소막에 의도적으로 도입하여, 제1 가열처리에 의해 상기 비정질 규소막을 결정화시키는 공정과, 할로겐 원소를 함유하는 분위기에서 제2 가열처리를 행하여, 상기 금속원소를 의도적으로 제거하는 공정을 포함하고, 여기서, 상기 제1 가열처리와 상기 제2 가열처리가 동일한 가열수단에 의해 행해지는 것을 특징으로 하는 반도체장치 제조방법이 제공된다.
상기 방법에서, 제1 가열처리와 제2 가열처리가 동일한 가열수단에 의해 행해지는 것이 중요하다. 이것은, 결정화를 행하기 위해 규소막내에서 금속원소를 확산시키기 위한 제1 가열처리와, 규소막내에서 확산된 금속원소를 제거하기 위한 제2 가열처리가 동일한 방법에 의해 행해지는 경우, 금속원소의 제거가 보다 효율적으로 행해지기 때문이다.
예를 들어, 금속원소로서 니켈을 이용하고, 히터에 의한 가열에 의해 제1 가열처리를 행하고, 적외광 램프에 의한 가열(RTA: 급속 열어닐)에 의해 제2 가열처리를 행하는 경우, 규소막으로부터의 니켈의 제거효과가 양 가열방법에서 히터를 사용하는 경우보다 더 낮다는 것이 입증되었다.
본 발명의 다른 실시형태에 따르면, 비정질 규소막의 상면 또는 후면에 접하여 규소의 결정화를 조장하는 금속원소를 보유시키는 공정과, 상기 비정질 규소막에 대하여 제1 가열처리를 행하여, 상기 비정질 규소막의 적어도 일부를 결정화시키는 공정과, 할로겐 원소를 함유하는 분위기에서 상기 규소막에 대하여 제2 가열처리를 행하여, 상기 금속원소를 의도적으로 제거하는 공정을 포함하고, 여기서, 상기 제1 가열처리와 상기 제2 가열처리가 동일한 가열수단에 의해 행해지는 것을 특징으로 하는 반도체장치 제조방법이 제공된다.
규소의 결정화를 조장하는 금속원소로서는, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, 및 Au으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 원소가 사용될 수 있다. 특히, 높은 효과 및 재현성의 관점에서, Ni(니켈)을 사용하는 것이 가장 바람직하다.
할로겐 원소를 함유하는 분위기로서는, Ar, N2, He, Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스를 함유하는 분위기에, HCl, HF, HBr, Cl2, F2, Br2로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스가 첨가된 것이 사용될 수 있다. 여기서, 할로겐 원소가 금속원소를 제거하는 기능을 가진다.
또한, 할로겐 원소를 함유하는 분위기로서는, Ar, N2, He, Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스를 함유하는 분위기에, HCl, HF, HBr, Cl2, F2, Br2로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스와 산소가 첨가된 것이 사용될 수 있다.
산소는, 규소막의 표면이 할로겐 원소의 작용에 의해 거칠어지는 것을 억제하는 기능을 가진다. 이것은, 산소가 금속원소를 제거하는 공정중에 동시에 규소막의 표면에 산화막을 형성하기 때문이다.
금속원소를 제거하기 위한 가열처리는 450∼1050℃의 온도로 행해질 수 있다.
니켈로 대표되는 금속원소를 의도적으로 도입한 후, 비정질 규소막을 제1 가열처리에 의해 결정화시킨다. 그 다음, 할로겐 원소를 함유하는 분위기에서 제2 가열처리를 행하여, 의도적으로 도입된 금속원소를 막으로부터 제거한다. 이때, 제1 가열처리와 제2 가열처리는 동일 수단에 의해 행해질 수 있다.
도 1(A)∼(D)는 실시예 1에 따른 결정성 규소막을 얻는 공정을 나타내는 도면.
도 2(A)∼(D)는 실시예 2에 따른 결정성 규소막을 얻는 공정을 나타내는 도면.
도 3(A)∼(E)는 실시예 3에 따른 박막트랜지스터 제작공정을 나타내는 도면.
도 4(A)∼(E)는 실시예 5에 따른 박막트랜지스터 제작공정을 나타내는 도면.
도 5(A)∼(F)는 실시예 6에 따른 박막트랜지스터 제작공정을 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명
101: 유리기판 102: 산화질화규소막 103: 비정질 규소막
104: 수막 105: 결정성 규소막 301: 유리기판
302: 하지막 303: 활성층 304: 산화질화규소막
305: 알루미늄막 패턴 306: 레지스트 마스크 307: 게이트 전극
308: 다공질 양극산화막 309: 치밀한 양극산화막 311: 소스영역
312, 314: 저농도 불순물영역 313: 채널형성영역
315: 드레인영역 316: 층간절연막 317: 소스 전극
318: 드레인 전극
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
실시예 1
본 실시예는 니켈원소를 사용하여 유리기판상에 결정성 규소막을 형성하는 기술을 나타낸다.
도 1(A)∼(D)는 본 실시예에 따른 결정성 규소막 형성공정을 나타낸다. 먼저, 코닝 1737 유리기판(변형점: 667℃)(101)상에 하지막(下地膜)으로서 산화질화규소막(102)을 3000 Å의 두께로 성막한다.
산화질화규소막의 성막은, 원료가스로서 실란과 N2O 가스 및 산소를 사용한 플라즈마 CVD법이나, TEOS 가스와 N2O 가스를 사용한 플라즈마 CVD법에 의해 행해진다.
산화질화규소막은 후의 공정에서 유리기판으로부터 불순물(유리기판중에는 반도체장치의 제작 레벨에서 보아 다량의 불순물이 함유되어 있다)이 확산하는 것을 방지하도록 기능한다.
또한, 이 기능을 최대로 얻기 위해서는, 질화규소막이 최적이지만, 질화규소막이 응력으로 인하여 유리기판으로부터 분리되기 때문에, 실용적이지는 않다. 또한, 하지막으로서 산화규소막을 이용할 수도 있으나, 산화규소막은 산화질화규소막에 비하여 불순물에 대한 배리어(barrier) 효과가 불충분하다.
하지막은 가능한 한 높은 경도를 가지는 것이 중요하다. 이것은, 최종적으로 얻어진 박막트랜지스터의 내구 시험에서, 하지막이 단단할수록(즉, 그의 에칭률이 작을수록) 신뢰성이 높게 된다는 것이 판명되었기 때문이다. 또한, 이것은, 하지막의 경도가 유리기판으로부터의 불순물의 진입 방지와 관련이 있기 때문이다.
다음에, 후에 결정성 규소막이 되는 비정질 규소막(103)을 감압 열 CVD법에 의해 500 Å의 두께로 성막한다. 감압 열 CVD법이 이용되는 이유는, 후에 얻어지는 결정성 규소막의 막질이 우수하기 때문이다. 감압 열 CVD법 이외의 다른 방법으로서는, 플라즈마 CVD법이 이용될 수 있다.
비정질 규소막(103)의 막두께는 2000 Å 이하로 하는 것이 바람직하다. 이것은, 규소의 결정화를 조장하는 금속원소를 제거하는 공정에서, 그 막두께가 2000 Å 이상이면, 그 금속원소의 제거가 어렵게 되기 때문이다.
또한, 비정질 규소막(103)의 두께의 하한은, 그의 성막에서 얼마큼 얇은 막을 성막할 수 있는냐에 의해 결정된다. 일반적으로, 그의 하한은 100∼200 Å이다.
또한, 이 단계에서는, 막중에 불순물이 혼입되지 않도록 세심한 주의를 하는 것이 중요하다. 즉, 성막과 소자 세정에 사용되는 가스의 순도에 주의를 하는 것이 중요하다. 이렇게 하여, 도 1(A)에 나타낸 상태가 얻어진다.
이어서, 10 ppm(중량 환산)의 니켈원소를 함유하는 니켈초산염 용액을 비정질 규소막(103)의 표면에 도포한다. 즉, 도 1(B)에 나타낸 바와 같이, 먼저, 비정질 규소막(103)의 표면에 니켈초산염 용액의 수막(水膜)(104)을 형성한 다음, 스핀 코터를 사용하여 과잉의 용액을 제거한다. 즉, 스핀 건조를 행한다.
위의 공정으로, 니켈원소가 비정질 규소막(103)의 표면에 접하여 보유된 상태가 얻어진다.
후의 가열공정에서의 불순물의 잔류를 고려하면, 니켈초산염 용액 대신에 황산니켈을 이용하는 것이 바람직하다. 이것은, 니켈초산염 용액이 탄소를 함유하고 있고, 그 탄소가 후의 가열공정에서 탄화하여 막내에 잔류할 수 있기 때문이다.
니켈원소의 도입량의 조정은 용액중의 니켈원소의 농도를 조정하는 것에 의해 행해질 수 있다. 또한, 니켈원소의 도입량은 스핀 건조가 행해지는 조건과, 비정질 규소막(103)상의 용액의 보유시간에 따라 조절될 수 있다.
다음에, 도 1(C)에 나타낸 상태에서, 450∼650℃의 온도로의 가열처리를 행하여, 비정질 규소막(103)을 결정화시킨다. 이 가열처리는 질소분위기에서 600℃로 4시간 행해진다. 그 결과, 결정성 규소막(105)이 얻어진다.
가열처리에서의 가열온도의 상한은 사용되는 기판의 내열성에 따라 결정되는 것이 중요하다. 본 실시예에서는, 변형점이 667℃인 코닝 1737 유리기판이 사용되기 때문에, 가열온도의 조건은 대략 650℃이다. 또한, 결정화를 위해서는 450℃ 이상의 가열온도가 요구된다는 것이 실험에 의해 입증되었다.
또한, 기판으로서 내열성이 높은 석영기판이나 다른 재료를 사용하는 경우에는, 결정화를 위한 가열온도가 더욱 증가될 수 있다. 예를 들어, 석영기판을 사용하는 경우, 가열온도는 대략 1000℃까지 증가될 수 있다.
온도 증가는, 가열처리에 필요한 시간을 단축시킬 수 있고, 더 높은 결정성을 얻을 수 있다는 이점을 제공한다.
상기 결정화 공정에서, 비정질 규소막(103)의 표면에 접하여 보유된 니켈원소가 막중에서 분산된다. 그래서, 이것은 비정질 규소막(103)의 결정화에 크게 기여한다.
이어서, 도 1(D)에 나타낸 바와 같이, 결정화를 위해 사용되고 결정성 규소막(105)에 잔류한 니켈원소를 제거하기 위한 가열처리가 행해진다. 이 가열처리는 할로겐 원소를 함유하는 질소분위기에서 600℃의 온도로 행해진다.
본 실시예에서는, 그 가열처리가, 질소분위기에 HCl이 3% 첨가된 분위기에서 600℃로 10분간 행해졌다.
분위기내 HCl의 농도는 1∼10%로 하는 것이 바람직하다. 이 농도 이상으로 하면, 규소막의 표면이 거칠어지기 때문에 주의가 필요하다. 또한, 이 농도 이하로 하면, 게터링(gettering) 효과가 나빠진다.
또한, 상기 가열처리가 행해지는 분위기에 산소를 첨가하는 것이 효과적이다. 이 경우, 할로겐 원소로 인한 규소막의 거칠어진 표면이 산화막의 형성에 의해 평탄화된다. 산소의 첨가량은, 분위기내 산소의 농도가 20∼50%가 되도록 조정될 수 있다.
또한, 상기 가열처리 온도의 하한은 그의 효과 및 재현성의 관점에서 450℃ 이상으로 하는 것이 바람직하다. 또한, 그의 상한은 사용되는 유리기판(101)의 변형점 아래로 하는 것이 중요하다.
따라서, 석영기판을 사용하면, 가열온도를 대략 1000℃까지 더욱 높힐 수 있다. 이 경우, 니켈원소를 제거하는 효과가 더욱 향상될 수 있고, 또한, 처리시간이 단축될 수 있다.
그러나, 규소막에 대한 에칭 효과가 현저하므로, 할로겐 원소의 농도를 낮추고 산소를 첨가할 필요가 있다.
질소분위기 이외에, 일반적으로 '불활성 가스'로 불리는 가스가 사용될 수 있다. 특히, Ar, He 및 Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스가 사용될 수 있다.
할로겐 원소를 도입하기 위한 가스로서는, HCl 이외에, HF, HBr, Cl2, F2, Br2, NF3, ClF3로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 가스가 사용될 수 있다. 분위기내 가스의 함유량(체적함유량)은, HF이면 0.3∼10%, HBr이면 1∼20%, Cl2이면 0.3∼5%, F2이면 1∼3%, Br2이면 0.3∼10%로 하는 것이 바람직하다.
상기한 바와 같은 할로겐 원소를 함유하는 분위기에서 가열처리를 재차 행하는 것에 의해, 니켈원소의 농도를 초기 농도의 10분의 1 이하로 할 수 있다. 이것은, 할로겐 원소로 인한 게터링이 행해지지 않는 경우와 비교하여 니켈원소를 10분의 1 이하로 할 수 있다는 것을 의미한다. 이런 효과는 다른 금속원소를 사용하는 경우에도 마찬가지로 얻어진다.
예를 들어, 니켈원소를 이용하여 질소분위기에서의 가열처리에 의해 결정화된 결정성 규소막에는, SIMS(2차 이온 질량 분석법)에 의한 측정으로 약 1×1019∼5×1019cm-3의 농도로 니켈원소가 계측되었다.
이것에 대하여, 본 실시예에 나타낸 방법을 채용한 경우에는, 검출된 니켈의 농도가 대략 1×1018∼5×1018cm-3이었다. 물론, 니켈의 도입조건은 동일한 것으로 하였다.
본 실시예에서는, 우수한 제어성과 간편성의 견지에서 니켈원소를 도입하기 위해 용액을 이용한 예를 나타내었으나, CVD법 또는 스퍼터링법에 의해 니켈막 또는 니켈함유막을 성막하는 방법을 이용하여도 좋다. 또한, 흡착법을 이용하여 니켈원소를 비정질 규소막의 표면에 접하여 보유시키는 방법이 이용될 수도 있다.
이것은 규소의 결정화를 조장하는 다른 금속원소를 이용하는 경우에도 마찬가지로 적용될 수 있다.
실시예 2
본 실시예는 실시예 1에서의 것과 다른 형태의 결정성장을 행하는 예에 관한 것이다. 본 실시예는 규소의 결정화를 조장하는 금속원소를 이용하여, '횡방향 성장'이라 불리는, 기판에 평행한 방향으로의 결정성장을 행하는 방법에 관한 것이다.
도 2(A)∼(D)는 본 실시예에 따른 결정성 규소막 형성공정을 나타낸다. 먼저, 코닝 1737 유리기판(석영기판일 수도 있다)(201)상에 하지막으로서 산화질화규소막(202)을 3000 Å의 두께로 성막한다. 그 다음, 그 위에 감압 열 CVD법에 의해 비정질 규소막(203)을 500 Å의 두께로 성막한다.
다음에, 산화규소막(도시되지 않음)을 1500 Å의 두께로 성막하고, 이것을 패터닝하여, 부호 204로 나타낸 마스크를 형성한다. 그 마스크(204)에, 부호 205로 나타낸 영역에서 개방부를 형성하여, 그 영역에서 비정질 규소막(203)을 노출시킨다.
개방부(205)는 도면의 깊이방향으로 길게 연장하는 가느다란 직사각형을 가진다. 그 개방부의 폭은 20 μm 이상으로 할 수 있고, 그의 길이방향으로의 길이는 임의로 결정될 수 있다.
그 다음, 실시예 1에 나타낸 바와 같이, 10 ppm(중량 환산)의 니켈원소를 함유하는 니켈초산염 용액을 도포한 다음, 스핀 코터에 의해 과잉의 용액을 제거한다.
그리하여, 점선 206으로 나타낸 바와 같이, 니켈원소가 비정질 규소막(203)의 노출된 표면과 산화규소막인 마스크(204)의 표면에 접하여 보유된 상태로 된다.(도 2(A))
이어서, 가능한 한 산소를 함유시키지 않은 질소분위기에서 600℃, 4시간의 가열처리를 행한다. 이 공정으로, 도 2(B)에서 부호 207로 나타낸 바와 같이, 기판에 평행한 방향으로의 결정성장이 진행된다. 이 결정성장은, 니켈원소가 도입된 개방부(205)의 영역으로부터 주위로 향하여 진행한다. 기판에 평행한 방향으로의 결정성장을 '횡방향 성장'이라고 부른다.
이 횡방향 성장은 100 μm 이상에 걸쳐 행해질 수 있다. 그렇게 하여, 횡방향으로 결정성장한 영역을 가지는 규소막(208)이 얻어진다.(도 2(B))
다음에, 니켈원소를 선택적으로 도입하기 위한 산화규소막인 마스크(204)를 제거하여, 도 2(C)에 나타낸 상태를 얻는다. 이 상태에서는, 횡방향 성장 영역과 결정성장이 미치지 않은 영역(비정질 규소 상태를 가진다)이 규소막(208)에 존재한다.
다음에, 이 상태에서, HCl을 5%, 산소를 5%, 질소를 90% 함유하는 분위기에서 600℃로 10분간 가열처리를 행한다. 이 공정으로, 실시예 1에서 설명된 바와 같이, 막중의 니켈원소의 농도가 감소될 수 있다.
이어서, 패터닝을 행하여, 횡방향 성장 영역으로 된 패턴(209)을 형성한다. 본 실시예에서, 패턴(209)에는 결정성장의 출발점과 종료점이 존재하지 않도록 하는 것이 중요하다.
이것은, 결정성장의 출발점과 종료점에 니켈원소가 비교적 높은 농도로 함유되어 있기 때문이다.
그렇게 하여 얻어진 횡방향 성장 영역으로 된 패턴(209)에 잔류하는 니켈원소의 농도는 실시예 1의 경우와 비교하여 더욱 낮은 것으로 할 수 있다.
이것은, 횡방향 성장 영역에 함유된 금속원소의 농도가 원래 낮기 때문이다. 구체적으로는, 횡방향 성장 영역으로 된 패턴(209)내의 니켈원소의 농도는 1017cm-3정도로 하는 것이 가능하게 된다.
또한, 횡방향 성장 방향과 캐리어 이동 방향을 실질적으로 서로 동일하게 함으로써, 실시예 1에 나타낸 결정성장 방법을 이용하는 경우와 비교하여 더 높은 이동도를 가지는 장치를 얻을 수 있다.
실시예 3
본 실시예는 액티브 매트릭스형 액정표시장치 또는 액티브 매트릭스형 EL표시장치의 화소영역에 배치되는 박막트랜지스터를 제작하는 예를 나타낸다.
도 3(A)∼(E)는 본 실시예에 따른 박막트랜지스터 제작공정을 나타낸다. 먼저, 실시예 1 또는 실시예 2에 나타낸 공정에 의해 유리기판상에 결정성 규소막을 형성하고, 그 다음, 그 결정성 규소막을 패터닝하여, 도 3(A)에 나타낸 상태를 얻는다.
도 3(A)에 나타낸 상태에서, 부호 301은 유리기판을 나타내고, 302는 하지막을 나타내고, 부호 303은 결정성 규소막으로 구성된 활성층을 나타낸다. 본 실시예에서, 하지막(302)은 산화질화규소막으로 형성되는 것이 바람직하다. 또한, 그 산화질화규소막에는 할로겐 원소가 함유되는 것이 바람직하다. 이것은, 할로겐 원소에 의한 금속 이온 및 가동(可動) 이온의 게터링 작용이 이용되기 때문이다.
도 3(A)에 나타낸 상태를 얻은 후, 게이트 절연막을 구성하는 산화질화규소막(304)을 1000 Å의 두께로 성막한다. 그 성막방법으로서는, 산소와 실란 및 N2O로 이루어진 혼합가스를 이용한 플라즈마 CVD법이나, TEOS와 N2O로 이루어진 혼합가스를 이용한 플라즈마 CVD법이 이용될 수 있다.
또한, 산화질화규소막에 할로겐 원소를 함유시킨 것은, 활성층에 존재하는 니켈원소(규소의 결정화를 조장하는 다른 금속원소)의 영향으로, 절연막으로서의 게이트 절연막의 기능이 열화하는 것을 방지하는 의미에서 유용하다.
산화질화규소막으로 형성하는 것은, 그의 치밀한 막질 때문에 게이트 절연막에 금속원소가 진입하는 것을 어렵게 한다는 유의성이 있다. 게이트 절연막에 금속원소가 진입하면, 절연막으로서의 그의 기능이 열화되어, 박막트랜지스터의 특성의 불안전성 및 편차의 원인이 된다.
게이트 절연막으로서는, 통상 이용되는 산화규소막을 이용하는 것도 가능하다.
게이트 절연막으로서 기능하는 산화질화규소막(304)을 성막한 후, 후에 게이트 전극(307)으로서 기능하는 알루미늄막(도시되지 않음)을 스퍼터링법에 의해 형성한다. 그 알루미늄막에는 스칸듐을 0.2 중량% 함유시킨다.
알루미늄막에 스칸듐을 0.2 중량% 함유시키는 이유는, 후의 공정에서 힐록(hillock)이나 휘스커(whisker)의 발생을 억제하기 위한 것이다. 힐록 및 휘스커는 가열에 의해 발생되는 침상(針狀) 돌기이다. 힐록 및 휘스커는 알루미늄의 이상(異常) 성장에 의해 야기되는 것으로 고려된다.
알루미늄막의 성막후, 치밀한 양극산화막(도시되지 않음)을 형성한다. 이 양극산화막은 3%의 주석산을 함유하는 에틸렌 글리콜 용액을 전해용액으로 사용하여 형성된다. 즉, 양극산화는, 이 전해용액중에서 알루미늄막을 양극으로 하고 백금을 음극으로 하여 행해져, 알루미늄막의 표면에 치밀한 막질을 가지는 양극산화막을 형성한다.
치밀한 양극산화막의 두께는 대략 100 Å으로 한다. 이 양극산화막은 후에 형성되는 레지스트 마스크의 밀착성을 향상시키는 역할을 한다. 이 양극산화막의 두께는 양극산화시의 인가전압에 의해 제어될 수 있다.
그후, 레지스트 마스크(306)를 형성한다. 다음에, 알루미늄막을 패터닝하여, 부호 305로 나타낸 알루미늄막 패턴을 형성한다. 그리하여, 도 3(B)에 나타낸 상태가 얻어진다.
이 상태에서, 다시 양극산화를 행한다. 본 실시예에서는, 3%의 수산 수용액을 전해용액으로 사용하였다. 이 전해용액중에서 알루미늄막 패턴(305)을 양극으로 하여 양극산화를 행하여, 부호 308로 나타낸 다공질 양극산화막을 형성한다.
이 공정에서는, 밀착성이 높은 레지스트 마스크(306)가 상부에 존재하기 때문에, 알루미늄막 패턴(305)의 측면에만 다공질 양극산화막(308)이 선택적으로 형성된다.
다공질 양극산화막(308)은 그의 막두께를 수 μm까지 성장시킬 수 있다. 본 실시예에서는, 그 막두께를 6000 Å로 하였다. 그 성장거리는 양극산화 시간에 의해 제어될 수 있다.
다음에, 치밀한 양극산화막을 다시 형성한다. 즉, 전해용액으로서 3%의 주석산을 함유하는 상기한 에틸렌 글리콜 용액을 사용하여 양극산화를 다시 행한다. 그 결과, 다공질 양극산화막(308)속으로 전해용액이 진입하기 때문에, 부호 309로 나타낸 치밀한 양극산화막이 형성된다. 그 치밀한 양극산화막(309)의 두께는 1000 Å으로 한다.(도 3(C))
여기서, 산화질화규소막(304)의 노출된 부분을 에칭한다. 이 에칭으로서는 건식 에칭을 이용하는 것이 유용하다. 다음에, 아세트산, 질산, 인산으로 이루어진 혼합산에 의해 다공질 양극산화막(308)을 제거한다. 그리하여, 도 3(D)에 나타낸 상태가 얻어진다.
도 3(D)에 나타낸 상태를 얻은 후, 불순물 이온의 주입을 행한다. 본 실시예에서는, n채널형 박막트랜지스터를 제작하기 위해, 플라즈마 도핑법에 의해 P(인) 이온의 주입을 행하였다.
이 공정에서는, 부호 311, 315로 나타낸 진하게 도핑된 영역과, 부호 312, 314로 나타낸 엷게 도핑된 영역이 각각 형성된다. 이것은, 잔존한 산화질화규소막(310)의 일부가 반투과 마스크로서 기능하여, 주입되는 이온의 일부가 그곳에서 차폐되기 때문이다.
그 후에, 레이저광 또는 강광(强光)을 조사(照射)하여, 불순물 이온이 주입된 영역을 활성화시킨다. 그리하여, 소스영역(311), 채널형성영역(313), 드레인영역(315), 저농도 불순물영역(312, 314)이 자기정합적으로 형성된다.
본 실시예에서, 부호 314로 나타낸 영역이 LDD(엷게 도핑된 드레인) 영역이라 불리는 영역이다.(도 3(D))
치밀한 양극산화막(309)의 두께를 2000 Å 이상으로 두껍게 한 경우, 그 두께에 의해 채널형성영역(313)의 외측에 오프셋 게이트영역을 형성할 수 있다.
본 실시예에서도, 오프셋 게이트영역이 형성되어 있지만, 그의 칫수가 매우 작아서 그의 존재에 의한 기여가 미미하고, 도면이 번잡해지는 것을 피하기 위해 도면에는 나타내지 않았다.
그 다음에, 층간절연막(316)으로서, 산화규소막, 질화규소막 또는 그들의 적층막을 형성한다. 층간절연막(316)으로서는, 산화규소막이나 질화규소막상에 수지재료로 된 층을 형성하여 구성된 것이어도 좋다. 그리고, 콘택트 홀을 형성하여, 소스 전극(317)과 드레인 전극(318)을 형성한다. 이렇게 하여, 도 3(E)에 나타낸 박막트랜지스터가 완성된다.
실시예 4
본 실시예는 실시예 3에 나타낸 구성에서 게이트 절연막을 형성하는 방법에 관한 것이다. 기판으로서 석영기판이나 내열성이 높은 유리기판을 사용하는 경우, 게이트 절연막을 형성하는 방법으로서 열산화법을 이용하는 것이 바람직하다.
열산화법에 의해 형성된 산화막은, 절연막으로서 치밀하고, 내부에서 이동하는 전하를 함유하지 않기 때문에, 최적의 게이트 절연막중의 하나이다.
열산화막을 형성하는 방법으로서는, 950℃의 온도의 산화성 분위기중에서 처리를 행하는 예를 들 수 있다. 이때, 염산(HCl) 등을 산화성 분위기중에 혼합하는 것이 효과적이다. 이렇게 하는 것으로, 열산화막의 형성과 동시에, 활성층중에 존재하는 금속원소를 제거할 수 있다.
또한, 산화성 분위기중에 N2O 가스를 혼합하여, 질소성분을 함유하는 열산화막을 형성하는 것도 유효하다. 본 실시예에서, N2O 가스의 혼합비를 최적화하면, 산화질화규소막이 열산화법에 의해 얻어질 수 있다.
본 실시예에서는, 열산화법에 의해 게이트 절연막을 형성하는 예를 나타내었으나, 다른 방법으로서, 열 CVD법에 의해 게이트 절연막을 형성할 수도 있다. 이 경우도, N2O와 암모늄을 사용하여 질소성분을 포함시키는 것이 유효하다.
실시예 5
본 실시예는 도 3(A)∼(E)에 나타낸 것과 다른 공정으로 박막트랜지스터를 제작하는 예를 나타낸다.
도 4(A)∼(E)는 본 실시예에 따른 박막트랜지스터 제작공정을 나타낸다. 먼저, 실시예 1 또는 실시예 2에 나타낸 공정에 의해 유리기판상에 결정성 규소막을 형성한다. 그 다음, 그 규소막을 패터닝하여, 도 4(A)에 나타낸 상태를 얻는다.
도 4(A)에 나타낸 상태에서, 부호 401은 유리기판을 나타내고, 402는 하지막을 나타내고, 403은 결정성 규소막으로 구성된 활성층을 나타낸다. 본 실시예에서, 하지막(402)은 산화질화규소막으로 형성되는 것이 바람직하다.
도 4(A)에 나타낸 상태가 얻어진 후, 게이트 절연막을 구성하는 산화질화규소막(404)을 1000 Å의 두께로 성막한다. 그 성막방법으로서는, 산소와 실란 및 N2O로 이루어진 혼합가스를 사용한 플라즈마 CVD법이나, TEOS와 N2O로 이루어진 혼합가스를 사용한 플라즈마 CVD법이 사용된다. 통상 사용되는 산화규소막이 게이트 절연막으로서 사용될 수도 있다.
게이트 절연막으로서 기능하는 산화질화규소막(404)이 형성된 후, 스퍼터링법에 의해, 후에 게이트 전극으로서 기능하는 알루미늄막(도시되지 않음)을 형성한다. 이 알루미늄막에는 스칸듐을 0.2 중량% 포함시킨다.
알루미늄막의 성막 후에, 치밀한 양극산화막(도시되지 않음)을 형성한다. 이 양극산화막은, 3%의 주석산을 함유하는 에틸렌 글리콜 용액을 전해용액으로 사용하여 형성된다. 즉, 상기 전해용액중에서 알루미늄막을 양극으로 하고 백금을 음극으로 하여 양극산화를 행하는 것으로, 알루미늄막의 표면에 치밀한 양극산화막을 형성한다.
상기 치밀한 양극산화막의 두께는 약 100 Å으로 한다. 이 양극산화막은 후에 형성되는 레지스트 마스크의 밀착성을 향상시키는 역할을 한다. 이 양극산화막의 두께는 양극산화시의 인가전압에 의해 제어될 수 있다.
그후, 레지스트 마스크(405)를 형성하고, 알루미늄막을 패터닝하여, 알루미늄막 패턴(406)을 형성한다. 이 상태에서, 다시 양극산화를 행한다. 본 실시예에서는, 3%의 수산 수용액을 전해용액으로 사용하고, 이 전해용액중에서 알루미늄막 패턴(406)을 양극으로 하여 양극산화를 행함으로써 다공질 양극산화막(407)을 형성하였다.
이 공정에서는, 밀착성이 높은 레지스트 마스크(405)가 상부에 존재하기 때문에, 알루미늄막 패턴(406)의 측면에만 다공질 양극산화막(407)이 선택적으로 형성된다.
이 다공질 양극산화막(407)은 그의 막두께가 수 μm까지 성장할 수 있다. 본 실시예에서는, 그의 막두께를 6000 Å으로 하였다. 이 성장거리는 양극산화 시간에 의해 제어될 수 있다. 이렇게 하여, 도 4(B)에 나타낸 상태가 얻어진다.
그 다음, 치밀한 양극산화막을 다시 형성한다. 즉, 3%의 주석산을 함유하는 상기한 에틸렌 글리콜 용액을 전해용액으로 사용하여 양극산화를 다시 행한다. 그결과, 다공질 양극산화막(407) 안으로 전해용액이 진입하기 때문에, 도 4(C)에서 부호 408로 나타낸 치밀한 양극산화막이 형성된다.
도 4(C)에 나타낸 상태에서, 불순물 이온 주입을 먼저 행한다. 이 공정은 레지스트 마스크(405)의 제거 후에 행할 수도 있다.
불순물 이온의 주입에 의해 소스영역(409)과 드레인영역(411)이 형성된다. 410으로 나타낸 영역에는 불순물 이온이 주입되지 않는다.
이어서, 아세트산과 질산과 인산으로 이루어진 혼합산을 사용하여, 다공질 양극산화막(407)을 제거한다. 이렇게 하여, 도 4(D)에 나타낸 상태가 얻어진다.
도 4(D)에 나타낸 상태가 얻어진 후, 불순물 이온 주입을 다시 행한다. 이 불순물 이온은 처음의 불순물 이온 주입조건보다 낮은 도핑조건으로 주입된다. 이 공정에서, 저농도 불순물영역(412, 413)이 형성된다. 부호 414로 나타낸 영역이 채널형성영역이 된다.(도 4(D))
그후, 레이저광 또는 강광을 조사하여, 불순물 이온이 주입된 영역을 활성화시킨다. 이렇게 하여, 소스영역(409), 채널형성영역(414), 드레인영역(411), 저농도 불순물영역(412, 413)이 자기정합적으로 형성된다.
본 실시예에서, 부호 413으로 나타낸 영역이 'LDD(엷게 도핑된 드레인) 영역'으로 불리는 영역이다(도 4(D)).
그후, 층간절연막(415)으로서, 산화규소막, 질화규소막 또는 그들의 적층막을 형성한다. 층간절연막(415)은 산화규소막이나 질화규소막상에 수지재료로 된 층을 형성하여 구성할 수도 있다.
그 다음, 콘택트 홀을 형성하여, 소스 전극(416)과 드레인 전극(417)을 형성한다. 이렇게 하여, 도 4(E)에 나타낸 박막트랜지스터가 완성된다.
실시예 6
본 실시예는 n채널형 박막트랜지스터와 p채널형 박막트랜지스터가 상보형으로 구성된 예에 관한 것이다.
본 실시예에 나타낸 구성은, 예를 들어, 절연표면상에 집적화된 각종 박막 집적회로에 사용될 수 있고, 또한, 예를 들어, 액티브 매트릭스형 액정표시장치의 주변구동회로에 사용될 수 있다.
먼저, 도 5(A)에 나타낸 바와 같이, 유리기판(501)상에 하지막(502)으로서 산화규소막이나 산화질화규소막을 형성한다. 산화질화규소막을 사용하는 것이 바람직하다.
그 다음, 비정질 규소막(도시되지 않음)을 플라즈마 CVD법이나 감압 열 CVD법에 의해 형성한다. 그리고, 실시예 1 또는 실시예 2에서 설명된 방법에 의해 비정질 규소막을 결정성 규소막으로 변성시킨다.
이렇게 하여 얻어진 결정성 규소막을 패터닝하여, 활성층(503, 504)을 얻는다. 이렇게 하여, 도 5(A)에 나타낸 상태가 얻어진다.
그리고, 게이트 절연막이 되는 산화질화규소막(505)을 형성한다. 이 공정에서, 기판으로서 석영기판이 사용된 경우에는, 앞에서 설명된 열산화법을 이용하는 것이 바람직하다.(도 5(A))
그 다음, 후에 게이트 전극을 구성하는 알루미늄막(도시되지 않음)을 4000 Å의 두께로 형성한다. 알루미늄막 이외에, 양극산화 가능한 금속(예를 들어, 탄탈)이 사용될 수도 있다.
알루미늄막의 형성 후에, 앞에서 설명된 방법에 의해 알루미늄막상에 매우 얇고 치밀한 양극산화막을 형성한다.
이어서, 알루미늄막상에 레지스트 마스크(도시되지 않음)를 배치하고, 알루미늄막을 패터닝한다. 그리고, 얻어진 알루미늄막 패턴을 양극으로 하여 양극산화를 행하여, 다공질 양극산화막(508, 509)을 형성한다. 이 다공질 양극산화막(508, 509)의 두께는 5000 Å으로 한다.
그리고, 치밀한 양극산화막을 형성하는 조건으로 다시 양극산화를 행하여, 치밀한 양극산화막(510, 511)을 형성한다. 이 치밀한 양극산화막(510, 511)의 두께는 800 Å으로 한다. 이렇게 하여, 도 5(B)에 나타낸 상태가 얻어진다.
그리고, 노출된 산화규소막(505)을 건식 에칭에 의해 제거하여, 게이트 절연막(512, 513)을 얻는다(도 5(C)).
도 5(C)에 나타낸 상태가 얻어진 후, 아세트산과 질산 및 인산으로 이루어진 혼합산을 이용하여 다공질 양극산화막(508, 509)을 제거한다. 이렇게 하여, 도 5(D)에 나타낸 상태가 얻어진다.
이 상태에서, 레지스트 마스크를 교대로 배치하여, 좌측의 박막트랜지스터에 P(인) 이온이 주입되고, 우측의 박막트랜지스터에 B(붕소) 이온이 주입되도록 한다.
이러한 불순물 이온의 주입에 의해, 각각 고농도로 n형을 가지는 소스영역(514)과 드레인영역(517)이 자기정합적으로 형성된다.
또한, P 이온이 저농도로 도핑된 약한 n형을 가지는 영역(515)이 동시에 형성되고, 또한, 채널형성영역(516)이 동시에 형성된다.
부호 515로 나타낸 약한 n형을 가지는 영역이 형성되는 이유는 잔존한 게이트 절연막(512)이 존재하기 때문이다. 즉, 게이트 절연막(512)을 투과한 P 이온이 그 게이트 절연막(512)에 의해 부분적으로 차폐되기 때문이다.
동일한 원리로, 각각 강한 p형을 가지는 소스영역(521)과 드레인영역(518)이 자기정합적으로 형성된다. 또한, 저농도 불순물영역(520)이 동시에 형성되고, 또한, 채널형성영역(519)이 동시에 형성된다.
치밀한 양극산화막(510, 511)의 두께가 2000 Å 정도로 두꺼운 경우에는, 그 두께 때문에 채널형성영역(516, 519)에 접하여 오프셋 게이트영역이 형성될 수 있다. 본 실시예에서는, 치밀한 양극산화막(510, 511)의 두께가 1000 Å 이하로 얇기 때문에, 그 막의 존재는 무시될 수 있다.
그 다음, 레이저광 또는 강광을 조사하여, 불순물이 주입된 영역을 어닐한다.
그후, 도 5(E)에 나타낸 바와 같이, 층간절연막으로서 질화규소막(522)과 산화규소막(523)을 형성한다. 이들 막의 두께는 각각 1000 Å으로 한다. 산화규소막(523)은 형성되지 않아도 좋다.
본 실시예에서, 박막트랜지스터를 질화규소막(522)으로 덮는다. 질화규소막은 치밀하고 우수한 계면특성을 가지기 때문에, 이러한 구조로 함으로써 박막트랜지스터의 신뢰성을 높일 수 있다.
그리고, 스핀 코팅법에 의해, 수지재료로 된 층간절연막(524)을 형성한다. 본 실시예에서는, 이 층간절연막(524)의 두께를 최소 1 μm로 하였다.(도 5E)
그 다음, 콘택트 홀을 형성하여, 좌측의 n채널형 박막트랜지스터의 소스 전극(525)과 드레인 전극(526)을 형성하고, 또한, 우측의 박막트랜지스터의 소스 전극(527)과 드레인 전극(526)을 형성한다. 본 실시예에서, 드레인 전극(526)은 공통으로 배치된 것으로 된다.
이렇게 하여, 상보형 CMOS 구조를 가지는 박막트랜지스터 회로가 구성될 수 있다.
본 실시예의 구성에 있어서는, 박막트랜지스터가 질화막으로 덮히고, 또한 수지재료로 덮혀 있다. 이러한 구성에 의해, 가동 이온과 수분의 진입이 어렵게 되어 내구성이 높은 것으로 될 수 있다.
실시예 7
본 실시예는, 실시예 1 또는 실시예 2에 의해 얻어진 결정성 규소막에 레이저광을 추가로 조사하여, 단결정 또는 실질적으로 단결정인 영역을 형성하는 구성에 관한 것이다.
먼저, 실시예 1에서 설명된 바와 같이, 니켈원소의 작용을 이용하여 결정성 규소막을 얻는다. 그리고, 그 규소막에 엑시머 레이저(예를 들어, KrF 엑시머 레이저)를 조사하여, 그의 결정성을 더욱 조장한다.
상기 방법에 의해 결정성이 크게 조장된 막은, ESR(전자 스핀 공명 분석법)로 측정된 전자 스핀 밀도가 3×1017cm-3이하이고, SIMS로 측정된 최소치로서 니켈원소 농도가 3×1017cm-3이하인 단결정으로 간주할 수 있는 영역을 가지게 된다.
그 영역에는 결정입계가 실질적으로 존재하지 않고, 단결정 규소 웨이퍼에 필적하는 높은 전기적 특성을 얻을 수 있다.
또한, 이 단결정으로 간주되는 영역은 수소를 5 원자% 이하 내지 1×1015cm-3을 함유한다. 이 값은 SIMS(이차 이온 질량 분석법)에 의한 측정으로부터 입증된다.
단결정 또는 실질적으로 단결정인 영역을 사용하여 박막트랜지스터를 제작하는 것으로, 단결정 웨이퍼를 사용하여 제작한 MOS형 트랜지스터에 필적하는 특성이 얻어질 수 있다.
실시예 8
본 실시예는, 도 3∼도 5에 나타낸 바와 같은 박막트랜지스터의 제작공정에서 열 CVD법에 의해 게이트 절연막을 형성하는 예에 관한 것이다. 열 CVD법에 의해 게이트 절연막을 형성하는 경우, 고온으로의 가열이 요구되기 때문에, 기판으로서 석영기판을 사용하는 것이 바람직하다.
본 실시예에서는, HCl을 체적비율로 3% 함유하는 산소가스를 이용하여 850℃로의 감압 열 CVD법에 의해 게이트 절연막을 형성하는 예를 나타낸다. 이 방법으로 얻어진 게이트 절연막은 활성층에 존재하는 금속원소의 진입에 의해 그의 전기적 특성을 변화시키는 것을 어렵게 할 수 있다.
실시예 9
본 실시예는, 실시예 1에 나타낸 공정중에 하지막의 표면에 직접 니켈원소를 도입하는 예를 나타낸다. 이 경우, 니켈원소는 비정질 규소막의 하면에 접하여 보유되게 된다.
상기한 바와 같이, 본 발명은 규소의 결정화를 조장하는 금속원소를 사용하여 얻어진 결정성 규소막에 있어서의 금속원소의 농도를 감소시키는 기술을 제공할 수 있다.
또한, 본 발명에 의하면, 신뢰성이 높고 성능이 우수한 박막 반도체장치를 얻을 수 있다.

Claims (31)

  1. 절연표면상에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막에 대하여 제1 가열처리를 행하여, 상기 비정질 반도체막을 결정화시키는 공정과,
    Ar, N2, He 및 Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 분위기에서 상기 제1 가열처리보다 높은 온도로 제2 가열처리를 행하는 공정을 포함하고,
    여기서, 상기 제2 가열처리가 450∼1050℃의 온도로 행해지고, 결정화된 상기 반도체막이 상기 제2 가열처리 후에, 3×1017cm-3이하의 스핀 밀도를 가지는 것을 특징으로 하는 반도체장치 제작방법.
  2. 제 1 항에 있어서, 상기 제2 가열처리에서의 상기 분위기가, HCl, HF, HBr, Cl2, F2, Br2로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 할로겐 원소를 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  3. 제 1 항에 있어서, 상기 비정질 반도체막이 상기 비정질 반도체막의 결정화를 조장할 수 있는 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  4. 제 3 항에 있어서, 상기 제2 가열처리 후의 상기 결정화된 반도체막이, SIMS(이차 이온 질량 분석법)으로 측정하여 3×1017cm-3이하의 농도로 상기 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  5. 제 3 항에 있어서, 상기 제2 가열처리가, 상기 결정화된 반도체막으로부터 상기 금속원소를 게터링하도록 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  6. 제 3 항에 있어서, 상기 금속원소가 상기 제2 가열처리에 의해 초기 농도의 1/10 이하로 감소되는 것을 특징으로 하는 반도체장치 제작방법.
  7. 제 1 항에 있어서, 상기 제1 가열처리와 상기 제2 가열처리가 동일 수단에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  8. 제 1 항에 있어서, 상기 제2 가열처리가 10분간 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  9. 제 1 항에 있어서, 상기 스핀 밀도가 ESR(전자 스핀 공명 분석법)에 의해 측정된 것인 것을 특징으로 하는 반도체장치 제작방법.
  10. 제 1 항에 있어서, 상기 반도체장치가, 액정표시장치와, EL표시장치 및 박막 집적회로로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체장치 제작방법.
  11. 제 1 항에 있어서, 상기 비정질 반도체막이, 감압 CVD법 또는 플라즈마 CVD법에 의해 형성된 비정질 규소막인 것을 특징으로 하는 반도체장치 제작방법.
  12. 절연표면상에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막을 결정화시키는 공정과,
    Ar, N2, He 및 Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 분위기에서 상기 결정화 공정에서보다 높은 온도로, 결정화된 상기 반도체막을 가열하는 공정과,
    상기 가열 공정후에 상기 결정화된 반도체막에 레이저광을 조사하는 공정을 포함하고,
    여기서, 상기 가열 공정이 450∼1050℃의 온도로 행해지고, 상기 가열 공정후의 상기 결정화된 반도체막이 3×1017cm-3이하의 스핀 밀도를 가지며, 상기 결정화된 반도체막이 수소를 5 원자% 이하 내지 1×1015cm-3포함하는 것을 특징으로 하는 반도체장치 제작방법.
  13. 제 12 항에 있어서, 상기 가열 공정에서의 상기 분위기가, HCl, HF, HBr, Cl2, F2, Br2로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 할로겐 원소를 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  14. 제 12 항에 있어서, 상기 비정질 반도체막이 상기 비정질 반도체막의 결정화를 조장할 수 있는 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  15. 제 14 항에 있어서, 상기 가열 공정후의 상기 결정화된 반도체막이, SIMS으로 측정하여 3×1017cm-3이하의 농도로 상기 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  16. 제 14 항에 있어서, 상기 금속원소가 상기 가열 공정에 의해 초기 농도의 1/10 이하로 감소되는 것을 특징으로 하는 반도체장치 제작방법.
  17. 제 12 항에 있어서, 상기 결정화 공정과 상기 가열 공정이 동일 수단에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  18. 제 12 항에 있어서, 상기 가열 공정이 10분간 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  19. 제 12 항에 있어서, 상기 스핀 밀도가 ESR에 의해 측정된 것인 것을 특징으로 하는 반도체장치 제작방법.
  20. 제 12 항에 있어서, 상기 반도체장치가, 액정표시장치와, EL표시장치 및 박막 집적회로로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체장치 제작방법.
  21. 제 12 항에 있어서, 상기 비정질 반도체막이, 감압 CVD법 또는 플라즈마 CVD법에 의해 형성된 비정질 규소막인 것을 특징으로 하는 반도체장치 제작방법.
  22. 절연표면상에 비정질 반도체막을 형성하는 공정과,
    상기 비정질 반도체막에 대하여 제1 가열처리를 행하여, 상기 비정질 반도체막을 결정화시키는 공정과,
    Ar, N2, He 및 Ne으로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 분위기에서 상기 제1 가열처리보다 높은 온도로 제2 가열처리를 행하여, 결정입계를 가지지 않는 실질적으로 단결정의 반도체영역을 얻는 공정을 포함하고,
    여기서, 상기 제2 가열처리가 450∼1050℃의 온도로 행해지고, 결정화된 상기 반도체막이 상기 제2 가열처리 후에, 3×1017cm-3이하의 스핀 밀도를 가지는 것을 특징으로 하는 반도체장치 제작방법.
  23. 제 22 항에 있어서, 상기 제2 가열처리에서의 상기 분위기가, HCl, HF, HBr, Cl2, F2, Br2로 이루어진 군으로부터 선택된 한 종류 또는 다수 종류의 재료를 포함하는 할로겐 원소를 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  24. 제 22 항에 있어서, 상기 비정질 반도체막이 상기 비정질 반도체막의 결정화를 조장할 수 있는 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  25. 제 24 항에 있어서, 상기 반도체영역이, SIMS으로 측정하여 3×1017cm-3이하의 농도로 상기 금속원소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  26. 제 24 항에 있어서, 상기 금속원소가 상기 제2 가열처리에 의해 초기 농도의 1/10 이하로 감소되는 것을 특징으로 하는 반도체장치 제작방법.
  27. 제 22 항에 있어서, 상기 제1 가열처리와 상기 제2 가열처리가 동일 수단에 의해 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  28. 제 22 항에 있어서, 상기 제2 가열처리가 10분간 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  29. 제 22 항에 있어서, 상기 스핀 밀도가 ESR에 의해 측정된 것인 것을 특징으로 하는 반도체장치 제작방법.
  30. 제 22 항에 있어서, 상기 반도체장치가, 액정표시장치와, EL표시장치 및 박막 집적회로로 이루어진 군으로부터 선택된 하나인 것을 특징으로 하는 반도체장치 제작방법.
  31. 제 22 항에 있어서, 상기 비정질 반도체막이, 감압 CVD법 또는 플라즈마 CVD법에 의해 형성된 비정질 규소막인 것을 특징으로 하는 반도체장치 제작방법.
KR1019990010232A 1995-12-15 1999-03-25 반도체장치 제작방법 KR100285020B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-347820 1995-12-15
JP34782095 1995-12-15

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066127A Division KR100285019B1 (ko) 1995-12-15 1996-12-16 반도체막 형성방법

Publications (1)

Publication Number Publication Date
KR100285020B1 true KR100285020B1 (ko) 2001-03-15

Family

ID=18392821

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960066127A KR100285019B1 (ko) 1995-12-15 1996-12-16 반도체막 형성방법
KR1019990010232A KR100285020B1 (ko) 1995-12-15 1999-03-25 반도체장치 제작방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960066127A KR100285019B1 (ko) 1995-12-15 1996-12-16 반도체막 형성방법

Country Status (4)

Country Link
US (2) US5869363A (ko)
KR (2) KR100285019B1 (ko)
CN (1) CN1146955C (ko)
TW (1) TW319912B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US6074901A (en) * 1993-12-03 2000-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
US6326248B1 (en) 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
US6204101B1 (en) * 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100500033B1 (ko) 1996-10-15 2005-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JPH10135137A (ja) * 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3976828B2 (ja) * 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP3765902B2 (ja) 1997-02-19 2006-04-12 株式会社半導体エネルギー研究所 半導体装置の作製方法および電子デバイスの作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4242461B2 (ja) * 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844552B2 (ja) 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10256539A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3223869B2 (ja) 1997-11-17 2001-10-29 日本電気株式会社 不純物濃度の定量方法
JP4236722B2 (ja) * 1998-02-05 2009-03-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) * 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US8900362B2 (en) * 2010-03-12 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of gallium oxide single crystal
CN110854076B (zh) * 2019-11-15 2022-05-31 西安微电子技术研究所 一种提高栅氧可靠性和抗辐射特性的HTO/SiO2复合栅CMOS器件及工艺

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
US5582880A (en) * 1992-03-27 1996-12-10 Canon Kabushiki Kaisha Method of manufacturing non-single crystal film and non-single crystal semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
TW278219B (ko) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
US5580815A (en) * 1993-08-12 1996-12-03 Motorola Inc. Process for forming field isolation and a structure over a semiconductor substrate
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (ko) * 1993-12-27 1996-06-21 Sharp Kk
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW448584B (en) * 1995-03-27 2001-08-01 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
KR100285019B1 (ko) 2001-04-02
US20010026964A1 (en) 2001-10-04
US5869363A (en) 1999-02-09
TW319912B (ko) 1997-11-11
CN1162188A (zh) 1997-10-15
CN1146955C (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
KR100285020B1 (ko) 반도체장치 제작방법
US5985740A (en) Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) Semiconductor device and fabrication method thereof
US7135741B1 (en) Method of manufacturing a semiconductor device
US6465287B1 (en) Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US7422630B2 (en) Fabrication method of semiconductor device
US6204101B1 (en) Method of manufacturing semiconductor device
US7037811B1 (en) Method for fabricating a semiconductor device
KR100440083B1 (ko) 반도체박막제작방법
KR100455594B1 (ko) 반도체 장치 제조 방법
JP3452808B2 (ja) 半導体装置
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JP4321828B2 (ja) 半導体装置の作製方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JP4067752B2 (ja) 半導体装置の作製方法
JPH09312406A (ja) 半導体装置の作製方法
JP3581576B2 (ja) 半導体装置の作製方法
JPH09260288A (ja) 半導体装置及びその作製方法
JP4055831B2 (ja) 半導体装置の作製方法
JP2001094108A (ja) 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法
JPH09260685A (ja) 半導体装置及びその作製方法
JPH0837311A (ja) 半導体装置およびその作製方法
JP2001144016A5 (ko)
JPH09266171A (ja) 半導体装置の作製方法
JPH09171964A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee