KR100250977B1 - 신경망 칩을 이용한 고속 패킷 스위치 제어기와이를 이용한 교환기 - Google Patents

Abstract

본 발명은 신경망 칩을 이용한 고속 패킷 스위치 제어기와 이를 이용한 교환기에 관한 것으로, 데이타 패킷을 입력받아 적절한 출력방향으로 스위칭하는 크로스바 스위치를 제어하여, 최적 스위칭을 통해 시스템 성능을 향상시키고자 하는 기술로써, 고속이면서 대용량인 패킷 스위치 제어기 구현에 매우 적합하고, 최적 스위칭을 통하여 시스템 성능을 극대화시킬 수 있는 잇점이 있다.

Description

신경망 칩을 이용한 고속 패킷 스위치 제어기와 이를 이용한 교환기

본 발명은 신경망 칩을 이용한 고속 패킷 스위치 제어기와 이를 이용한 교환기에 관한 것으로, 데이타 패킷을 입력받아 적절한 출력방향으로 스위칭하는 크로스바 스위치를 제어하여, 최적 스위칭을 통해 시스템 성능을 향상시키고자 하는 기술로써, 고속이면서 대규모 회로 구성이 용이한 기술이다.

일반적으로 스위칭 시스템 구현시 종래 기술은 소규모 스위칭 시스템 구현시에는 적합한 기술이며, 만족할 만한 스위칭 속도를 구현할 수 있다.

특히 크로스바 스위칭의 경우 매우 안정적이며 시스템 성능 또한 우수하다.

그러나 스위칭을 위한 입력 패킷의 속도가 고속이 되거나 다양한 멀티미디어 패킷 혹은 스위칭 규모가 커지면 시스템의 성능은 급격히 저하되며 패킷 제어기의 구현은 매우 어려워지게 되고, 변형이나 프로그램에 제한을 받게되는 문제가 있다.

본 발명은 상기에 기술한 바와 같은 종래 문제점을 감안하여, 신경망 칩을 적용하여 대용량 패킷 제어기에 매우 적합하며 최적 스위칭을 통해 시스템 성능을 극대화시킬 수 있는 고속 패킷 제어기를 구현하는 것을 목적으로 한다.

즉, 통신 응용을 위한 아날로그/디지탈 혼용 초고밀도 집적회로의 구현, 고속 대용량을 가진 차세대 스위치 제어기의 최적화를 위하여 신경망 칩을 이용한 병렬 하드웨어를 구성하는 것이다.

도 1은 본 발명에 의해 구현된 고속 패킷 스위치 제어기를 가지는 교환기 내부 블 럭도.

도 2는 본 발명의 신경망 스위치 제어기를 사용하여 패킷을 타 경로로 전송 하는 과정을 개략적으로 나타낸 블럭도.

도 3은 도 2의 스위치부와 비선형 증폭기의 상세 회로도.

도 4는 도 3으로 집적된 신경망 칩을 나타내는 도면.

< 도면의 주요부분에 대한 부호의 설명 >

10 : 입력 버퍼부 20 : 크로스바 스위치부

30 : 신경망 스위치 제어부 31 : 검출기

32 : 증폭기 33 : 저역통과필터

34 : 스위치부 35 : 비선형 증폭기

36 : 레이저부 341 : 연결고리부

상기와 같은 목적을 달성하기 위한 본 발명의 신경망 칩을 이용한 고속 패킷 스위치 제어기의 구성은 교환기 내부에서 입력되는 가중치 행 어드레스를 입력받아 이를 디코딩하는 가중치 행 어드레스 디코더와;

교환기 내부에서 입력되는 가중치 열 어드레스를 입력받아 이를 디코딩하는 가중치 열 어드레스 디코더와;

상기 각 어드레스 디코더에서 입력된 어드레스에 따라 입력된 신호를 신경망으로 연결하며, 외부에서 입력되는 가중치에 따라 출력 전압이 달라지는 연결고리 어레이와;

상기 연결고리 어레이에서 출력된 신호를 증폭하여 출력하는 신경망과;

상기 신경망에서 최종적으로 출력되는 크로스바 스위치 제어신호를 출력하는 외부 입/출력 버스; 및

내부 데이타 버스를 포함하여 구성하는 것을 특징으로 한다.

상기와 같은 고속 패킷 스위치 제어기를 이용한 교환기의 구성은 교환기 내 크로스바 스위치의 고속 동작을 가능케 하기 위해;

교환기 내로 입력되는 패킷을 저장하는 입력 버퍼부와;

상기 입력 버퍼부에서 출력되는 패킷 데이타의 타 전송로로의 경로를 스위칭하는 크로스바 스위치부와;

상기 크로스바 스위치부의 스위칭을 제어하는 상기 신경망 스위치 제어기를 포함하여 구성하는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명에 의해 구현된 신경망 칩을 이용한 스위치 제어기를 가지는 교환기 블럭도로, 교환기 내로 입력되는 패킷을 저장하는 입력 버퍼부(10)와;

상기 입력 버퍼부(10)에서 출력되는 패킷 데이타의 타 전송로로의 경로를 스위칭하는 크로스바 스위치부(20)와;

상기 크로스바 스위치부(20)의 스위칭을 제어하는 신경망 스위치 제어부(30)를 포함하여 구성된다.

도 2는 신경망 스위치 제어기를 사용하여 패킷을 타 경로로 전송하는 과정을 개략적으로 나타낸 블럭도로, 패킷 정보를 검출하는 검출기(31)와;

상기 검출기(31)에서 출력되는 데이타를 증폭하는 증폭기(32)와;

상기 증폭기(32)를 통해 출력된 신호에서 잡음 성분을 제거하는 저역통과필터(33)와;

상기 입력 버퍼부(10)에서 출력되는 접속 요구 신호(S1 : request connection)에 따라 상기 필터(33)를 거친 신호의 출력을 통과 및 차단시키는 스위치부(34)와;

상기 스위치부(34)를 통해 입력된 신호를 증폭하는 비선형 증폭기(35); 및

상기 비선형 증폭기(35)를 통해 출력된 정보를 타 전송로로 출력하는 레이저부(36)를 포함하여 구성된다.

여기서 상기 스위치부(34)와, 비선형 증폭기(35)는 신경망 칩을 이용하여 구현한 신경망 스위치 제어기 부분이다.

그리고 상기 비선형 증폭기(35)에서 출력되는 신호 중 일부는 상기 크로스바 스위치부(20)로 입력되어 선택된 스위치를 접속시키고, 이와 연접된 스위치들은 오프시키는 등의 크로스바 스위치 제어신호(S2 : set crosspoint)를 출력한다.

상기 스위치부(34)는 도 3에 도시된 바와 같이 가중치(WEIGHT)에 따라 출력 전압이 달라지는 연결고리부(341)로, 가중치를 게이트로 입력받는 N-모스 트랜지스터(N1)와;

상기 N-모스 트랜지스터(N1)의 드레인 단에 연결된 N-모스 트랜지스터(N2)와;

상기 N-모스 트랜지스터(N1)의 소스단에 연결되며, N-모스 트랜지스터(N3, N4)로 이루어진 전류 미러와;

외부에서 인가되는 전압을 게이트단으로 입력받으며, 소스단은 상기 N-모스 트랜지스터(N2)의 게이트단과 연결되고, 드레인단은 상기 전류 미러와 연결된 P-모스 트랜지스터(P1); 및

상기 P-모스 트랜지스터(P1)와, 전류 미러의 공통 연결선(b)에 소스단이 접속되고, 게이트단으로는 뉴럴값을 입력(NEURAL INPUT)받는 N-모스 트랜지스터(N5)를 포함하여 이루어진다.

상기 연결고리부(341)의 동작은 외부 입력단자(a)로 신호가 입력되면 이 신호는 상기 N-모스 트랜지스터(N1)의 게이트단으로 입력되는 가중치에 따라 상기 b지점에 걸리는 전압 값이 달라지게 된다.

이처럼 변화된 전압은 상기 뉴럴값에 따라 N-모스 트랜지스터(N5)가 턴-온/오프 되어 다음 단(비선형 증폭단)으로 출력된다.

상기 비선형 증폭기(35)는 도 3에 도시된 바와 같이 상기 연결고리부에서 출력된 신호에 따라 턴-온/오프되는 스위치(SW1) 및 접속 요구 가중치에 따라 턴-온/오프되는 스위치(SW2)와 공통 연결되어, 각 스위치의 온/오프 동작에 따라 흐르는 전압을 충/방전하는 캐패시터(C1)와;

상기 캐패시터(C1)의 일측과 드레인단이 연결된 직렬의 N-모스 트랜지스터(N6, N7)와;

상기 캐패시터(C1)의 일측에 게이트단이 연결된 N-모스 트랜지스터(N8)와;

상기 N-모스 트랜지스터(N8)의 일측에 연결된 P-모스 트랜지스터(P2, P3)로 이루어진 전류 미러와;

상기 전류 미러의 일측에 연결된 N-모스 트랜지스터(N9)로 이루어진다.

이때 상기 비선형 증폭기(35)의 출력은 전류 미러와 N-모스 트랜지스터(N9)의 공통선에서 추출되며, 이 신호가 바로 크로스바 스위치 제어신호(S2)가 된다.

도 4는 상기 도 2 및 도 3과 같은 회로를 다수개 집적시켜 만든 신경망 칩 즉, 신경망 스위치 제어기를 나타내는 도면으로, 가중치 행 어드레스를 입력받아 이를 디코딩하는 가중치 행 어드레스 디코더(40)와;

가중치 열 어드레스를 입력받아 이를 디코딩하는 가중치 열 어드레스 디코더(41)와;

상기 각 어드레스 디코더(40, 41)에서 입력된 어드레스에 따라 신호를 신경망으로 연결하고, 외부에서 입력되는 가중치에 따라 출력 전압이 달라지는 연결고리 어레이(42)와;

상기 연결고리 어레이(42)에서 출력된 신호를 출력하는 신경망(43); 및

상기 신경망(43)을 통해 최종적으로 생성된 크로스바 스위치 제어신호(S2)를 출력하는 외부 입/출력 버스; 및

내부 뉴런 데이타 버스(INTERNAL DATA BUS)를 포함하여 구성된다.

참고로 상기 도 4에서 사용한 81 뉴런 패킷 스위치 제어기는 9×9 패킷 스위치를 위한 것이나, 제어기의 크기에는 제한을 두지 않는다.

상기와 같이 구성된 교환기에서의 고속 스위칭 동작을 설명하면 다음과 같다.

교환기로 패킷 데이타가 입력되면 이 데이타는 우선 상기 입력 버퍼부(10)에 저장된다. 이어 입력된 패킷에서 헤더 부분을 검출하여 출력 주소를 추출해 낸 다음 신경망 스위치 제어부(30)로 스위칭 접속을 요구하는 접속 요구 신호(S1)를 출력한다.

상기 신호를 입력받은 신경망 스위치 제어부(30)에서는 헤더에서 검출된 주소를 행 및 열 별로 디코딩하여 크로스바 스위치부(20)의 해당 스위치를 접속시키도록 하는 크로스바 스위치 제어신호(S2)를 출력하여 스위치가 접속되도록 하고, 이와 연접되는 스위치들은 오프 시켜 신호의 다른 경로로의 흐름을 방지하도록 한다.

즉, 본 발명의 신경망을 이용한 고속 패킷 스위치 제어기는 스위치에 대응되는 2차원의 뉴런 행렬을 가지는 바, 각 뉴런은 스위치를 제어하여 입력 패킷을 출력시키는 기능을 한다.

각 뉴런간의 연결고리는 한 뉴런이 온이 될때 온이 된 뉴런과 같은 행과 열의 뉴런들은 온이 되지 못하도록 한다.

이와 같은 기능으로 에너지가 최소인 상태로 수렴할 때 온이 되는 뉴런은 자신에게 대응하는 스위치를 조절하여 최적 제어를 한다.

그리고 본 발명의 신경망 고속 패킷 스위치 제어기에 적용되는 신경망 칩 우란은 초당 15메가 이상 60메가 속도의 수행을 하며 이것은 초당 100기가-1테라 연결고리 연산속도에 해당된다.

이와 동시에 상기 입력 버퍼부(10)로는 패킷 선택 신호(S3 : select packets)를 출력하여 현재 접속 중인 스위치 경로를 통해 전송할 패킷을 크로스바 스위치부(20)로 출력하도록 한다.

이와 같은 동작은 정확한 스위칭 수행을 위해, 한 스위칭 주기동안 하나의 출력주소로 연결된다.

이상에서 상세히 설명한 바와 같이 본 발명은 신경망 칩 기술을 이용하여 차세대 통신의 필수 요소인 초고속 패킷 스위치 제어기를 구현하므로써, 고속이면서 대용량인 패킷 스위치 제어기 구현에 매우 적합하고, 최적 스위칭을 통하여 시스템 성능을 극대화시킬 수 있는 잇점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

1. 교환기 내부에서 입력되는 가중치 행 어드레스를 입력받아 이를 디코딩하는 가중치 행 어드레스 디코더와;

   교환기 내부에서 입력되는 가중치 열 어드레스를 입력받아 이를 디코딩하는 가중치 열 어드레스 디코더와;

   상기 각 어드레스 디코더에서 입력된 어드레스에 따라 입력된 신호를 신경망으로 연결하며, 외부에서 입력되는 가중치에 따라 출력 전압이 달라지는 연결고리 어레이와;

   상기 연결고리 어레이에서 출력된 신호를 증폭하여 출력하는 신경망과;

   상기 신경망에서 최종적으로 출력되는 크로스바 스위치 제어신호를 출력하는 외부 입/출력 버스; 및

   내부 데이타 버스를 포함하여 구성하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기.
2. 제 1항에 있어서,

   상기 연결고리 어레이는 가중치에 따라 턴-온/오프 되는 제 1 모스 트랜지스터와;

   상기 제 1 모스 트랜지스터의 일단에 연결된 제 2 모스 트랜지스터와;

   상기 제 1 모스 트랜지스터의 일단에 연결되며, 제 3, 제 4 모스 트랜지스터로 이루어지는 전류 미러와;

   외부에서 인가되는 전압에 따라 턴-온/오프 되며, 일단은 상기 제 2 트랜지스터의 게이트단과 연결되고, 일단은 상기 전류 미러와 연결된 제 5 모스 트랜지스터; 및

   상기 제 5 모스 트랜지스터와, 전류 미러의 공통 연결점에 일단이 접속되고, 뉴럴값에 따라 턴-온/오프 되는 제 6 모스 트랜지스터를 포함하여 구성하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기.
3. 제 1항에 있어서,

   상기 신경망은 상기 연결고리부에서 출력된 신호에 따라 턴-온/오프되는 스위치와;

   접속 요구 가중치에 따라 턴-온/오프되는 스위치와;

   상기 각 스위치와 공통 연결되어, 각 스위치의 온/오프 동작에 따라 흐르는 전압을 충/방전하는 캐패시터; 및

   상기 스위치와 캐패시터를 거친 신호를 증폭하는 비선형 증폭기를 포함하여 구성하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기.
4. 제 3항에 있어서,

   상기 비선형 증폭기는 캐패시터의 일측과 일단이 연결된 직렬의 제 7, 제 8 모스 트랜지스터와;

   상기 캐패시터에서 입력되는 값에 따라 턴-온/오프 되는 제 9 모스 트랜지스터와;

   상기 제 9 모스 트랜지스터의 일측에 연결된 제 10, 제 11 모스 트랜지스터로 이루어지는 전류 미러와;

   상기 전류 미러의 일측에 연결되며, 외부에서 인가되는 전압에 의해 턴-온/오프되는 제 12 모스 트랜지스터를 포함하여 구성하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기.
5. 교환기 내 크로스바 스위치의 고속 동작을 가능케 하기 위해;

   교환기 내로 입력되는 패킷을 저장하는 입력 버퍼부와;

   상기 입력 버퍼부에서 출력되는 패킷 데이타의 타 전송로로의 경로를 스위칭하는 크로스바 스위치부와;

   상기 크로스바 스위치부의 스위칭을 제어하는 청구항 1의 신경망 스위치 제어기를 포함하여 구성하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기를 가지는 교환기.
6. 제 5항에 있어서,

   상기 크로스바 스위치부의 정확한 스위칭 수행을 위해 한 스위칭 주기동안 하나의 출력주소를 연결하는 것을 특징으로 하는 신경망 칩을 이용한 고속 패킷 스위치 제어기를 가지는 교환기.

Images