KR100257571B1 - Method for producing a silicide field emitter array using double-metal layer of fed - Google Patents
Method for producing a silicide field emitter array using double-metal layer of fed Download PDFInfo
- Publication number
- KR100257571B1 KR100257571B1 KR1019970064895A KR19970064895A KR100257571B1 KR 100257571 B1 KR100257571 B1 KR 100257571B1 KR 1019970064895 A KR1019970064895 A KR 1019970064895A KR 19970064895 A KR19970064895 A KR 19970064895A KR 100257571 B1 KR100257571 B1 KR 100257571B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- deposited
- silicide
- gate
- tip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0413—Microengineered point emitters
- H01J2329/0415—Microengineered point emitters conical shaped, e.g. Spindt type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/041—Field emission cathodes characterised by the emitter shape
- H01J2329/0426—Coatings on the emitter surface, e.g. with low work function materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/02—Electrodes other than control electrodes
- H01J2329/04—Cathode electrodes
- H01J2329/0407—Field emission cathodes
- H01J2329/0439—Field emission cathodes characterised by the emitter material
- H01J2329/0463—Semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
본 발명은 이중 금속층을 이용한 실리사이드 필드 에미터 어레이(Field Emitter Array; 이하 FEA 라 칭함.) 형성방법에 관한 것으로, 특히 노출된 실리콘 팁의 상부에 2중 금속을 증착하여 2차로 증착된 금속을 실리사이드 형성시 보호층으로 이용함에 의해 순수한 실리사이드가 형성된 FEA를 제조할 수 있는 이중 금속층을 이용한 실리사이드 FEA 형성방법에 관한 것이다.The present invention relates to a method of forming a silicide field emitter array (hereinafter referred to as FEA) using a double metal layer, and in particular, suicide of a second deposited metal by depositing a double metal on an exposed silicon tip. The present invention relates to a silicide FEA formation method using a double metal layer capable of producing a pure silicide-formed FEA by using as a protective layer during formation.
일반적으로 박막형 전계 방출소자(Field Emitter Display ; 이하 FED 라 칭함)는 팁의 날카로운 부분에 전계가 집중되는 현상을 이용하여 비교적 낮은 전압, 예를 들어 5∼10V 정도의 전압을 인가하여 터널효과에 의한 냉전자를 방출시키는 소자로서, 이를 이용하여 형성되는 FED는 CRT의 고선명성과 액정표시장치(liquid crystal display; 이하 LCD라 칭함)의 경박형의 장점을 모두 갖추고 있어 차세대 표시장치로서 주목받고 있다.In general, a field emitter display (FED) uses a phenomenon in which an electric field is concentrated on a sharp part of a tip, and thus a relatively low voltage, for example, a voltage of about 5 to 10V, is applied by a tunnel effect. As a device for emitting cold electrons, an FED formed using the same has attracted attention as a next-generation display device because it has both the high definition of CRT and the light and thin type of liquid crystal display (hereinafter referred to as LCD).
특히 FED는 경박형의 제작이 가능할 뿐만 아니라, LCD의 결정적인 단점인 공정수율, 제조단가 및 대형화의 문제점들을 해결할 수 있다.In particular, the FED can not only manufacture the thin and thin, but also solve the problems of process yield, manufacturing cost, and enlargement, which are crucial disadvantages of the LCD.
즉 LCD는 하나의 단위화소라도 불량이 발생되면 제품전체가 불량 처리되지만, FED는 하나의 화소 그룹에 그보다 작은 다수개의 단위화소들이 형성되어 있어 한 두개의 단위화소에 불량이 발생하여도 화소 그룹의 동작에는 이상이 없어 제품 전체의 수율이 향상된다.That is, in case of LCD, even if one unit pixel is defective, the whole product is treated badly. However, FED has a smaller number of unit pixels in one pixel group, so even if one or two unit pixels are defective, There is no problem in operation, and the yield of the whole product is improved.
또한 FED는 LCD에 비해 구조가 간단하고, 소비전력이 작아 단가가 낮고, 휴대형 표시장치에 적합한 등의 이점이 있다.In addition, FED has advantages such as simple structure, low power consumption, low unit cost, and suitable for portable display device.
초기의 FED는 공동에 의해 외부로 노출되어 있으며, 날카로운 부분을 갖는 원뿔형 캐소드와, 상기 캐소드의 양측에 정렬되어 있는 게이트와 상기 게이트와 일정간격 이격되어 있는 애노드로 구성되어 각각이 CRT의 캐소드, 케이트 및 애노드와 대응된다.Initially, the FED is exposed to the outside by a cavity, and is composed of a conical cathode having a sharp part, a gate arranged on both sides of the cathode, and an anode spaced apart from the gate, each of which is a cathode and a caterpillar of the CRT. And an anode.
상기의 FED는 애노드에 전압, 예를들어 5∼10V 정도의 전압이 인가되어 케소드의 꼭지부에 집중된 전계에 의해 전자가 방출되며, 상기 방출된 전자는 양의 전압이 인가된 애노드에 의해 인도되어 애노드에 도포되어있는 형광물질을 발광시키고, 상기 게이트는 전자의 방향 및 양을 조절한다.In the FED, a voltage, for example, 5 to 10 V, is applied to the anode to emit electrons by an electric field concentrated at the top of the cathode, and the emitted electrons are delivered by the anode to which a positive voltage is applied. To emit the fluorescent material applied to the anode, and the gate controls the direction and amount of electrons.
그러나 상기와 같은 원뿔형 캐소드를 구비하는 초기의 FED는 방출된 전자들중의 일부가 게이트로 유도되어 게이트 전류가 흘러 전자의 제어가 어렵고, 캐소드와 애노드의 사이에서 전자와 충돌하여 형성된 양이온이 캐소드와 충돌하여 소자가 파괴되므로, 이를 방지하기 위하여 소자의 내부를 고진공 상태로 유지하여야하는 어려움이 따른다.However, in the early FED having the conical cathode as described above, some of the emitted electrons are induced to the gate, so that the gate current flows to control the electrons, and cations formed by colliding with the electrons between the cathode and the anode, Since the device is destroyed by collision, it is difficult to maintain the inside of the device in a high vacuum state in order to prevent this.
아울러 FEA 제작시 날카로운 원뿔형 캐소드의 균일한 제작이 어려울 뿐만 아니라, 내구성이 약하여 손쉽게 팁의 단부가 손상될 소지가 있으며, 또한 방출되는 전자빔이 퍼짐으로 인해 화소간 크로스-토크(cross-talk) 되는 현상이 발생하는 등의 문제점이 있다.In addition, it is not only difficult to make a uniform conical cathode when manufacturing FEA, but also the durability is weak, which may easily damage the tip of the tip, and cross-talk between pixels due to the spreading of the emitted electron beam. There is a problem such as this occurs.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 CMP 공정으로 실리콘 팁 상부의 증착물을 제거한 후, 노출된 실리콘 팁의 상부에 2중 금속을 증착하여 2차로 증착된 금속을 실리사이드 형성시 보호층으로 이용하므로써 순수한 실리사이드가 형성된 FEA를 제조할 수 있는 이중 금속층을 이용한 실리사이드 FEA 형성방법을 제공함에 있다.Therefore, the present invention is to solve the above problems, an object of the present invention is to remove the deposits on the silicon tip by a CMP process, and then to deposit the second metal on the exposed silicon tip to deposit the second metal deposited The present invention provides a method for forming silicide FEA using a double metal layer that can produce FEA having pure silicide formed by using a protective layer when forming silicide.
도 1a 내지 도 1h 는 본 발명의 기술에 따른 이중 금속층을 이용한 실리사이드 필드 에미터 어레이 제조 공정단계를 도시한 단면도1A-1H are cross-sectional views illustrating a process step for fabricating a silicide field emitter array using a double metal layer in accordance with the techniques of the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
11 : 실리콘기판 13 : 산화막 디스크11
15 : 열산화막 17 : 게이트 산화막15: thermal oxide film 17: gate oxide film
19 : 게이트 금속막 21 : 실리콘 팁19: gate metal film 21: silicon tip
23 : 제 1 금속 25 : 제 2 금속23: first metal 25: second metal
27 : 실리사이드27: silicide
상기와 같은 목적을 달성하기 위한 본 발명의 이중 금속층을 이용한 실리사이드 FEA 형성방법은,Method for forming silicide FEA using a double metal layer of the present invention for achieving the above object,
실리콘 기판 상부에 소정 크기의 산화막 디스크를 형성하는 단계와,Forming an oxide disk having a predetermined size on the silicon substrate;
상기 산화막 디스크를 식각 마스크로 하여 하부의 실리콘 기판을 등방성 식각한 후, 노출된 실리콘 표면을 열산화하여 뾰족한 형상의 실리콘 팁을 형성하는 단계와,Isotropically etching the lower silicon substrate using the oxide film as an etch mask, and thermally oxidizing the exposed silicon surface to form a pointed silicon tip;
전체구조 상부에 전자-빔 증착기를 이용하여 게이트 산화막을 소정각도로 경사증착하는 단계와,Obliquely depositing the gate oxide film at a predetermined angle using an electron-beam evaporator on the entire structure;
전체구조 상부에 게이트 형성금속을 일정각도로 경사증착하는 단계와,Gradient depositing the gate forming metal on the entire structure at an angle;
CMP 공정으로 상기 게이트 금속 상부의 물질을 제거하는 단계와,Removing material on the gate metal by a CMP process;
상기 실리콘 팁 주위의 산화막만을 선택적으로 제거하여 팁을 돌출시키는 단계와,Selectively removing only an oxide film around the silicon tip to protrude the tip;
전체구조 상부에 제 1 금속을 스퍼터링에 의해 1차적으로 증착시키고, 상기 제 1 금속의 보호층으로 상기 제 1 금속의 상부에 제 2 금속을 증착하는 단계와,Depositing a first metal on top of the entire structure by sputtering, and depositing a second metal on top of the first metal with a protective layer of the first metal;
상기 2차 증착된 제 2 금속 및 1차 증착된 제 1 금속중 반응되지 않은 잔류금속을 제거하는 단계를 포함하는 것을 특징으로 한다.And removing the unreacted residual metal in the second deposited second metal and the first deposited first metal.
이하, 첨부된 도면을 참조하여 본 발명에 따른 이중 금속층을 이용한 실리사이드 FEA 형성방법의 일실시예에 대해 상세히 설명하기로 한다.Hereinafter, an embodiment of a silicide FEA forming method using a double metal layer according to the present invention will be described in detail with reference to the accompanying drawings.
우선 일반적인 실리사이드 형성을 이용한 FEA 제조시 전이금속을 사용하는데, 이때의 열처리 공정은 질소 분위기에서 수행된다.First, a transition metal is used to prepare FEA using general silicide formation, and the heat treatment process is performed in a nitrogen atmosphere.
그러나 상기 열처리 공정시 질소와 금속게면에서 금속과 질소의 화합물 예컨데, Ti 실리사이드의 경우 TiN이 형성된다.However, in the heat treatment process, a compound of metal and nitrogen in terms of nitrogen and metal crab, for example, TiN is formed in the case of Ti silicide.
따라서 TiSi2를 얻기 위해서 상기 Ti 금속위에 다른 전이금속을 형성하고, 상기 금속을 제거함으로써 순수한 상태의 실리사이드가 형성된 FEA를 형성할 수 있게 된다.Accordingly, by forming another transition metal on the Ti metal to obtain TiSi 2 , and removing the metal, it is possible to form FEA in which silicide is formed in a pure state.
도 1a 내지 도 1h 는 본 발명의 방법에 따른 이중 금속층을 이용한 실리사이드 FEA 제조 공정단계를 도시한 단면도이다.1A to 1H are cross-sectional views illustrating silicide FEA manufacturing process steps using a double metal layer according to the method of the present invention.
먼저, 실리콘 기판(11) 상부에 포토리소그라피(Photo Rithography) 공정으로 직경이 1∼2㎛ 되는 산화막 디스크(13)를 형성한다.(도 1a 참조)First, an
상기 산화막 디스크(130를 식각 마스크로 하여 하부의 실리콘 기판(11)을 등방성 식각한 후, 노출된 실리콘 표면을 열산화하여 뾰족한 형상의 실리콘 팁을 형성한다.(도 1b 참조)After the isotropic etching of the
다음 전체구조 상부에 전자-빔 증착기를 이용하여 게이트 산화막(17)을 소정각도 예컨데, 30∼45°로 경사지게 경사증착한 후, 상기 산화막질을 개선하기 위한 열처리를 실시한다.(도 1c 참조)Next, the
그 후 전체구조 상부에 게이트 금속(19)을 40∼45°로 경사증착한다.(도 1d 참조)Thereafter, the
다음 화학-기계적 연마(Chemical Mechanical Polishing; 이하 CMP라 칭함)공정을 이용하여 상기 게이트 금속(19) 상부의 물질을 제거한다.(도 1e 참조)The material on top of the
다음 실리콘 팁(21) 주위의 산화막(15,17)만을 선택적으로 제거하여 팁(210을 돌출시킨다.(도 1f 참조)Next, only the
그 후 전체구조 상부에 제 1 금속(23)을 스퍼터링에 의해 1차적으로 증착시키되, 일함수가 낮고 열적 안정성이 우수한 금속으로 증착하고, 상기 1차 증착된 제 1금속(23)의 보호금속으로 상기 제 1 금속(23)의 상부에 제 2 금속(25)을 증착한 후, 열처리 한다.(도 1g 참조)Thereafter, the
다음 상기 2차 증착된 제 2 금속(25) 및 1차 증착된 제 1 금속(23)중 반응되지 않은 잔류금속을 제거한다.(도 1h 참조)Next, the unreacted residual metal in the second deposited
상기와 같은 이중 금속층을 형성함에 의해 실리콘 팁 표면에 순수한 실리사이드를 형성할 수 있다.Pure silicide may be formed on the silicon tip surface by forming the double metal layer as described above.
이상 상술한 바와 같이, 본 발명의 방법에 따라 CMP 공정으로 실리콘 팁 상부의 증착물을 제거한 후, 노출된 실리콘 팁의 상부에 2중 금속을 증착하여 2차로 증착된 금속을 실리사이드 형성시 보호층으로 이용하므로써 순수한 실리사이드가 형성된 FEA를 제조할 수 있다.As described above, after removing the deposit on the silicon tip by the CMP process according to the method of the present invention, by depositing a double metal on top of the exposed silicon tip, the second deposited metal is used as a protective layer during silicide formation This makes it possible to produce FEA with pure silicide.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064895A KR100257571B1 (en) | 1997-11-29 | 1997-11-29 | Method for producing a silicide field emitter array using double-metal layer of fed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064895A KR100257571B1 (en) | 1997-11-29 | 1997-11-29 | Method for producing a silicide field emitter array using double-metal layer of fed |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990043849A KR19990043849A (en) | 1999-06-15 |
KR100257571B1 true KR100257571B1 (en) | 2000-06-01 |
Family
ID=19526133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970064895A KR100257571B1 (en) | 1997-11-29 | 1997-11-29 | Method for producing a silicide field emitter array using double-metal layer of fed |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100257571B1 (en) |
-
1997
- 1997-11-29 KR KR1019970064895A patent/KR100257571B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990043849A (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7247227B2 (en) | Buffer layer in flat panel display | |
KR950008756B1 (en) | Silicon field emission device and manufacture mathode | |
US20050139817A1 (en) | Field emission device, display adopting the same and method of manufacturing the same | |
US6685523B2 (en) | Method of fabricating capillary discharge plasma display panel using lift-off process | |
KR100257571B1 (en) | Method for producing a silicide field emitter array using double-metal layer of fed | |
JP2614983B2 (en) | Method for manufacturing field emission cathode structure | |
KR100257570B1 (en) | Method for producing a volcano-type metal field emitter array of fed7351 h01j 17/49 | |
KR100260262B1 (en) | A metal tip array forming method of fed | |
KR100260258B1 (en) | Method of manufacturing fed | |
KR100260270B1 (en) | A field emitter array forming method of fed | |
KR100405971B1 (en) | Structure and formation method for focusing electrode in field emssion display | |
KR100257568B1 (en) | Method for a field emitter array of a field emission display | |
KR100288077B1 (en) | Method for forming crater type metal fea having contact electrodes | |
KR100260260B1 (en) | Method of manufacturing fed | |
KR100257569B1 (en) | Method for producing a volcano-type metal field emitter array of fed | |
KR100262199B1 (en) | Field emission cathode and manufacturing method of the same | |
KR100288078B1 (en) | Method for forming fea using mold transfer technique | |
KR100260256B1 (en) | Method of manufacturing fed | |
KR19990043882A (en) | Field emitter with side emitter tip and manufacturing method thereof | |
KR100260259B1 (en) | Method of manufacturing fed | |
KR19990043881A (en) | Field emission device using side emitter and manufacturing method thereof | |
KR19990043876A (en) | Method of manufacturing emitter of volcanic field emission device | |
KR19990043864A (en) | Manufacturing method of field emission display device | |
KR19990043883A (en) | Method for manufacturing field emission device with side emitter tip | |
KR19990043853A (en) | Fine gate hole formation method of field emission display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |