[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100248415B1 - Fabrication method of monolithic microwave integrated circuit - Google Patents

Fabrication method of monolithic microwave integrated circuit Download PDF

Info

Publication number
KR100248415B1
KR100248415B1 KR1019970069505A KR19970069505A KR100248415B1 KR 100248415 B1 KR100248415 B1 KR 100248415B1 KR 1019970069505 A KR1019970069505 A KR 1019970069505A KR 19970069505 A KR19970069505 A KR 19970069505A KR 100248415 B1 KR100248415 B1 KR 100248415B1
Authority
KR
South Korea
Prior art keywords
layer
metal
active
etching
mmic
Prior art date
Application number
KR1019970069505A
Other languages
Korean (ko)
Other versions
KR19990050386A (en
Inventor
이재진
김민건
편광의
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019970069505A priority Critical patent/KR100248415B1/en
Publication of KR19990050386A publication Critical patent/KR19990050386A/en
Application granted granted Critical
Publication of KR100248415B1 publication Critical patent/KR100248415B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

화합물 반도체 에피택셜 기판에 단일칩 마이크로웨이브 집적회로(MMIC; Microwave Monolithic Integrated Circuit)를 제작하는 방법이 개시된다. 본 발명은 반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 제2 금속층의 식각 단계, 유전체층의 식각 단계, 능동소자 채널 층을 정의하는 단계, 능동소자의 소오스 및 드레인 증착 단계, 게이트 증착을 위한 리세스 에칭 단계, 및 게이트형성 단계를 구비하여, MMIC의 제조 공정을 획기적으로 단순화시킨다.A method of fabricating a single chip microwave integrated circuit (MMIC) on a compound semiconductor epitaxial substrate is disclosed. The present invention provides a buffer layer and an active layer for the fabrication of passive devices on a semi-insulating substrate, and epitaxial growth of the first metal layer, the dielectric layer and the second metal layer for the fabrication of active devices. Continuously growing in the same chamber, etching the second metal layer, etching the dielectric layer, defining the active device channel layer, source and drain deposition of the active device, recess etching for the gate deposition, and A gate forming step is provided to greatly simplify the manufacturing process of the MMIC.

Description

단일칩 마이크로웨이브 집적회로의 제조방법Manufacturing method of single chip microwave integrated circuit

MMIC(Monolithic Microwave Integrated Circuit)의 기판 구조를 에피택셜 성장 방법으로 형성 함에 있어서, MMIC에서 요구하는 능동소자 구조의 에피택셜 기판을 제작한 후 연속적으로 MMIC 수동소자를 제작하는 데 필요한 금속층과 유전체 층을 형성하여 제조공정을 단순화시킬 수 있는 개선된 MMIC를 제작하는 방법을 제공한다.In forming the substrate structure of MMIC (Monolithic Microwave Integrated Circuit) by the epitaxial growth method, after manufacturing the epitaxial substrate of the active device structure required by the MMIC, the metal layer and the dielectric layer required to manufacture the MMIC passive device continuously Form an improved MMIC that can simplify the manufacturing process.

본 발명은 화합물반도체 에피택셜 기판을 이용하여 MMIC를 제작하는 방법에 관한 것으로, 특히 에피택셜 기판으로 MMIC를 제작할 때 기판의 구조를 MMIC에서 요구되는 재료로 성장을 하여 MMIC를 제작하는 방법에 관한 것이다.The present invention relates to a method for fabricating an MMIC using a compound semiconductor epitaxial substrate, and more particularly, to a method for manufacturing an MMIC by growing the structure of the substrate to a material required for the MMIC when fabricating the MMIC using an epitaxial substrate. .

단일칩 마이크로웨이브 집적회로(Monolithic Microwave Integrated Circuit; 이하, MMIC라 약함)는 반도체 기판 위에 능동소자와 수동소자뿐 아니라 단위소자의 연결까지도 일괄 공정으로 동시에 제작할 수 있다. 따라서, 종래의 고주파 회로 기판에 비해 크기가 작고 신뢰성이 높으며 특성이 균일하다는 장점이 있기 때문에 개별부품을 사용하여 고주파 회로를 제작하는 경우에 비해 제작 단가를 낮출 수 있다. 이로 인해, 무선통신 기기의 시장 경쟁력을 높일 수 있다.Monolithic microwave integrated circuits (hereinafter, referred to as MMICs) can be fabricated in a batch process to connect active and passive devices as well as unit devices on a semiconductor substrate. Therefore, compared with the conventional high frequency circuit board, the size, high reliability, and uniformity of the advantages of the advantage that the manufacturing cost compared to the case of manufacturing a high frequency circuit using individual components. As a result, the market competitiveness of the wireless communication device can be enhanced.

또한, 고주파 회로 기판에서는 특정 형태로 패키지 된 소자 만을 사용하므로 부품 선택에 자유도가 적은 반면, MMIC에서는 회로 설계자가 임의의 형태로 소자의 크기를 조절할 수 있어 목적에 따라 성능을 최적화 할 수 있으며, 능동소자의 사용 갯수를 늘이는 것이 제작 단가에 영향을 미치지 않으므로 다양한 구조의 회로가 가능한 것도 장점 중의 하나이다.In addition, high-frequency circuit boards use only components packaged in a specific form, so there is little freedom in component selection, while in MMIC, circuit designers can adjust the size of the element in any form, optimizing performance according to the purpose. Increasing the number of devices does not affect the manufacturing cost, and one of the advantages is that circuits of various structures are possible.

종래에는 이온 주입 방법에 의하여 활성층을 형성한 후 식각과 증착을 반복하여 약 150개의 공정 단계를 거쳐 MMIC를 제작함으로써, 공정이 복잡하여 재현성이 떨어지며, 생산단가는 높고 수율(yield)은 낮다는 단점이 있었다.Conventionally, by forming an active layer by ion implantation, and then repeatedly etching and depositing to manufacture the MMIC through about 150 process steps, the process is complicated and the reproducibility is low, the production cost is high and the yield is low. There was this.

본 발명에서 이용되는 에피택셜 기판은 이온 주입 방법으로 제작된 기판 보다 상대적으로 생산 단가가 비싸고 생산성(throughput)이 낮아 대량생산에는 제한적 요소가 많은 반면, 고주파회로 소자가 소량 다품종화하고 에피택셜 성장 방법도 개선이 되어 생산 단가에 맞출 수 있는 기술로 발전되었다. 따라서 향후 에피택셜 기판에 의한 MMIC 제작도 이루어질 것으로 전망이 된다.The epitaxial substrate used in the present invention has a relatively high production cost and lower throughput than the substrate manufactured by the ion implantation method, so that there are many limitation factors for mass production, while the high frequency circuit elements are multiplied in small quantities and epitaxial growth methods. Improvements have also been made to the technology to meet production costs. Therefore, MMIC production by epitaxial substrate is expected to be made in the future.

본 발명에서는 에피택셜 기판에 의하여 MMIC를 제작할 때 준비 된 기판에 다시 증착하여 사용하는 금속을 에피택셜 기판 제작 후 그 자리에서 연속적으로 성장시킴으로써, 연속 공정에 의해 능동소자와 수동소자를 제작할 수 있는 MMIC 의 제조방법을 개시한다.In the present invention, by manufacturing the MMIC by the epitaxial substrate, the MMIC capable of manufacturing active and passive devices by a continuous process by continuously growing on the spot after fabricating the epitaxial substrate and depositing the metal to be prepared again. Disclosed is a manufacturing method of.

본 발명은 MMIC 구조에서 요구되는 채널층, 두개의 금속층 및 유전체 층을 에피택시 장비에서 차례로 성장시켜 에피택셜 기판을 제작한 후 이 기판에 수동소자와 능동소자를 제작하는 방법으로 공정 단계를 최소화 한 것이다.According to the present invention, a channel layer, two metal layers, and a dielectric layer required in an MMIC structure are sequentially grown in epitaxy equipment to fabricate an epitaxial substrate, and then a process step is minimized by manufacturing a passive element and an active element on the substrate. will be.

도 1 은 본 발명에 의한 마이크로웨이브 집적회로 제작용 에피택셜 기판 구조를 개략적으로 도시한 단면도,1 is a cross-sectional view schematically showing an epitaxial substrate structure for manufacturing a microwave integrated circuit according to the present invention;

도 2(a) 내지 2(f) 는 본 발명의 실시예에 의한 마이크로웨이브 집적회로의 제작 과정을 순차적으로 도시한 공정 단면도이다.2 (a) to 2 (f) are cross-sectional views sequentially illustrating a manufacturing process of the microwave integrated circuit according to the embodiment of the present invention.

*도면의 주요 부분에 대한 부호 설명* Explanation of symbols on the main parts of the drawings

1 ; 화합물반도체 반절연성 기판 2 ; 화합물반도체 완충층One ; Compound semiconductor semi-insulating substrate 2; Compound Semiconductor Buffer Layer

3 ; 화합물반도체 채널층 4 ; 제1 금속층3; Compound semiconductor channel layer 4; First metal layer

5 ; 유전체 층 6 ; 제2 금속층5; Dielectric layer 6; Second metal layer

8 ; 소오스 9 ; 드레인8 ; Source 9; drain

11 ; 게이트11; gate

상기 목적을 달성하기 위한 본 발명의 MMIC 제조 방법은,MMIC manufacturing method of the present invention for achieving the above object,

반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계, 상기 능동소자의 활성영역(active region)을 정의하기 위한 마스크를 이용하여 제2 금속층의 일부를 제거하기 위한 제2 금속층의 식각단계, 동일 마스크를 사용하여 상기 유전체층을 제거하는 유전체층의 식각단계, 상기 제1 금속층을 제거한 후 상기 채널층의 격리를 위한 식각을 수행하는 능동소자의 채널층 정의 단계, 상기 채널층 상에 능도소자의 소오스/드레인을 형성하는 단계, 능동소자의 게이트 증착을 위한 상기 채널층의 리세스 에칭 단계, 및 게이트 증착 단계를 포함하여 이루어짐을 특징으로 한다.A buffer layer and an active layer for fabricating passive devices on a semi-insulating substrate, and a first metal layer, a dielectric layer, and a second metal layer for fabricating an active device are epitaxially grown in the same chamber. Successive growth of the second metal layer to remove a portion of the second metal layer using a mask for defining an active region of the active device, and removing the dielectric layer using the same mask. Etching the dielectric layer, defining a channel layer of an active device which performs the etching for isolation of the channel layer after removing the first metal layer, and forming a source / drain of the probable element on the channel layer. And a recess etching step of the channel layer for gate deposition of the device, and a gate deposition step.

바람직하게, 상기 능동소자 제작을 위한 유전층은 동일한 에피택셜 성장 장비내에서 연속 공정을 통하여 형성될 수 있도록 비화 알루미늄(AlAs)으로 이루어진 것을 특징으로 한다.Preferably, the dielectric layer for fabricating the active device is made of aluminum arsenide (AlAs) to be formed through a continuous process in the same epitaxial growth equipment.

보다 바람직하게, 상기 MMIC용 능동소자 제작을 위한 제1 및 제2 금속층은 동일 금속으로 구성되며, 상기 수동소자용 에피택셜 층과의 결정성 향상을 위해, 에피택셜 성장장비에서 형성이 가능한 인듐, 갈륨, 및 알루미늄 중의 어느 하나의 금속을 사용함을 특징으로 한다.More preferably, the first and second metal layers for manufacturing the active element for the MMIC are made of the same metal, and can be formed in epitaxial growth equipment to improve crystallinity with the epitaxial layer for the passive element. Gallium, and aluminum, characterized in that the use of a metal.

본 발명의 바람직한 실시예에 의하면, 동일한 에피택셜 성장 장비에서 연속적으로 MMIC를 제작함으로써, 에피택셜 기판과 금속의 계면에 산화막이 발생하는 것을 미리 방지하며, 에피택셜 방법에 따라 격자를 일치시키면서 결정 금속 까지도 제작을 함으로써, 소자 공정의 재현성 향상과 더불어 공정을 단순화시킬 수 있다.According to a preferred embodiment of the present invention, by continuously manufacturing the MMIC in the same epitaxial growth equipment, the oxide film is prevented from occurring at the interface between the epitaxial substrate and the metal in advance, and the crystal metal is matched with the lattice according to the epitaxial method. By fabricating even, it is possible to simplify the process while improving the reproducibility of the device process.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 는 본 발명에서 사용되는 단일 칩 MMIC용 에피택셜 기판의 구조를 도시한 단면도로서, 참조부호 1은 ∼107ohm.cm 이상의 고저항을 갖는 도핑되지 않은 반절연성 기판으로서, 통상 갈륨비소를 사용한다. 상기 반절연성 기판(1) 상에는 능동소자 제작을 위한 에피택셜 층(epitaxial layers)이 형성된다.1 is a cross-sectional view showing the structure of an epitaxial substrate for a single-chip MMIC used in the present invention. Reference numeral 1 denotes an undoped semi-insulating substrate having a high resistance of ˜10 7 ohm.cm or more, and typically refers to gallium arsenide. use. An epitaxial layer is formed on the semi-insulating substrate 1 for manufacturing an active device.

구체적으로, 상기 에피택셜 층은 상기 기판(1)상의 결함이 성장시 에피층으로 전달 되는 것을 방지하는 역할을 수행하며, 기판 보다 더 높은 고저항을 얻기 위한 목적으로 약 1마이크로 미터의 두께를 갖는 완충층(buffer layer)(2)과, 이어 채널을 형성할 수 있는 활성 층(active layer)(3)을 구비한다. 또한, 도면에 도시되지는 않았지만, 상기 활성층(3) 상에 단위 센티미터 체적 당 ∼1017개의 불순물이 도핑된 캡층(cap layer)을 더 구비할 수 있다. 이 캡층은 능동소자를 제작 할 때 요구되는 금속과 반도체를 접합 함에 있어서, 단위 센티미터 체적 당 ∼1018개 이상의 불순물을 도핑하여 저항성 접촉 특성을 향상시키는 역할을 한다.Specifically, the epitaxial layer serves to prevent defects on the substrate 1 from being transferred to the epitaxial layer upon growth, and has a thickness of about 1 micrometer for the purpose of obtaining a higher resistance than the substrate. A buffer layer 2 and then an active layer 3 capable of forming a channel. In addition, although not shown in the drawings, a cap layer doped with ~ 10 17 impurities per unit centimeter volume may be further provided on the active layer 3. This cap layer serves to improve the ohmic contact properties by doping at least 10 18 impurities per unit centimeter in joining a metal and a semiconductor required for fabricating an active device.

연이어, MMIC의 수동소자를 제작하기 위한 층들이 연속적으로 성장된다.Subsequently, layers for fabricating passive elements of the MMIC are continuously grown.

도 1에서, 참조부호 4는 MMIC의 수동소자를 제작하기 위한 제1 금속층으로서, 에피택셜 성장장비 안에 있는 금속인 알루미늄, 인듐, 갈륨 등을 이용하여, 상기 능동소자를 위한 활성층(3) 상에 연속적으로 성장된다.In FIG. 1, reference numeral 4 denotes a first metal layer for fabricating a passive element of the MMIC, using aluminum, indium, gallium, or the like, which is a metal in the epitaxial growth equipment, on the active layer 3 for the active element. Growing continuously.

따라서, 상기 제1 금속층(4)은 대기 중에 노출 되지 않으므로 경계면에 불순물이 존재하지 않을 뿐 만 아니라 상기 활성층(3)의 반도체 재료와 금속과의 사이에 수 옹스트롬의 결정성을 유지할 수 있다. 따라서, 금속의 막질이 전기적으로 우수하게 된다.Accordingly, since the first metal layer 4 is not exposed to the air, not only impurities are present at the interface, but also the crystallinity of several angstroms can be maintained between the semiconductor material of the active layer 3 and the metal. Therefore, the film quality of the metal becomes electrically excellent.

상기 제1 금속층(4) 상에 성장되는 유전체층(5)은 수동소자인 캐패시터 제작을 위한 유전체로서, 일반적으로는 질화실리콘, 또는 산화 탄탈륨 등이 쓰이고 있으며, 스퍼터링(sputtering), 진공 증착(vacuum evaporation) 및 기상 화학증착(CVD) 방법에 의하여 제작되고 있지만, 본 발명에서는 연속 공정을 위하여, 비화 알루미늄(AlAs)을 사용하여 에피택셜 성장시킨다. 상기 유전층(5) 상에는 동일 장비내에서 상기 제1 금속층(4)과 동일한 금속으로 제2 금속층(6)이 형성된다.The dielectric layer 5 grown on the first metal layer 4 is a dielectric for fabricating a capacitor, which is a passive element. Generally, silicon nitride, tantalum oxide, or the like is used, and sputtering and vacuum evaporation are performed. And vapor phase chemical vapor deposition (CVD) methods, but in the present invention, epitaxial growth is performed using aluminum arsenide (AlAs) for the continuous process. On the dielectric layer 5, a second metal layer 6 is formed of the same metal as the first metal layer 4 in the same equipment.

이와 같은 구조에서, MMIC의 수동소자 중의 하나인 캐패시터(capacitor)는, 상기 제1 금속층(4)과 유전체층(5) 및 제2 금속층(6)에 의하여 구현이 된다. 즉, 원하는 용량의 캐패시턴스를 얻기 위한 금속판의 면적을 정의하고 나머지 부분은 식각을 하여 제거한다. 한펀, 인덕터(inductor)와 저항(resistor) 역시 제2 금속층(6)과 제1 금속층(4)을 이용하여 제작된다.In this structure, a capacitor, which is one of the passive elements of the MMIC, is implemented by the first metal layer 4, the dielectric layer 5, and the second metal layer 6. That is, the area of the metal plate to obtain the capacitance of the desired capacity is defined and the remaining portion is removed by etching. Hanfun, inductors and resistors are also fabricated using the second metal layer 6 and the first metal layer 4.

다음은, 상술한 구성을 갖는 에피택셜 기판을 이용하여 MMIC를 제작하는 방법을 도 2(a)∼2(f)를 참조하여 설명한다.Next, a method of manufacturing an MMIC using an epitaxial substrate having the above-described configuration will be described with reference to FIGS. 2A to 2F.

개략적으로, 도 2(a)는 제2 금속층(6)의 식각 단계를, 도 2(b)는 유전체층(5)의 식각 단계를, 도 2(c)는 능동소자 채널 층(3a)을 정의하는 단계, 도 2(d)는 능동소자의 소오스 및 드레인(8, 9) 증착 단계, 도 2(e)는 게이트 증착을 위한 리세스(10) 에칭 단계를, 그리고 도 2(f)는 게이트(11)를 형성하는 단계를 각각 나타낸다.2A schematically illustrates an etching step of the second metal layer 6, FIG. 2B illustrates an etching step of the dielectric layer 5, and FIG. 2C defines an active element channel layer 3a. 2 (d) shows a step of depositing the source and drain (8, 9) of the active device, FIG. 2 (e) shows the etching of the recess 10 for the gate deposition, and FIG. 2 (f) shows the gate Each of the steps of forming (11) is shown.

구체적으로, 제 1단계인 제2 금속층(6)의 식각 단계에서, 통상 알루미늄이 사용되기 때문에 식각액으로서 염산을 사용한 습식 식각을 사용한다.Specifically, in the etching step of the second metal layer 6, which is the first step, wet etching using hydrochloric acid is used as the etching solution because aluminum is usually used.

도 2(b)에 도시된 바와 같은, 제 2 단계인 유전체 층(5) 식각 단계에서는, 유전체로서, 비화 알루미늄을 사용하기 때문에 역시, 염산으로 습식 식각에 의해 수행된다.In the etching step of the dielectric layer 5, which is the second step, as shown in Fig. 2 (b), because aluminum arsenide is used as the dielectric, it is also performed by wet etching with hydrochloric acid.

제 3단계인 채널 정의 단계에서는, 먼저, 제1 금속층(4)을 습식식각을 이용하여 제거한 후, 채널층의 격리를 위한 식각을 수행하여, 도 2(c)에 도시한 바와 같이, 능동소자 제작을 위한 채널영역(3a)을 정의한다.In the third step of defining a channel, first, the first metal layer 4 is removed by wet etching, and then etching is performed for isolation of the channel layer, as shown in FIG. The channel region 3a for production is defined.

제 4단계인 소오스(8), 드레인(9) 증착 단계에서는, 상기 소오스/드레인 금속으로서, 금-저마니움을 증착하여 완성한다.In the fourth step of depositing the source 8 and the drain 9, gold-germanium is deposited as the source / drain metal and completed.

도 2(e)에 도시된 바와 같은 제 5단계인 게이트 리세스 에칭 단계에서는, 소오스, 드레인의 전류를 모니터 하며 황산과 과산화 수소 및 탈 이온수를 이용하여 게이트가 형성될 영역의 활성층의 일부분을 리세스(recess) 식각을 한다.In the fifth gate recess etching step as shown in Fig. 2 (e), the current of the source and the drain is monitored and a portion of the active layer of the region where the gate is to be formed is removed using sulfuric acid, hydrogen peroxide and deionized water. It is a recess etch.

최종적으로, 제 6단계인 게이트 금속 증착단계에서는, 티타늄/백금/금을 증착하여 도 2(f)에 도시된 바와 같이, 게이트(11)를 완성한다.Finally, in the sixth step, the gate metal deposition step, titanium / platinum / gold is deposited to complete the gate 11, as shown in FIG. 2 (f).

이와 같은 6단계로 이루어지는 MMIC 제작방법은 대략 50회 이하의 공정단계로 완성할 수 있다. 따라서, 본 발명은 이온주입 방법과 증착 및 식각을 반복하여 약 150 회의 공정 단계로 이루어지는 종래 방법에 비해 대폭적으로 공정 수를 줄일 수 있다.Such a six-step MMIC manufacturing method can be completed in about 50 or less process steps. Thus, the present invention can significantly reduce the number of processes compared to the conventional method comprising about 150 process steps by repeating the ion implantation method and deposition and etching.

본 발명은 그 정신 또는 주요한 특징으로부터 일탈하는 일 없이, 다른 여러 가지 형태로 실시할 수 있다. 그 때문에, 전술한 실시예는 모든 점에서 단순한 예시에 지나지 않으며, 한정적으로 해석해서는 안된다.This invention can be implemented in other various forms, without deviating from the mind or main character. For this reason, the above-described embodiments are merely examples in all respects and should not be interpreted limitedly.

이상 설명한 바와 같이, 본 발명에 의한 MMIC 제작 방법에 의하면, 에피택셜 기판을 MMIC 구조로 성장하여 6단계의 공정 방법으로 MMIC를 제작함으로써, 종래의 공정 단계를 1/3로 줄일 수 있다. 그 결과, 칩의 생산 단가를 낮출 수 있고 공정 단계가 짧으므로 수율이 향상 되며 소자 공정의 재현성을 높일 수 있다.As described above, according to the manufacturing method of the MMIC according to the present invention, the epitaxial substrate is grown into the MMIC structure and the MMIC is manufactured by the six-step process method, thereby reducing the conventional process step by 1/3. As a result, the production cost of the chip can be lowered and the process steps are shorter, so that the yield is improved and the reproducibility of the device process can be increased.

더욱이, 능동소자 및 수동소자 제작을 위한 에피택셜 기판 구조를 연속적으로 제작함으로써, 에피택셜 기판과 금속의 계면에 산화막이 발생하는 것을 방지 할 수 있고, 에피택셜 방법에 따라 격자를 일치시키면서 결정 금속 까지도 연속적으로 제작함으로써 금속의 전기적 성질을 향상 시킬 수 있다.Furthermore, by continuously fabricating the epitaxial substrate structure for fabricating active and passive devices, it is possible to prevent the formation of oxide films at the interface between the epitaxial substrate and the metal, and to match the lattice according to the epitaxial method and even the crystal metal. By manufacturing continuously, the electrical properties of the metal can be improved.

Claims (3)

반절연성 기판 상에 수동소자의 제작을 위한 완충층(buffer layer) 및 활성층과, 능동소자의 제작을 위한 제1 금속층, 유전체층 및 제2 금속층을 에피택셜 성장(epitaxial growing) 방법을 이용하여 동일 챔버내에서 연속적으로 성장시키는 단계;A buffer layer and an active layer for fabricating passive devices on a semi-insulating substrate, and a first metal layer, a dielectric layer, and a second metal layer for fabricating an active device are epitaxially grown in the same chamber. Continuously growing in the; 상기 능동소자의 활성영역(active region)을 정의하기 위한 마스크를 이용하여 제2 금속층의 일부를 제거하기 위한 제2 금속층의 식각단계;Etching the second metal layer to remove a portion of the second metal layer by using a mask for defining an active region of the active device; 동일 마스크를 사용하여 상기 유전체층을 제거하는 유전체층의 식각단계;Etching the dielectric layer to remove the dielectric layer using the same mask; 상기 제1 금속층을 제거한 후 상기 채널층의 격리를 위한 식각을 수행하는 능동소자의 채널층 정의 단계;Defining a channel layer of an active device which removes the first metal layer and then performs etching for isolation of the channel layer; 상기 채널층 상에 능도소자의 소오스/드레인을 형성하는 단계;Forming a source / drain of the competent element on the channel layer; 능동소자의 게이트 증착을 위한 상기 채널층의 리세스 에칭 단계; 및Recess etching of the channel layer for gate deposition of an active element; And 게이트 증착 단계를 포함하여 이루어짐을 특징으로 하는 단일칩 마이크로웨이브 집직회로의 제조방법.A method for fabricating a single chip microwave integrated circuit comprising a gate deposition step. 제 1 항에 있어서,The method of claim 1, 상기 능동소자 제작을 위한 유전층이,The dielectric layer for manufacturing the active device, 동일한 에피택셜 성장 장비내에서 연속 공정을 통하여 형성될 수 있도록 비화 알루미늄(AsAl)으로 이루어진 것을 특징으로 하는 단일칩 마이크로웨이브 집적회로의 제조방법.A method for fabricating a single chip microwave integrated circuit comprising aluminum arsenide (AsAl) to be formed through a continuous process in the same epitaxial growth equipment. 제 1 항에 있어서,The method of claim 1, 상기 MMIC용 능동소자 제작을 위한 제1 및 제2 금속층이,First and second metal layers for manufacturing the active element for the MMIC, 동일 금속으로 구성되며, 상기 수동소자용 에피택셜 층과의 결정성 향상을 위해, 에피택셜 성장장비에서 형성이 가능한 인듐, 갈륨, 및 알루미늄 중의 어느 하나의 금속으로 구성됨을 특징으로 하는 MMIC의 제조방법.A method of manufacturing an MMIC, comprising: a metal made of the same metal and made of any one of indium, gallium, and aluminum, which can be formed in an epitaxial growth device to improve crystallinity with the epitaxial layer for the passive device. .
KR1019970069505A 1997-12-17 1997-12-17 Fabrication method of monolithic microwave integrated circuit KR100248415B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069505A KR100248415B1 (en) 1997-12-17 1997-12-17 Fabrication method of monolithic microwave integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069505A KR100248415B1 (en) 1997-12-17 1997-12-17 Fabrication method of monolithic microwave integrated circuit

Publications (2)

Publication Number Publication Date
KR19990050386A KR19990050386A (en) 1999-07-05
KR100248415B1 true KR100248415B1 (en) 2000-03-15

Family

ID=19527553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069505A KR100248415B1 (en) 1997-12-17 1997-12-17 Fabrication method of monolithic microwave integrated circuit

Country Status (1)

Country Link
KR (1) KR100248415B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686438B1 (en) * 2004-09-22 2007-02-23 학교법인 동국대학교 Microwave semiconductor element

Also Published As

Publication number Publication date
KR19990050386A (en) 1999-07-05

Similar Documents

Publication Publication Date Title
US5075641A (en) High frequency oscillator comprising cointegrated thin film resonator and active device
US7884442B2 (en) Integrated circuit resistor
US11640960B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US5105242A (en) Field effect transistor having schottky contact and a high frequency characteristic
EP0073509A2 (en) Semiconductor integrated circuit device
US10950598B2 (en) Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
JPH1022457A (en) Capacitance device and semiconductor device, and manufacture thereof
US5041881A (en) Whiskerless Schottky diode
JP3734586B2 (en) Semiconductor device and manufacturing method thereof
US6524923B2 (en) Integrated adjustable capacitor
EP1444735A2 (en) Heterojunction bipolar transistor with integrated mim capacitor
JPH03262136A (en) Improvement of high-performance transistor manufactured of third to fifth group material on silicon board and manufacture thereof
EP0461807B1 (en) MESFET and manufacturing method therefor
KR100248415B1 (en) Fabrication method of monolithic microwave integrated circuit
JP3923260B2 (en) Semiconductor device manufacturing method and oscillator
KR100261286B1 (en) Epitaxial layer structure of monolithic microwave device
US5094964A (en) Method for manufacturing a bipolar semiconductor device
KR100221543B1 (en) Manufacturing method of mmic substrate using porous silicon
US6352889B1 (en) Method for fabricating capacitor and method for fabricating semiconductor device
KR100518451B1 (en) Fabrication method of HBT MMIC using dielectric lift-off
JP3142700B2 (en) Semiconductor device and manufacturing method thereof
KR100279250B1 (en) Compound Semiconductor Device and Manufacturing Method Thereof
JP3228207B2 (en) Bipolar transistor and method of manufacturing the same
JP2976664B2 (en) Manufacturing method of bipolar transistor
JPH11274415A (en) Manufacture of capacitive element and manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071115

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee