KR100247915B1 - Method of etching a low resistive metal silicide material - Google Patents
Method of etching a low resistive metal silicide material Download PDFInfo
- Publication number
- KR100247915B1 KR100247915B1 KR1019960060496A KR19960060496A KR100247915B1 KR 100247915 B1 KR100247915 B1 KR 100247915B1 KR 1019960060496 A KR1019960060496 A KR 1019960060496A KR 19960060496 A KR19960060496 A KR 19960060496A KR 100247915 B1 KR100247915 B1 KR 100247915B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- metal silicide
- layer
- silicide material
- low resistance
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 17
- 239000000463 material Substances 0.000 title claims abstract description 16
- 229910008486 TiSix Inorganic materials 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 12
- 229910001882 dioxygen Inorganic materials 0.000 claims description 12
- 229910019044 CoSix Inorganic materials 0.000 claims description 3
- 229910005889 NiSix Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 5
- 210000002381 plasma Anatomy 0.000 description 31
- 239000010936 titanium Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 210000004027 cell Anatomy 0.000 description 5
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005591 charge neutralization Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- -1 tungsten (W) Chemical class 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
측벽 손상을 개선할 수 있는 저저항 금속 실리사이드 물질의 식각방법이 개시되어 있다. 시간 변조 시스템을 사용하여 펄스 플라즈마를 발생시켜 저저항 금속 실리사이드 물질을 식각한다. 펄스 플라즈마의 오프 타임이 증가할수록 전자의 온도가 감소되어 측벽 손상을 개선할 수 있다.A method of etching low resistance metal silicide materials that can improve sidewall damage is disclosed. A pulsed plasma is generated using a time modulation system to etch the low resistance metal silicide material. As the off time of the pulsed plasma increases, the temperature of the electrons decreases to improve sidewall damage.
Description
본 발명은 식각방법에 관한 것으로, 특히 플라즈마를 이용하여 타이타늄 실리사이드(이하 "TiSix" 라 칭함)와 같은 저저항 금속 실리사이드 물질을 식각할 때 측벽이 손상(attack)되는 것을 방지할 수 있는 저저항 금속 실리사이드 물질의 식각방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an etching method, in particular a low resistance metal that can prevent sidewalls from being damaged when etching a low resistance metal silicide material such as titanium silicide (hereinafter referred to as "TiSix") using plasma. A method of etching silicide material.
반도체장치가 고집적화, 고성능화 및 저전압화됨에 따라, 미세패턴 형성을 통한 트랜지스터 및 셀의 게이트전극 길이의 감소와 소자 특성을 향상시키기 위한 저저항 게이트전극 물질이 요구되고 있으며, 저전압화에 따른 트랜지스터 및 셀의 채널 전류를 증가시키기 위해 게이트유전막의 두께가 점차 감소되고 있다. 통상적으로 사용되어온 폴리실리콘 게이트전극 구조에 의하면, 미세화에 따른 배선저항(R)의 증가와 배선 피치(pitch) 축소에 따른 커패시턴스(C)의 증가로 인해 신호전달지연(RC)이 크게 증가할 뿐만 아니라, 다른 도전물질에 비해 상대적으로 큰 저항을 가지고 있기 때문에 소자의 주파수 특성을 저하시키게 된다.As semiconductor devices become more integrated, higher in performance, and lower in voltage, low resistance gate electrode materials are required to reduce gate electrode lengths and improve device characteristics of transistors and cells by forming micropatterns. In order to increase the channel current, the thickness of the gate dielectric film is gradually reduced. According to the conventional polysilicon gate electrode structure, the signal transmission delay (RC) increases not only due to an increase in the wiring resistance (R) due to miniaturization and an increase in the capacitance (C) due to the reduction of the wiring pitch. Rather, it has a relatively large resistance compared to other conductive materials, thereby degrading the frequency characteristic of the device.
이에 따라, 최근에는 저저항 게이트전극의 물질로서 폴리실리콘과 유사한 특성을 가지면서 그보다 저항이 수∼수십배 낮은 고융점 금속 실리사이드 화합물이 사용되고 있으며, 그 응용폭은 날로 확대되고 있다. 특히, 폴리실리콘과 금속 실리사이드를 적층한 구조가 가장 많이 사용되고 있는데, 이를 통상 폴리사이드(polycide)라 칭하며 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti), 및 몰리브덴(Mo) 등의 희토류 금속과의 화합물을 포함한다.Accordingly, recently, high melting point metal silicide compounds having properties similar to those of polysilicon and having a resistance of several to several ten times lower than those of polysilicon have been used. Particularly, a structure in which polysilicon and metal silicide are laminated is most commonly used, which is generally called polycide and is a rare earth metal such as tungsten (W), tantalum (Ta), titanium (Ti), and molybdenum (Mo). It includes a compound of the family.
통상적인 폴리사이드 게이트전극으로 텅스텐 실리사이드(WSix)와 폴리실리콘이 적층된 구조가 가장 많이 사용되고 있으나, 64Mb급 이상으로 고집적화되는 DRAM에 적용하기에는 그 저항이 여전히 높은 편이다. 따라서, 상기한 WSix /폴리실리콘의 구조보다 훨씬 면저항(sheet resistance)이 작은 TiSix가 64Mb급 이상의 고집적 DRAM의 게이트물질로 각광받고 있다.Tungsten silicide (WSix) and polysilicon stacked structure are most commonly used as a conventional polyside gate electrode, but the resistance is still high to be applied to DRAMs having a high density of 64 Mb or more. Therefore, TiSix, which has a much lower sheet resistance than the WSix / polysilicon structure, is in the spotlight as a gate material of 64 Mb or more highly integrated DRAM.
한편, 반도체장치의 제조공정이 서브마이크론(sub-micron) 레벨로 진행됨에 따라 가공치수가 미세화하여 0.4m 이하 레벨의 패턴 가공이 필요하게 되었다. 따라서, 식각공정에 있어서, 하지막과의 높은 식각 선택비(etch selectivity)와 미세 선폭 제어 등의 요구가 강조됨으로써, 이방성 프로파일을 형성하는 건식식각 방식이 식각공정의 대다수를 차지하게 되었으며, 수직 프로파일에 대한 요구는 디자인 룰(design rule) 감소와 더불어 그 정도가 더욱 강해지고 있는 추세이다.On the other hand, as the manufacturing process of the semiconductor device proceeds to the sub-micron level, the processing dimension is reduced to 0.4 Pattern processing of m or less levels is required. Therefore, in the etching process, the demand for high etch selectivity with the underlying film and fine line width control is emphasized, so that the dry etching method for forming the anisotropic profile occupies the majority of the etching process. The demand for is increasing with the decrease of design rules.
특히, 모스(MOS) 구조의 트랜지스터에 있어서, 게이트전극을 형성하는 제조공정은 반응성 이온 식각(reactive ion etching; RIE) 방법 또는 플라즈마 식각 방법 등의 건식식각 방법에 의해 수행된다. TiSix /폴리실리콘 게이트 구조를 플라즈마 식각방법으로 식각할 때 유의하여야 할 점은, 측벽 손상이 발생하지 않도록 하는 것과 임계치수(Critical dimension; CD)의 스큐(skew), 즉 웨이퍼 현상 후의 검사치(ADI)와 웨이퍼 식각 및 스트립 후의 검사치(ACI)의 스큐를 낮추어서 수직 프로파일을 만족하여야 한다는 것이다.In particular, in a MOS structure transistor, a manufacturing process for forming a gate electrode is performed by a dry etching method such as a reactive ion etching (RIE) method or a plasma etching method. When etching the TiSix / polysilicon gate structure by plasma etching method, it should be noted that sidewall damage does not occur and critical dimension (CD) skew, that is, inspection after wafer development (ADI) And the skew of the wafer etching and post-strip inspection values (ACI) must be lowered to satisfy the vertical profile.
이러한 요구 사항을 만족시키기 위하여, 종래에는 TiSix /폴리실리콘 게이트를 염소(Cl2)계 플라즈마를 이용하여 건식식각할 때 산소(O2) 가스를 첨가하여 식각하였다. 그러나, 이 방법에 의하면 산소 가스의 비율이 증가함에 따라 게이트의 측벽 손상은 개선되지만 TiSix층과 폴리실리콘층의 선택비가 감소하는 트레이드-오프(trade-off) 관계가 야기된다.In order to satisfy these requirements, conventionally, when TiSix / polysilicon gate dry etching using a chlorine (Cl 2 ) -based plasma was added by etching (oxygen) (O 2 ) gas. However, this method results in a trade-off relationship in which the sidewall damage of the gate is improved as the proportion of oxygen gas is increased but the selectivity of the TiSix layer and the polysilicon layer is reduced.
따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 TiSix층과 폴리실리콘층의 선택비가 높은 플라즈마 조건 하에서 측벽 손상을 개선할 수 있는 저저항 금속 실리사이드 물질의 식각방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-described problems, an object of the present invention is to provide a method for etching low-resistance metal silicide material that can improve sidewall damage under high plasma selectivity of the TiSix layer and the polysilicon layer. To provide.
도 1은 10%의 산소 가스 비율을 사용할 때 TiSix층의 식각 프로파일을 나타내는 SEM 사진.1 is a SEM photograph showing the etching profile of a TiSix layer when using an oxygen gas ratio of 10%.
도 2는 산소 가스 비율에 따른 TiSix층과 폴리실리콘층의 선택비와 각각의 식각율을 나타내는 그래프.Figure 2 is a graph showing the selectivity of the TiSix layer and the polysilicon layer and the etch rate according to the oxygen gas ratio.
도 3은 본 발명에서 사용하는 펄스 플라즈마를 설명하기 위한 차트.3 is a chart for explaining a pulsed plasma used in the present invention.
도 4a 내지 4c는 시간 변조 주파수의 변화에 따른 TiSix /폴리실리콘 게이트 구조의 측벽 손상의 의존도를 나타내는 SEM 사진들.4A-4C are SEM images showing the dependence of sidewall damage of TiSix / polysilicon gate structures with varying time modulation frequencies.
도 5는 본 발명에서 사용하는 펄스 플라즈마의 특성을 나타내는 그래프.5 is a graph showing the characteristics of the pulsed plasma used in the present invention.
상기 목적을 달성하기 위하여 본 발명은, 저저항 금속 실리사이드 물질을 식각하는 방법에 있어서, 시간 변조 시스템(Time modulation system)을 사용하여 펄스 플라즈마를 발생시켜 상기 저저항 금속 실리사이드 물질을 식각함으로써 측벽 손상을 개선하는 것을 특징으로 하는 식각방법을 제공한다.In order to achieve the above object, the present invention provides a method of etching a low resistance metal silicide material, wherein a pulse plasma is generated by using a time modulation system to etch the low resistance metal silicide material to remove sidewall damage. It provides an etching method characterized by improving.
바람직하게는, 상기 저저항 금속 실리사이드 물질은 TiSix, NiSix 및 CoSix 중에서 선택된 하나이다.Preferably, the low resistance metal silicide material is one selected from TiSix, NiSix and CoSix.
본 발명의 바람직한 실시예에 의하면, 펄스 플라즈마를 이용하여 TiSix층을 식각할 때, 10% 미만의 산소 가스 비율을 사용하여 TiSix층과 하지층, 예컨대 폴리실리콘층과의 선택비를 높게 유지하면서 20kHz 이하의 시간 변조 주파수(Time modulation frequency)를 사용하여 전자의 온도를 감소시킴으로써 측벽 손상을 개선한다.According to a preferred embodiment of the present invention, when etching the TiSix layer using pulsed plasma, a 20 kHz is maintained while maintaining a high selectivity ratio between the TiSix layer and the underlying layer, such as the polysilicon layer, using an oxygen gas ratio of less than 10%. The following time modulation frequency is used to improve sidewall damage by reducing the temperature of the electrons.
또한, 상기 목적을 달성하기 위하여 본 발명은 상층막과 하층막으로 이루어진 다층막을 식각하는 방법에 있어서, 시간 변조 시스템을 이용하여 펄스 플라즈마를 발생시켜 상기 상층막을 식각함으로써 상기 다층막의 측벽 손상을 개선하는 것을 특징으로 하는 식각방법을 제공한다.In addition, in order to achieve the above object, the present invention provides a method of etching a multilayer film consisting of an upper layer film and a lower layer film, by generating a pulsed plasma using a time modulation system to etch the upper layer film to improve sidewall damage of the multilayer film. It provides an etching method characterized in that.
바람직하게는, 상기 상층막은 TiSix와 같은 저저항 금속 실리사이드로 형성하며, 상기 하층막은 폴리실리콘으로 형성한다. 상기 다층막은 모스 트랜지스터의 게이트이다.Preferably, the upper layer film is formed of a low resistance metal silicide such as TiSix, and the lower layer film is formed of polysilicon. The multilayer film is a gate of a MOS transistor.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, TiSix /폴리실리콘 구조의 게이트를 갖는 모스 트랜지스터의 제조방법을 간단히 살펴보면 다음과 같다.First, a method of manufacturing a MOS transistor having a gate of a TiSix / polysilicon structure will be briefly described as follows.
반도체기판 상에 열산화 공정을 실시하여 게이트산화막을 형성한 후, 그 위에 폴리실리콘층 및 티타늄(Ti)층을 예컨대, 화학기상증착(Chemical vapor depositionl; CVD) 방법에 의해 순차적으로 적층한다. 이어서, 열처리 공정을 실시하여 Ti와 실리콘을 반응시킴으로써 TiSix층을 형성한다. 이때, 상기 TiSix층을 고상반응법 또는 스퍼터링법으로 형성할 수도 있다. 본 실시예에서는 TiSix층을 이용하였으나, NiSix 또는 CoSix층을 이용할 수 도 있다.After the thermal oxidation process is performed on the semiconductor substrate to form a gate oxide film, a polysilicon layer and a titanium (Ti) layer are sequentially deposited on the semiconductor substrate by, for example, chemical vapor deposition (CVD). Next, a TiSix layer is formed by subjecting Ti to silicon by performing a heat treatment step. In this case, the TiSix layer may be formed by a solid phase reaction method or a sputtering method. In this embodiment, although the TiSix layer is used, a NiSix or CoSix layer may be used.
계속해서, 결과물 상에 상기 TiSix층을 보호하기 위한 게이트 캡핑층을 형성한다. 이어서, 상기 결과물 상에 게이트 형성을 위한 마스크를 적용하여 포토레지스트 패턴을 형성한 후, 이를 식각마스크로 이용하여 상기 게이트 캡핑층을 이방성 식각한다. 다음에, 상기 포토레지스트 패턴을 제거한 후, 게이트 캡핑층을 식각마스크로 이용하여 상기 TiSix층을 예컨대, Cl2계 플라즈마를 이용한 건식식각 방법으로 식각한 후, 계속해서 상기 폴리실리콘층을 예컨대, 고밀도 플라즈마(High density plasma; HDP) 식각장비를 이용하여 건식 식각함으로써 TiSix /폴리실리콘 구조의 게이트를 형성한다.Subsequently, a gate capping layer is formed on the resultant to protect the TiSix layer. Subsequently, after forming a photoresist pattern by applying a mask for forming a gate on the resultant, the gate capping layer is anisotropically etched using the photoresist pattern as an etching mask. Next, after the photoresist pattern is removed, the TiSix layer is etched by a dry etching method using, for example, Cl 2 plasma using a gate capping layer as an etching mask, and then the polysilicon layer is continuously Dry etching is performed using a high density plasma (HDP) etching apparatus to form a gate of TiSix / polysilicon structure.
여기서, 연속 무선 주파 플라즈마(continuous RF plasma)를 이용한 건식 식각 방식에서 10%의 산소 가스를 사용하여 상기 TiSi층을 식각할 경우, 도 1에 도시된 바와 같이 그 측벽에 손상이 발생한다. 도 1은 10%의 산소 가스 비율을 사용할 때 TiSix층의 식각 프로파일을 나타내는 주사 전자 현미경(Scanning electron microscope; 이하 "SEM"이라 칭함) 사진이다.Here, when the TiSi layer is etched using 10% oxygen gas in a dry etching method using continuous RF plasma, damage occurs on the sidewalls of the TiSi layer as shown in FIG. 1. 1 is a scanning electron microscope ("SEM") photograph showing the etch profile of a TiSix layer when using an oxygen gas ratio of 10%.
상기한 경우, 산소 가스의 비율을 20% 까지 증가시키면 Si-O 계열의 화합물에 의해 측벽은 보호되지만, 도 2의 그래프에서 보여지듯이 TiSix층과 폴리실리콘층의 선택비가 감소된다. 그 결과, 상기 TiSix층을 식각한 후 피팅(pitting)이나 잔류물(residue)이 발생할 수 있다. 따라서, TiSix층과 폴리실리콘층과의 높은 선택비를 유지하기 위해서는 도 2의 그래프에서 알 수 있듯이 10% 미만의 산소 가스 비율을 사용하여야 한다.In this case, if the ratio of oxygen gas is increased to 20%, the sidewall is protected by the Si-O-based compound, but the selectivity of the TiSix layer and the polysilicon layer is reduced as shown in the graph of FIG. As a result, pitting or residue may occur after etching the TiSix layer. Therefore, in order to maintain a high selectivity ratio between the TiSix layer and the polysilicon layer, an oxygen gas ratio of less than 10% should be used as shown in the graph of FIG. 2.
본 발명은 산소 가스의 비율을 10% 미만으로 사용하여 TiSix층과 폴리실리콘층과의 높은 선택비를 확보하면서 측벽 손상을 개선하기 위하여 펄스 플라즈마를 이용하여 상기 TiSix층을 건식 식각하였다.The present invention dry-etched the TiSix layer using pulsed plasma to improve sidewall damage while ensuring a high selectivity ratio between the TiSix layer and the polysilicon layer by using an oxygen gas ratio of less than 10%.
측벽 손상이 발생하는 원인은 플라즈마 내부에서 전자의 온도(Te)가 이온 온도(Ti) 보다 매우 크기 때문이다 (Te 〉〉 Ti). 즉, 운동 에너지가 큰 전자들이 좁은 셀 패턴 내부로의 입사가 억제되어 전하 중성화가 이루어지지 않고, 셀 바닥면에 상대적으로 많이 축적된 이온들이 마이그레이션(migration)됨에 따라 측벽 손상이 야기된다.The cause of the sidewall damage is because the temperature Te of the electron inside the plasma is much larger than the ion temperature Ti (Te >> Ti). That is, charge neutralization of electrons having high kinetic energy is suppressed into the narrow cell pattern, and charge neutralization is not performed, and sidewall damage is caused as ions accumulated relatively on the cell bottom surface are migrated.
따라서, 플라즈마의 온/오프(on/off)를 반복하는 펄스 무선 주파 플라즈마 (pulsed RF plasma)를 적용하는 시간 변조 시스템을 사용하여 TiSi층을 식각하게 되면, 플라즈마의 오프 타임 (off time)시 전자의 온도 (Te)가 감소되는 특성을 이용하여 측벽 손상을 개선할 수 있다. 이러한 특성은 도 5에 도시되어 있다.Therefore, when the TiSi layer is etched by using a time modulation system that applies a pulsed RF plasma that repeatedly turns on and off the plasma, electrons are generated at the off time of the plasma. It is possible to improve sidewall damage by using the characteristic that the temperature Te of the is reduced. This property is shown in FIG.
도 3은 본 발명에서 사용하는 펄스 플라즈마를 설명하기 위한 차트로서, 이러한 펄스 플라즈마는 다음과 같이 발생된다.3 is a chart for explaining the pulsed plasma used in the present invention, the pulsed plasma is generated as follows.
즉, 연속적인 RF 플라즈마가 펄스 신호가 인가되는 변조기에 입력되면, 상기 연속적인 RF 플라즈마가 펄스 신호에 의해 변조된 펄스 RF 플라즈마가 상기 변조기로 부터 출력된다. 이러한 펄스 플라즈마는s의 오더로써 발생된다. 반면에, 셀 바닥면에 이온들이 축적되는 시간은 ms의 오더이기 때문에, 셀 바닥면에 이온들이 축적되는 것을 펄스 플라즈마에 의해 억제시킬 수 있다. 따라서, 측벽 손상을 방지할 수 있으며, 식각공정 동안에 야기되는 노치(notch) 현상을 억제할 수 있다.That is, when the continuous RF plasma is input to the modulator to which the pulse signal is applied, the pulsed RF plasma in which the continuous RF plasma is modulated by the pulse signal is output from the modulator. These pulsed plasmas Generated as an order of s On the other hand, since the time for accumulating ions on the cell bottom is an order of ms, the accumulation of ions on the cell bottom can be suppressed by the pulsed plasma. Therefore, damage to the sidewalls can be prevented, and a notch phenomenon caused during the etching process can be suppressed.
도 4a 내지 4c는 시간 변조 주파수의 변화에 따른 TiSix /폴리실리콘 게이트 구조의 측벽 손상의 의존도를 나타내는 SEM 사진들이다. 여기서, 도 4a는 연속적인 플라즈마를 적용하여 TiSix층을 식각한 경우를 도시하고, 도 4b는 50kHz의 시간 변조 주파수 (즉, 10s의 온 타임과 10s의 오프 타임) 을 갖는 펄스 플라즈마를 적용하여 TiSix층을 식각한 경우를 도시하며, 도 4c는 20kHz의 시간 변조 주파수 (즉, 25s의 온 타임과 25s의 오프 타임) 을 갖는 펄스 플라즈마를 적용하여 TiSix층을 식각한 경우를 도시한다.4A to 4C are SEM images showing the dependence of sidewall damage of the TiSix / polysilicon gate structure with the change of the time modulation frequency. 4A illustrates a case where the TiSix layer is etched by applying continuous plasma, and FIG. 4B illustrates a time modulation frequency of 50 kHz (that is, 10). s on time and 10 The TiSix layer is etched by applying a pulsed plasma having an off time of s, and FIG. 4C shows a time modulation frequency of 20 kHz (ie, 25). s on time and 25 The case where the TiSix layer is etched by applying a pulsed plasma having an off time of s) is shown.
도 4a 내지 4c를 참조하면, 펄스 플라즈마를 발생시키는 시간 변조 시스템에 있어서, 시간 변조 주파수가 감소할수록, 즉 플라즈마의 오프 타임이 증가할수록 전자의 온도 (Te)가 감소한다. 따라서, TiSi층의 식각시 측벽 손상을 개선할 수 있다.4A to 4C, in the time modulation system for generating a pulsed plasma, the temperature Te of the electrons decreases as the time modulation frequency decreases, that is, as the off time of the plasma increases. Therefore, sidewall damage can be improved when etching the TiSi layer.
도 5는 펄스 플라즈마의 온/오프 타임과 전자 온도 (Te)와의 관계를 나타내는 그래프로서, 충분한 전자 온도 (Te)의 감소를 위해서는 50s 이상의 오프 타임이 필요함을 알 수 있다.Fig. 5 is a graph showing the relationship between the on / off time of the pulsed plasma and the electron temperature Te, which is 50 to reduce the sufficient electron temperature Te. It can be seen that an off time of s or more is required.
상술한 바와 같이 본 발명에 의하면, 산소 가스의 비율을 10% 미만으로 사용하여 TiSix층과 폴리실리콘층과의 높은 선택비를 확보하면서 측벽 손상을 개선하기 위하여 펄스 플라즈마를 이용하여 상기 TiSix층을 건식 식각한다. 펄스 플라즈마의 오프 타임이 증가할수록 전자의 온도가 감소되어 측벽 손상을 개선할 수 있다.As described above, according to the present invention, the TiSix layer is dried using pulsed plasma to improve sidewall damage while ensuring a high selectivity ratio between the TiSix layer and the polysilicon layer by using an oxygen gas ratio of less than 10%. Etch it. As the off time of the pulsed plasma increases, the temperature of the electrons decreases to improve sidewall damage.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960060496A KR100247915B1 (en) | 1996-11-30 | 1996-11-30 | Method of etching a low resistive metal silicide material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960060496A KR100247915B1 (en) | 1996-11-30 | 1996-11-30 | Method of etching a low resistive metal silicide material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980041217A KR19980041217A (en) | 1998-08-17 |
| KR100247915B1 true KR100247915B1 (en) | 2000-03-15 |
Family
ID=19485102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960060496A KR100247915B1 (en) | 1996-11-30 | 1996-11-30 | Method of etching a low resistive metal silicide material |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100247915B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016047A (en) * | 2000-06-29 | 2002-01-18 | Nec Corp | Wiring etching method for semiconductor device |
| KR100345666B1 (en) * | 2000-07-31 | 2002-07-24 | 주식회사 하이닉스반도체 | Method for decreasing degradation of FeRAM by reducing electron temperature of plasma |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468341A (en) * | 1993-12-28 | 1995-11-21 | Nec Corporation | Plasma-etching method and apparatus therefor |
-
1996
- 1996-11-30 KR KR1019960060496A patent/KR100247915B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468341A (en) * | 1993-12-28 | 1995-11-21 | Nec Corporation | Plasma-etching method and apparatus therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980041217A (en) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| KR100320830B1 (en) | Anisotropic nitride etch process with high selectivity to oxide and photoresist layers in a damascene etch scheme | |
| US5989984A (en) | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power | |
| US6656850B2 (en) | Method for in-situ removal of side walls in MOM capacitor formation | |
| KR100747671B1 (en) | Dry etching method and manufacturing method of semiconductor device | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| JP4910231B2 (en) | Manufacturing method of semiconductor device | |
| KR100417724B1 (en) | Method for structuring a metalliferous layer | |
| US6554004B1 (en) | Method for removing etch residue resulting from a process for forming a via | |
| KR100247915B1 (en) | Method of etching a low resistive metal silicide material | |
| US5792708A (en) | Method for forming residue free patterned polysilicon layers upon high step height integrated circuit substrates | |
| US7439186B2 (en) | Method for structuring a silicon layer | |
| US6756315B1 (en) | Method of forming contact openings | |
| KR100243280B1 (en) | Gate pattern of semiconductor device &fabrication method thereof | |
| US6391772B1 (en) | Method for forming interconnects in semiconductor device | |
| KR100223831B1 (en) | Method of manufacturing a capacitor | |
| KR100520140B1 (en) | Method for forming capacitor of semiconductor device | |
| JP3780657B2 (en) | Etching method | |
| JPH09129729A (en) | Formation of connection hole | |
| JP2000012513A (en) | Manufacture of electron device | |
| KR100273313B1 (en) | Etching method of polysilicon in the stepped region of semiconductor device | |
| KR0183861B1 (en) | Method of manufacturing semiconductor device | |
| TW452865B (en) | Method for forming conductive area by ionized metal plasma | |
| JP2005116690A (en) | Method for manufacturing semiconductor device | |
| KR20020002568A (en) | Methof for strip photoresist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961130 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961130 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19990726 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19991215 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19991216 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20021108 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031107 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040331 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051109 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061128 Start annual number: 8 End annual number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20081110 |