JP3780657B2 - Etching method - Google Patents
Etching method Download PDFInfo
- Publication number
- JP3780657B2 JP3780657B2 JP26899097A JP26899097A JP3780657B2 JP 3780657 B2 JP3780657 B2 JP 3780657B2 JP 26899097 A JP26899097 A JP 26899097A JP 26899097 A JP26899097 A JP 26899097A JP 3780657 B2 JP3780657 B2 JP 3780657B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- gas
- space portion
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、エッチング方法に関し、特にタングステン層またはタングステンシリサイド層を含むエッチング対象層をエッチするエッチング方法に関する。
【0002】
【従来の技術】
近年、半導体装置にタングステンやタングステンシリサイドが広く用いられるようになってきている。タングステンシリサイドは、シリサイドの1種として、多結晶(ポリ)シリコン層上に積層されてポリサイド電極(配線)を形成する他、単独でもローカル配線等に用いられる。タングステンは、化学気相堆積(CVD)で導電領域上に選択成長することも、下地全面上にブランケット成長することもでき、導電性プラグや下層配線として広く利用されている。なお、タングステンをスパッタリングすることもできる。タングステンシリサイド層は、一般にCVDで形成するか、タングステンシリサイドをターゲットとしてスパッタリングで形成する。
【0003】
高集積度の半導体集積回路内の微細MOSトランジスタの多くは、ゲート電極としてポリサイド構造を有する。下層のシリコン層によってMOSトランジスタの閾値特性を確保し、上層のシリサイド層によってゲート電極(配線)の抵抗値を低減している。MOSトランジスタの特性、特に動作速度はゲート長に大きく影響される。狭いゲート長のトランジスタを高精度に作成するには、ポリサイド積層を高精度にエッチングする技術が望まれる。
【0004】
以下、ゲート電極にWSi2 /polySiのポリサイド積層を用いた場合のパターニング工程を説明する。WSi2 は、塩素を含有するガスと酸素ガスとの混合ガスでエッチングするのが一般的である。例えば、塩素含有ガスとしてCl2 を用いる。酸素ガスの添加は、蒸気圧の比較的高いWOCl4 を生成してエッチングを容易にするために行われる。また、polySiのエッチングにおいても、SiO2 のゲート酸化膜との選択比を向上させるために酸素ガスを添加することが多い。
【0005】
図5は、このような従来の技術によるCl2 /O2 プラズマを用いたWSi2 /polySi積層のエッチングを示す。Si基板101の上に、ゲート酸化膜となる薄いSiO2 層102が形成され、その上に多結晶(poly)Si層103、WSi2 層104が積層されている。WSi2 層104の上に、レジストマスク107が形成される。レジストマスク107は、ゲート形状に合わせたパターンを有する。LSIの配線が微細になるに従って、配線間のスペース部分Sのアスペクト比(高さ/幅)は増大する。
【0006】
図中上方の空間にCl2 /O2 ガスを供給し、例えば2.45GHzのマイクロ波を供給してCl2 /O2 のプラズマ108を生成させる。また、シリコン基板101を載置するウエハサセプタに、例えば13.56MHzの高周波(RF)を印加する。
【0007】
エッチング条件は、例えば圧力=2mTorr、マイクロ波パワー=1400W、RFパワー=40W、エッチングガスの流量はCl2 /O2 =25/9sccmである。
【0008】
レジスト107の形状に従い、先ずその下のWSi2 層104がほぼ垂直にエッチングされる。やがてレジストマスク107の外側に広い空間が露出する広いスペース部においてはWSi2 層104のエッチングが終了する。この時点においても、パターン間のスペース部が狭い領域においては、マイクロローディング効果によりエッチング速度が低下するので、WSi2 層のエッチングは終了しない。
【0009】
続けてエッチングを行っていくと、狭いスペース部でWSi2 層104のエッチングが更に進行し、広いスペース部においてはWSi2 層の下のpolySi層103のエッチングが進行する。やがて、狭いスペース部でもWSi2 層104のエッチングが終了し、その下のpolySi層103がエッチングされる。広いスペース部に続き、狭いスペース部でもpolySi層103のエッチングが終了すると、図に示すような形状となる。
【0010】
この時、WSi2 層104の狭いスペース部に面した側壁は、図に示すように逆テーパー状となってしまう。これは、Si層のエッチングおよびオーバーエッチングにおいて、過剰となった酸素とWSi2 層の側壁とが反応して、WOClx を形成し、蒸発するためにWSi2 層の側壁がエッチされるためであると考えられている。
【0011】
このように、WSi2 層の側壁が逆テーパー状となると、その後のイオン注入工程において、ゲート電極直下にも不純物が打ち込まれることになり、実効的なゲート長が変化してしまう。また、サイドウォールスペーサの形状寸法もゲート側壁が垂直な場合と異なるので、MOSトランジスタのゲインや寿命が所望の値にならない可能性がある。
【0012】
逆テーパ形状の発生を防止するためにイオンエネルギを高めて、エッチングの異方性を高めることが考えられる。しかし、イオンエネルギを高めるとレジストのエッチング選択性が低下するのでレジスト膜厚を厚くしなければならなくなる。レジスト膜を厚くするとホトリソグラフィの分解能が損なわれ、加工精度が低下してしまう。
【0013】
特開平1−239932号公報は、塩素ガス(Cl2 )と窒素ガス(N2 )とを混合したエッチングガスを用いて、タングステンシリサイド層とポリシリコン層との積層をエッチングする方法を提案している。このエッチングガスを用いると、タングステンシリサイド層は順テーパー状にエッチングされ、ポリシリコン層は垂直にエッチングされることが報告されている(同公報第3頁右下欄〜第4頁右上欄)。
【0014】
また同公報は、下層のポリシリコン層をエッチングする際、主エッチングに続き、残膜をエッチするために塩素ガスと窒素ガスとSiCl4 ガスとの混合ガスを用いてオーバーエッチングする技術も記載している(同公報第4頁右上欄〜第4頁右下欄)。
【0015】
USP5,219,485号は、ポリサイド電極に対する種々のエッチング工程を開示している。その1つとして、タングステンシリサイド層とポリシリコン層との積層を、BCl3 /Cl2 /NF3 の混合ガスでエッチングする方法が提案されている。NF3 は、WSi2 層をエッチングする際に、蒸気圧の高いWのフッ化物(WF6 )を形成し、エッチング速度を高めるために用いられる(第15図、第9欄、第1〜19行)。
【0016】
【発明が解決しようとする課題】
以上説明したように、タングステンシリサイド層とポリシリコン層との積層構造をCl2 /O2 ガスでエッチングすると、タングステンシリサイド層が逆テーパー状にエッチングされてしまう。Cl2 /O2 の代わりに、Cl2 /N2 を用いると、WSi2 層が逆テーパー状となることは防止できるが、逆に順テーパー状となってしまう。微細パターンのエッチングにおいては、エッチングのパターン精度を向上させるためには、ほぼ垂直に側壁を形成できることが望ましい。
【0017】
本発明の目的は、タングステンまたはタングステンシリサイド層をほぼ垂直にエッチングできる異方性エッチングの方法を提供することである。
【0018】
本発明の他の目的は、タングステンまたはタングステンシリサイド層とポリシリコン層との積層をほぼ垂直にエッチングすることのできる異方性エッチング方法を提供することである。
【0019】
【課題を解決するための手段】
本発明の一観点によれば、下地表面上に形成され、タングステンまたはタングステンシリサイドで形成されたエッチング対象層の上に、広いスペース部に挟まれた孤立パターンと狭いスペース部を介して配置された複数個の密集パターンとを含むエッチングマスクを形成する工程と、前記エッチングマスクを介して、前記エッチング対象層を塩素を含むガスと酸素ガスとを含む第1の種類のガスでエッチングし、前記広いスペース部の下地表面を露出する第1エッチング工程と、第1エッチング工程に続き、塩素を含むガスと窒素ガスとを含む第2の種類のエッチングガスで、残ったエッチング対象層をエッチングする第2エッチング工程とを含むエッチング方法が提供される。
【0020】
タングステンまたはタングステンシリサイド層は、Cl2 /O2 などの第1の種類のガスでほぼ垂直に異方性エッチングすることが可能である。
【0021】
同一基板上に狭いスペース部を有するパターン密度の高い領域と広いスペース部を有するパターン密度の低い領域とが混在する場合、マイクロローディング効果によりパターン密度の低い領域ではエッチングが終了しても、パターン密度の高い領域ではエッチングは未だ終了しない。パターン密度の高い領域でエッチングを完了させるために、第1の種類のガスとは異なる第2の種類のエッチングガスを用い、残ったタングステン又はタングステンシリサイド層をオーバーエッチングすることにより、タングステン又はタングステンシリサイド層の全体をほぼ垂直に異方性エッチングすることが可能となる。
【0022】
タングステン又はタングステンシリサイド層の下にシリコン層が存在する場合、シリコン層も併せて垂直にエッチングすることが望まれる。第2の種類のガスを選択することにより、シリコン層もほぼ垂直にエッチングすることが可能となる。
【0023】
【発明の実施の形態】
上述のように、特開平1−239932号は、分子中に塩素原子を含む塩素系ガスと窒素ガスとを含んでいるエッチングガスを用いて、ポリサイド構造のゲート積層膜をドライエッチングする方法を提案している。しかしながら、この方法によれば、シリサイド膜は順テーパー状にエッチングされる。シリサイド層の下のポリシリコン層は、必然的にレジストパターンよりも広い幅を有することになる。従って、極めて短いゲート長を有するMOSトランジスタ等を作成する際には、この方法では限界が生じる。また、順テーパー形状を正確に制御できなければ、エッチング工程のパターン精度も低下してしまう。
【0024】
なお、WSi2 のRIEラグのデータから判断すると、ラインアンドスペースパターンのスペース部のアスペクト比(高さ/幅)が1を越えるようなパターンを密パターン(高密度パターン)と定義することができる。実際の半導体装置においては、メモリセル領域の配線パターン等が高密度パターン又は配線が密な領域として定義できる。
【0025】
エッチングが終了した時点において、配線の断面形状の上端が、レジストマスクの下端と一致し、レジストマスクの端部からサイドエッチされた箇所が何もない状態が得られる場合、エッチングはテーパーエッチングであると定義できる。この定義によれば、垂直な側壁を有する配線を形成する異方性エッチングもテーパーエッチングである。
【0026】
順テーパーとは、エッチングした配線層の断面形状において、下地表面から見た仰角が0°〜90°であるエッチング形状を指す。
【0027】
また、エッチングした配線層の断面形状において、基板側から見た仰角が90°を越えて180°までの領域にある場合、そのようなテーパーを逆テーパーと定義できる。半導体装置の構成としては、エッチングはテーパーエッチングであり、かつ順テーパーの形状を形成することが好ましい。順テーパーの断面形状を作成できてもマスク端部に浸食が生じたような(非テーパーエッチング)の場合、高いパターン精度を実現することは困難である。
【0028】
パターンの外側に広いスペース部分を有する低密度パターン領域において対象とする層のエッチングが終了した時点から、パターンとパターンの間に狭いスペース部分しか有さない高密度パターン領域において対象とする層を完全に除去するまでのエッチングをオーバーエッチングと定義する。
【0029】
本発明者は、Cl2 /N2 をエッチングガスとする異方性エッチングの性質をより詳細に調べた。
【0030】
図3は、この予備実験において用い、さらに本発明の実施例においても用いたエレクトロンサイクロトロン共鳴(ECR)プラズマエッチャー装置の構成を概略的に示す断面図である。エッチャー装置のハウジング20は、金属で形成され、その内部に導波管26及び反応室21を画定する。
【0031】
導波管26と反応室21の境には、石英ガラス等のマイクロ波を透過させる透過窓27が気密に設けられている。導波管26上方より例えば2.45GHzのマイクロ波を供給し、反応室21内にマイクロ波を導く。反応室21は、径の狭い部分と広い部分の2段構造を有し、それぞれの外側に電磁石24、25を備えている。これらの電磁石24、25の発生する磁場中にマイクロ波を導入することにより、ECR条件を成立させる。反応室21には、図示しないガス供給孔と、排気孔33が接続されている。
【0032】
また、反応室下部には、ハウジングに気密に結合され、下部電極となるウエハサセプタ28が設けられている。このウエハサセプタ28には、例えば13.56MHzの高周波電源29が接続されている。ウエハサセプタ28上にシリコンウエハ31を載置し、反応室21内にECRプラズマを発生させ、エッチングの実験を行う。
【0033】
図4(A)は、実験に用いたサンプルの1つの構成を概略的に示す。Si基板40の上に、WSi2 層41が形成され、その上にレジストパターン42が形成されている。このレジストパターン42をエッチングマスクとし、Cl2 /N2 をエッチングガスとしたECRプラズマエッチングを行った。エッチング条件は以下の通りである。
【0034】
圧力=2mTorr、
マイクロ波パワー=1400W、
RF(13.56MHz)パワー=40W、
Cl2 +N2 =30〜100sccm
このような条件でWSi2 層41をエッチングすると、図4(A)に示すように、WSi2 層41は順テーパー状にエッチングされた。順テーパー状の側壁がSi基板40となすテーパー角度をθとする。エッチングガスの総ガス流量およびそのエッチングガス中のN2 流量割合(%)を変化させてWSi2 層41のエッチングを行った。その結果を図4(B)に示す。
【0035】
図4(B)のグラフから明らかなように、N2 流量割合を増やすと、順テーパー角度は徐々に減少する。総ガス流量の変化に対しても、テーパー角θは連続的な変化を示している。このような順テーパー角の変化は、エッチングの進行と共に、Wの窒化物(WNx )およびSiの窒化物がWSi2 層41の側壁に付着するからであると考えられる。図4(B)の結果は、N2 流量割合を増やすと側壁保護膜の窒化物堆積量が増えることを示していると考えられる。
【0036】
本発明者は、さらにレジストパターンのパターン密度を変化させた実験を行った。
【0037】
図4(C)は、実験に用いたサンプルの形状を概略的に示す。図4(A)のサンプルと同様、Si基板40の上にWSi2 層41を堆積し、その上にレジストパターン42を形成した。レジストパターン42は、ライン幅0.5μmのパターンが0.5μmの間隔で並列に配置された狭いスペースを有するパターン(図中左側)と、幅0.5μmのパターンが広いスペースに孤立して配置された孤立配線部分(図中右側)を有する。エッチング条件は、上述の実験と同様
圧力=2mTorr、
マイクロ波パワー=1400W、
RFパワー=40W、
Cl2 /N2 =27/3sccm
とした。またオープンスペースでのWSi2 層のエッチング深さを250nmに設定した。
【0038】
この条件でWSi2 層41をエッチングすると、孤立配線パターンでは仰角36°の順テーパー形状が形成され、密集配線パターンでは仰角53.5°の順テーパー形状を有するエッチング形状が得られた。すなわち、順テーパー形状のテーパー角は、パターンの密度に依存することが判明した。テーパー角度は、パターンの密度が高くなるほど高くなるものと期待される。
【0039】
この実験結果を解釈すると、孤立配線パターンの側壁上には窒化物の側壁保護膜が多く堆積し、狭い間隔で配置した密集配線パターンの側壁上には、側壁保護膜が少なく堆積すると推定される。狭い間隔で配置した密集配線パターンの場合、側壁保護膜が堆積してもその量は広いオープンスペースよりも少量となり、エッチング後の側壁は垂直に近づくことが推定される。
【0040】
上述の実験においては、塩素を含むガスとしてCl2を用いたが、塩素を含むガスとしてCl2,HCl,BCl3,SiCl 4 ,S 2 Cl 4 ,CCl4のいずれか、又はこれらの組合わせを用いることができるであろう。タングステンシリサイドの代わりにタングステンを用いても同様の結果が得られるであろう。
【0041】
タングステンまたはタングステンシリサイド層をCl2 等の塩素含有ガスと窒素ガスとの混合ガスでエッチングすると、エッチングしたタングステンまたはタングステンシリサイド層の断面形状が順テーパー状となることは避け難いであろう。
【0042】
Cl2 /O2 等のエッチングガスを用いれば、タングステン又はタングステンシリサイド層の側壁が垂直な形状でエッチングを行うことができる。しかしながら、このエッチングを低密度パターン領域でのエッチングが終了した後も続け、高密度パターン領域でのエッチングが終了するまで行うと、高密度パターン領域においてタングステンまたはタングステンシリサイド層の断面形状が逆テーパー状となることは従来技術で述べた通りである。
【0043】
本発明者は、タングステンまたはタングステンシリサイド層の異方性エッチングにおいて、垂直断面形状を得ることの可能なエッチングガスを用いる主エッチング工程と、塩素含有ガスと窒素ガスの混合ガスを含むエッチングガスを用いるオーバーエッチング工程とを用いることを提案する。
【0044】
図1、図2は、本発明の実施例によるエッチング方法の主要工程を示す半導体基板の断面図である。
【0045】
図1(A)に示すように、Si基板1の表面上にゲート酸化膜等の薄いシリコン酸化膜2を形成し、その上に多結晶Si層3とタングステンシリサイド層4の積層を堆積する。タングステンシリサイド層4の上に、ホトレジストパターン7を形成する。ホトレジストパターンは狭い間隔でパターンが高密度に密集した密集パターン領域NSとパターンの両側に広いスペース部分が存在する低密度パターン領域WSとを含む。
【0046】
図1(B)に示すように、まずCl2 /O2 ガスを用いたCl2 /O2 プラズマ8により、タングステンシリサイド層4の主エッチング工程を行う。この主エッチング工程は、低密度パターン領域WSにおいてタングステンシリサイド層4が完全にエッチングされるまでのエッチング工程である。
【0047】
この工程が終了した時点で、低密度パターン領域WSでは多結晶Si層3の表面が露出した広い開孔5が形成されている。高密度パターン領域NSにおいてはマイクロローディング効果によりエッチング速度が低下するため、タングステンシリサイド層4の厚さの中間部まで進行した溝6が形成されている。
【0048】
図2(C)に示すように、高密度パターン領域NSにおいてタングステンシリサイド層4を完全にエッチングするオーバーエッチング工程を行う。このオーバーエッチング工程は、エッチングガスをCl2 /N2 に変換して行う。
【0049】
上述の予備実験から判明したように、低密度パターン領域においてはタングステンシリサイド層4の側壁に窒化物の保護膜11が多く堆積する。これに対し、高密度パターン領域NSにおいては窒化物の保護膜12が少なく堆積する。このため、低密度パターン領域WSにおいてはタングステンシリサイド層4の側壁に十分な量の保護膜11が堆積し、タングステンシリサイド層4が横方向からエッチングされることが少ない。このため、側壁の垂直形状が維持され、寸法精度が保たれる。
【0050】
高密度パターン領域NSにおいては、タングステンシリサイド層4の側壁上に堆積する窒化物の保護膜12が少なく、タングステンシリサイド層4のエッチングが効率的に続行される。側壁は、若干の順テーパ形状か、ほぼ垂直な形状となる。高密度パターン領域NSにおいてオーバーエッチングが終了するまでの間に、低密度パターン領域においてはタングステンシリサイド層4の下の多結晶Si層3がエッチングされる。このCl2 /N2 によるシリコンのエッチングは、垂直な側壁を形成する。すなわち、オーバーエッチング工程において低密度パターン領域で逆テーパー形状は生ぜず、ほぼ垂直な側壁が得られ、高密度パターン領域においては垂直な側壁が得られる。
【0051】
図2(D)は、多結晶Si層の異方性エッチング工程を示す。タングステンシリサイド層4のオーバーエッチングを終了した後、再びガスを切り換えて多結晶Si層3の垂直なエッチングを行う。エッチングガスを例えばCl2 /O2 に切り換え、ECRプラズマエッチングを行う。Cl2 /O2 プラズマ10は、SiO2 層2に対して高い選択比を保ち、Si層3を垂直にエッチングできる性質を有する。
【0052】
なお、図2(C)に示すCl2 /N2 のプラズマエッチングによってもSi層を垂直にエッチングすることができる。従ってCl2 /N2 のプラズマエッチングからCl2 /O2 のプラズマエッチングへの切替はSi層の下地のSiO2 層が露出した時でもよい。WSi2 層のオーバーエッチング終了からSiO2 層露出までの間でもよい。Cl2 /N2 ガスのエッチングで下地との選択比が取れればCl2 /N2 でSi層を全てエッチングしてもよい。
【0053】
なお、このSi層の垂直エッチングの際、タングステンシリサイド層4の側壁上には保護膜が残存しているため、タングステンシリサイド層がエッチングされて逆テーパー形状ができることが防止される。
【0054】
このような工程により、タングステンシリサイド層とシリコン層の積層から成るポリサイド積層構造をほぼ垂直にエッチングすることができる。
【0055】
なお、タングステンシリサイド層のエッチングにCl2 /O2 を用いたが、タングステンまたはタングステンシリサイドを垂直にエッチングすることのできる他のエッチングガスを用いてもよい。
【0056】
WSi2 層/シリコン層のポリサイド層をエッチングする場合を説明したがタングステンシリサイド層またはタングステン層の単層のエッチングにも同様の工程を用いることができよう。タングステンまたはタングステンシリサイド層のオーバーエッチング工程において、塩素を含むガスと窒素ガスとの混合ガスを含むエッチングガスを用いることが重要である。
【0057】
なお、塩素を含むガスと窒素ガスとを含むガス(たとえば、Cl2 /N2 )により、シリコン層を垂直にエッチングすることは可能である。従って、タングステン又はタングステンシリサイド層のエッチングが終了した後も、塩素を含むガスと窒素ガスとを含む混合ガスによりエッチングを続け、タングステン又はタングステンシリサイド層の下のシリコン層をエッチングしても良い。
【0058】
また、ポリサイド構造のエッチングに限らず、タングステン又はタングステンシリサイド層の単層を上述のようにエッチングしても良い。この場合、当然にシリコン層のみのエッチング工程は省略することができる。
【0059】
MOSトランジスタのゲート長は、動作速度を決める重要な要素である。半導体チップ上にパターン密度の粗な部分とパターン密度の密な部分が存在する場合、パターン密度の粗な部分ではゲート電極パターンの両側に広いスペース部分が存在する。パターン密度の密な部分においては、ゲート電極パターンが狭い間隔をおいて密集して配置される。このようなパターン形状においては、パターン密度の密な部分でエッチング速度が遅れるマイクロローディング効果(又はRIEラグ)が発生する。
【0060】
従来の技術によれば、全てのパターンにおいて順テーパー形状が発生するか、パターン密度の密な部分において逆テーパー形状が発生する。
【0061】
上述の実施例によれば、先ず第1の種類のエッチングガスにより、異方性の高いエッチングを行ってパターン密度の粗な部分でタングステン又はタングステンシリサイド層を異方的にエッチングし、ほぼ垂直な側壁を形成する。
【0062】
この主エッチング工程に続き、塩素を含むガスと窒素ガスとを含むエッチングガスを用い、タングステン又はタングステンシリサイド層のオーバーエッチング工程を行う。このオーバーエッチング工程においては、WNx からなる側壁保護膜がパターン側壁に堆積するものと考えられる。さらに、この窒化物の保護膜は、堆積する量がパターン密度に依存する。パターン密度の粗な部分においては堆積する量が多く、パターン側壁が強く保護される。これに対し、パターン密度の密な部分においては堆積する窒化物の保護膜の量が少なく、エッチング形状が順テーパー状となる程度を低減することができる。
【0063】
エッチングの始めから第2の種類のエッチングガスを用いてエッチングを行うと、広いスペースを有する領域においては強い順テーパー形状が形成され易いが、パターン密度の粗な部分においては、垂直形状を有するパターンニングが既に完了しているため、順テーパー形状を防止することができる。
【0064】
広いスペースを有するパターン密度の粗な領域においてタングステン又はタングステンシリサイド層の側壁の垂直形状を保護膜で守り、逆テーパー形状の狭いスペースを有する高密度パターン領域においては、保護膜堆積量を減少させることにより、順テーパーの程度を低減させることができる。
【0065】
さらに、このオーバーエッチング工程において、タングステン又はタングステンシリサイド層の下にシリコン層が存在する場合、パターン密度の低い領域においてシリコン層のエッチングにより生成するSiNx Cly により側壁を保護することができる。このためサイドエッチングを防止することもできる。
【0066】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【0067】
【発明の効果】
以上説明したように、本発明によれば、タングステン又はタングステンシリサイド層をほぼ垂直に異方性エッチングすることができる。
【0068】
ポリサイド構造のエッチングにおいては、シリサイド層とシリコン層を共にほぼ垂直にエッチングすることができる。
【0069】
サイドエッチングの量も抑制することができ、高いパターン精度を得ることができる。
【0070】
エッチングの寸法精度を高くすることができ、高性能の半導体集積回路を作成することができる。
【図面の簡単な説明】
【図1】 本発明の実施例による半導体装置の製造方法の主要工程を示す半導体基板の断面図である。
【図2】 本発明の実施例による半導体装置の製造方法の主要工程を示す半導体基板の断面図である。
【図3】 ECRプラズマエッチャー装置の構成を概略的に示す断面図である。
【図4】 本発明者の行った予備実験を説明するための断面図および三次元グラフである。
【図5】 従来の技術を説明するための半導体基板の断面図である。
【符号の説明】
1 Si基板、 2 SiO2 層、 3 シリコン層、 4 タングステンシリサイド層、 5、6 開孔、 7 レジストパターン、 8、9、10 プラズマ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an etching method, and more particularly to an etching method for etching an etching target layer including a tungsten layer or a tungsten silicide layer.
[0002]
[Prior art]
In recent years, tungsten and tungsten silicide have been widely used in semiconductor devices. Tungsten silicide is used as a kind of silicide to be stacked on a polycrystalline (poly) silicon layer to form a polycide electrode (wiring), or used alone for local wiring or the like. Tungsten can be selectively grown on a conductive region by chemical vapor deposition (CVD) or blanket grown on the entire surface of the base, and is widely used as a conductive plug or a lower layer wiring. Note that tungsten can also be sputtered. The tungsten silicide layer is generally formed by CVD or by sputtering using tungsten silicide as a target.
[0003]
Many of the fine MOS transistors in a highly integrated semiconductor integrated circuit have a polycide structure as a gate electrode. The lower silicon layer ensures the threshold characteristics of the MOS transistor, and the upper silicide layer reduces the resistance value of the gate electrode (wiring). The characteristics of MOS transistors, particularly the operation speed, are greatly affected by the gate length. In order to produce a transistor having a narrow gate length with high accuracy, a technique for etching a polycide stack with high accuracy is desired.
[0004]
Hereinafter, WSi is used as the gate electrode.2A patterning process in the case of using / polySi polycide stack will be described. WSi2In general, etching is performed with a mixed gas of chlorine-containing gas and oxygen gas. For example, Cl containing chlorine2Is used. The addition of oxygen gas can be achieved by using WOCl with a relatively high vapor pressure.FourIs performed to facilitate etching. In addition, in polySi etching, SiO2In many cases, oxygen gas is added to improve the selectivity with respect to the gate oxide film.
[0005]
FIG. 5 shows Cl according to such a conventional technique.2/ O2
[0006]
In the upper space in the figure, Cl2/ O2Supply gas, for example, supply 2.45 GHz microwave and Cl2/ O2Plasma 108 is generated. Further, a high frequency (RF) of 13.56 MHz, for example, is applied to the wafer susceptor on which the
[0007]
Etching conditions are, for example, pressure = 2 mTorr, microwave power = 1400 W, RF power = 40 W, etching gas flow rate is Cl2/ O2= 25/9 sccm.
[0008]
According to the shape of the
[0009]
When etching is continued, WSi is formed in a narrow space.2Etching of the
[0010]
At this time, WSi2The side wall facing the narrow space portion of the
[0011]
Thus, WSi2When the side wall of the layer is in a reverse taper shape, impurities are implanted directly under the gate electrode in the subsequent ion implantation process, and the effective gate length changes. In addition, since the shape of the sidewall spacer is different from that when the gate sidewall is vertical, there is a possibility that the gain and life of the MOS transistor do not reach desired values.
[0012]
In order to prevent the occurrence of a reverse taper shape, it is conceivable to increase the anisotropy of etching by increasing ion energy. However, if the ion energy is increased, the etching selectivity of the resist is lowered, so that the resist film thickness must be increased. If the resist film is thickened, the resolution of photolithography is impaired, and the processing accuracy is lowered.
[0013]
JP-A-1-239932 discloses chlorine gas (Cl2) And nitrogen gas (N2And a method of etching a stacked layer of a tungsten silicide layer and a polysilicon layer using an etching gas mixed with). It has been reported that when this etching gas is used, the tungsten silicide layer is etched in a forward tapered shape, and the polysilicon layer is etched vertically (
[0014]
The same publication also discloses that when etching the lower polysilicon layer, chlorine gas, nitrogen gas, and SiCl are used to etch the remaining film following the main etching.FourA technique of over-etching using a mixed gas with a gas is also described (
[0015]
USP 5,219,485 discloses various etching processes for polycide electrodes. As one of them, a stack of a tungsten silicide layer and a polysilicon layer is made of BCl.Three/ Cl2/ NFThreeA method of etching with a mixed gas of is proposed. NFThreeWSi2When etching the layer, the W fluoride with high vapor pressure (WF6) And used to increase the etching rate (FIG. 15, column 9, lines 1-19).
[0016]
[Problems to be solved by the invention]
As described above, the laminated structure of the tungsten silicide layer and the polysilicon layer is made Cl.2/ O2When etching with gas, the tungsten silicide layer is etched in a reverse taper shape. Cl2/ O2Instead of Cl2/ N2WSi2Although it is possible to prevent the layer from being reversely tapered, it becomes conversely a tapered shape. In the etching of a fine pattern, in order to improve the etching pattern accuracy, it is desirable that the sidewall can be formed substantially vertically.
[0017]
An object of the present invention is to provide an anisotropic etching method capable of etching a tungsten or tungsten silicide layer substantially vertically.
[0018]
Another object of the present invention is to provide an anisotropic etching method capable of etching a stack of a tungsten or tungsten silicide layer and a polysilicon layer substantially vertically.
[0019]
[Means for Solving the Problems]
According to one aspect of the present invention, an isolation pattern sandwiched between a wide space portion and a narrow space portion is disposed on an etching target layer formed on a base surface and formed of tungsten or tungsten silicide. A step of forming an etching mask including a plurality of dense patterns, and the etching target layer is formed through the etching mask.Contains gas containing chlorine and oxygen gasWith the first kind of gasetchingAnd a first surface exposing the base surface of the wide space portion.etchingProcess and firstetchingFollowing the step, a second etching gas is used to etch the remaining etching target layer with a second type of etching gas containing chlorine and nitrogen.etchingAnd an etching method including the steps.
[0020]
Tungsten or tungsten silicide layers are Cl2/ O2It is possible to perform anisotropic etching almost vertically with a first type gas such as.
[0021]
When a region with a high pattern density having a narrow space part and a region with a low pattern density having a wide space part coexist on the same substrate, even if etching is finished in the low pattern density region due to the microloading effect, the pattern density Etching is not yet finished in the high region. To complete the etching in the high pattern density region, a second type etching gas different from the first type gas is used, and the remaining tungsten or tungsten silicide layer is over-etched to form tungsten or tungsten silicide. The entire layer can be anisotropically etched almost vertically.
[0022]
When a silicon layer is present under the tungsten or tungsten silicide layer, it is desirable that the silicon layer is also etched vertically. By selecting the second type of gas, the silicon layer can also be etched almost vertically.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
As described above, Japanese Patent Application Laid-Open No. 1-239932 proposes a method for dry etching a gate laminated film having a polycide structure using an etching gas containing a chlorine-based gas containing chlorine atoms in the molecule and a nitrogen gas. is doing. However, according to this method, the silicide film is etched in a forward tapered shape. The polysilicon layer under the silicide layer necessarily has a width wider than the resist pattern. Therefore, this method has a limit when a MOS transistor or the like having an extremely short gate length is produced. In addition, if the forward taper shape cannot be accurately controlled, the pattern accuracy of the etching process is also lowered.
[0024]
WSi2Judging from the RIE lag data, a pattern in which the aspect ratio (height / width) of the space portion of the line-and-space pattern exceeds 1 can be defined as a dense pattern (high-density pattern). In an actual semiconductor device, a wiring pattern or the like in a memory cell region can be defined as a high-density pattern or a dense wiring region.
[0025]
When the etching is finished, the upper end of the cross-sectional shape of the wiring coincides with the lower end of the resist mask, and when there is no side-etched portion from the end of the resist mask, the etching is a taper etching. Can be defined. According to this definition, the anisotropic etching for forming the wiring having the vertical side wall is also a taper etching.
[0026]
The forward taper refers to an etched shape in which the elevation angle viewed from the base surface is 0 ° to 90 ° in the cross-sectional shape of the etched wiring layer.
[0027]
Further, in the cross-sectional shape of the etched wiring layer, when the elevation angle viewed from the substrate side is in a region exceeding 90 ° to 180 °, such a taper can be defined as an inverse taper. As a configuration of the semiconductor device, it is preferable that the etching is a taper etching and a forward tapered shape is formed. Even if a forward tapered cross-sectional shape can be created, it is difficult to achieve high pattern accuracy in the case where erosion occurs at the mask edge (non-taper etching).
[0028]
From the point when etching of the target layer is completed in the low-density pattern region having a wide space portion outside the pattern, the target layer is completely formed in the high-density pattern region having only a narrow space portion between the patterns. Etching until removal is defined as over-etching.
[0029]
The inventor2/ N2The properties of anisotropic etching using as an etching gas were investigated in more detail.
[0030]
FIG. 3 is a cross-sectional view schematically showing the configuration of an electron cyclotron resonance (ECR) plasma etcher used in this preliminary experiment and also used in the examples of the present invention. The
[0031]
At the boundary between the
[0032]
A
[0033]
FIG. 4A schematically shows one configuration of a sample used in the experiment. On the
[0034]
Pressure = 2 mTorr,
Microwave power = 1400W
RF (13.56 MHz) power = 40 W,
Cl2+ N2= 30-100 sccm
Under such conditions, WSi2When
[0035]
As is apparent from the graph of FIG.2As the flow rate is increased, the forward taper angle gradually decreases. The taper angle θ shows a continuous change even when the total gas flow rate changes. Such a change in the forward taper angle is caused by the progress of etching and the nitride of W (WNx) And Si nitride is WSi2This is considered to be because it adheres to the side wall of the
[0036]
The inventor further conducted an experiment in which the pattern density of the resist pattern was changed.
[0037]
FIG. 4C schematically shows the shape of the sample used in the experiment. Similar to the sample of FIG. 4A, WSi is formed on the Si substrate 40.2A
Pressure = 2 mTorr,
Microwave power = 1400W
RF power = 40W
Cl2/ N2= 27 / 3sccm
It was. WSi in open space2The etching depth of the layer was set to 250 nm.
[0038]
WSi under this condition2When the
[0039]
Interpreting this experimental result, it is estimated that a large amount of nitride side wall protective film is deposited on the side wall of the isolated wiring pattern, and a little side wall protective film is deposited on the side wall of the dense wiring pattern arranged at a narrow interval. . In the case of a dense wiring pattern arranged at a narrow interval, even if a sidewall protective film is deposited, the amount thereof is smaller than that of a wide open space, and it is estimated that the etched sidewall approaches vertical.
[0040]
In the above experiment, Cl as a gas containing chlorine.2Was used, but Cl as a gas containing chlorine2, HCl, BCl3,SiCl 4 ,S 2 Cl 4 , CCl4Or a combination of these could be used. Similar results may be obtained using tungsten instead of tungsten silicide.
[0041]
Tungsten or tungsten silicide layer is Cl2When etching is performed with a mixed gas of chlorine-containing gas and nitrogen gas such as the above, it will be unavoidable that the cross-sectional shape of the etched tungsten or tungsten silicide layer becomes a forward tapered shape.
[0042]
Cl2/ O2If an etching gas such as, for example, is used, etching can be performed in a shape in which the sidewall of the tungsten or tungsten silicide layer is vertical. However, if this etching is continued even after the etching in the low-density pattern region is completed until the etching in the high-density pattern region is completed, the cross-sectional shape of the tungsten or tungsten silicide layer is inversely tapered in the high-density pattern region. As described in the prior art.
[0043]
The present inventor uses a main etching process using an etching gas capable of obtaining a vertical cross-sectional shape in anisotropic etching of a tungsten or tungsten silicide layer, and an etching gas containing a mixed gas of chlorine-containing gas and nitrogen gas. It is proposed to use an over-etching process.
[0044]
1 and 2 are cross-sectional views of a semiconductor substrate showing the main steps of an etching method according to an embodiment of the present invention.
[0045]
As shown in FIG. 1A, a thin
[0046]
First, as shown in FIG.2/ O2Cl using gas2/ O2A main etching process of the
[0047]
At the end of this step, wide openings 5 in which the surface of the
[0048]
As shown in FIG. 2C, an overetching process for completely etching the
[0049]
As can be seen from the preliminary experiment described above, a large amount of the nitride
[0050]
In the high-density pattern region NS, the nitride
[0051]
FIG. 2D shows an anisotropic etching process of the polycrystalline Si layer. After the over-etching of the
[0052]
Note that Cl shown in FIG.2/ N2The Si layer can also be etched vertically by plasma etching. Therefore Cl2/ N2Plasma etching of Cl2/ O2Switch to plasma etching of SiO underlayer of Si layer2It may be when the layer is exposed. WSi2From the end of over-etching of the layer to SiO2It may be until the layer is exposed. Cl2/ N2If the etching ratio of the gas can be selected with the base, Cl2/ N2All of the Si layer may be etched.
[0053]
In addition, since the protective film remains on the sidewall of the
[0054]
By such a process, the polycide laminated structure composed of the laminated tungsten silicide layer and silicon layer can be etched almost vertically.
[0055]
Note that Cl is used for etching the tungsten silicide layer.2/ O2However, other etching gas capable of vertically etching tungsten or tungsten silicide may be used.
[0056]
WSi2Although the case of etching the polycide layer of the layer / silicon layer has been described, a similar process could be used for etching a tungsten silicide layer or a single layer of a tungsten layer. In the overetching process of the tungsten or tungsten silicide layer, it is important to use an etching gas containing a mixed gas of chlorine and nitrogen.
[0057]
A gas containing chlorine and nitrogen gas (for example, Cl2/ N2), It is possible to etch the silicon layer vertically. Accordingly, even after the etching of the tungsten or tungsten silicide layer is completed, the etching may be continued with a mixed gas containing a gas containing chlorine and a nitrogen gas to etch the silicon layer under the tungsten or tungsten silicide layer.
[0058]
In addition to the polycide structure etching, a single layer of tungsten or a tungsten silicide layer may be etched as described above. In this case, naturally, the etching process of only the silicon layer can be omitted.
[0059]
The gate length of the MOS transistor is an important factor that determines the operation speed. When a portion having a high pattern density and a portion having a high pattern density exist on the semiconductor chip, a wide space portion exists on both sides of the gate electrode pattern in the portion having a low pattern density. In the dense pattern portion, the gate electrode patterns are densely arranged with a narrow interval. In such a pattern shape, a microloading effect (or RIE lag) occurs in which the etching rate is delayed in a dense pattern density portion.
[0060]
According to the conventional technique, a forward taper shape is generated in all patterns, or a reverse taper shape is generated in a portion having a high pattern density.
[0061]
According to the above-described embodiment, first, etching with high anisotropy is performed with the first kind of etching gas, and the tungsten or tungsten silicide layer is anisotropically etched at a portion with a rough pattern density, so that it is almost vertical. Side walls are formed.
[0062]
Following this main etching step, an overetching step of the tungsten or tungsten silicide layer is performed using an etching gas containing chlorine and nitrogen. In this over-etching process, WNxIt is considered that the sidewall protective film made of is deposited on the pattern sidewall. Further, the deposited amount of this nitride protective film depends on the pattern density. In the portion where the pattern density is rough, a large amount is deposited, and the pattern side wall is strongly protected. On the other hand, in the dense pattern portion, the amount of the nitride protective film to be deposited is small, and the degree to which the etching shape becomes a forward tapered shape can be reduced.
[0063]
When etching is performed using the second type of etching gas from the beginning of etching, a strong forward taper shape is likely to be formed in a region having a large space, but a pattern having a vertical shape in a portion having a rough pattern density. Since the finishing has already been completed, the forward tapered shape can be prevented.
[0064]
Protect the vertical shape of the sidewall of tungsten or tungsten silicide layer with a protective film in a rough pattern density area with a wide space, and reduce the deposition amount of the protective film in a high density pattern area with a narrow space with a reverse taper shape Thus, the degree of forward taper can be reduced.
[0065]
Further, in this over-etching process, when a silicon layer is present under the tungsten or tungsten silicide layer, SiN generated by etching the silicon layer in a region having a low pattern density.xClyThus, the side wall can be protected. For this reason, side etching can also be prevented.
[0066]
Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
[0067]
【The invention's effect】
As described above, according to the present invention, the tungsten or tungsten silicide layer can be anisotropically etched almost vertically.
[0068]
In the etching of the polycide structure, both the silicide layer and the silicon layer can be etched almost vertically.
[0069]
The amount of side etching can also be suppressed, and high pattern accuracy can be obtained.
[0070]
The dimensional accuracy of etching can be increased, and a high-performance semiconductor integrated circuit can be produced.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor substrate showing main steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view of a semiconductor substrate showing the main steps of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view schematically showing a configuration of an ECR plasma etcher apparatus.
FIG. 4 is a cross-sectional view and a three-dimensional graph for explaining a preliminary experiment conducted by the present inventor.
FIG. 5 is a cross-sectional view of a semiconductor substrate for explaining a conventional technique.
[Explanation of symbols]
1 Si substrate, 2 SiO2 Layer, 3 silicon layer, 4 tungsten silicide layer, 5, 6 opening, 7 resist pattern, 8, 9, 10 plasma
Claims (6)
前記エッチングマスクを介して、前記エッチング対象層を塩素を含むガスと酸素ガスとを含む第1の種類のガスでエッチングし、前記広いスペース部の下地表面を露出する第1エッチング工程と、
第1エッチング工程に続き、塩素を含むガスと窒素ガスとを含む第2の種類のエッチングガスで、残ったエッチング対象層をエッチングする第2エッチング工程と
を含むエッチング方法。Etching including an isolated pattern sandwiched between a wide space portion and a plurality of dense patterns arranged via a narrow space portion on an etching target layer formed on the base surface and formed of tungsten or tungsten silicide. Forming a mask;
Through the etching mask, the first etching step the etching target layer is etched by the first kind of gas containing a gas and the oxygen gas containing chlorine to expose the underlying surface of the large space portion,
Following the first etching step, the second type of etching gas containing gas and the nitrogen gas containing chlorine, etching and a second etching step of etching the remaining etched layer method.
前記エッチングマスクを介して、前記エッチング対象層を塩素を含むガスと酸素ガスとを含む第1の種類のガスで側壁がほぼ垂直な形状にエッチングし、前記広いスペース部の下地表面を露出する第1エッチング工程と、
第1エッチング工程に続き、塩素を含むガスと窒素ガスとを含む第2の種類のガスで、残ったエッチング対象層をエッチングする第2エッチング工程と、
第2エッチング工程に続き、前記第1の種類のガスでシリコン層をエッチングする第3エッチング工程と
を含むエッチング方法。An isolated pattern and a narrow space portion sandwiched between wide spaces on an etching target layer formed of tungsten or tungsten silicide, which is formed on a base surface having a silicon layer as an uppermost layer formed on an insulating layer. Forming an etching mask including a plurality of dense patterns arranged via
Through the etching mask, the etching target layer is etched with a first type gas containing chlorine and oxygen gas so that the side walls are substantially vertical , and the base surface of the wide space portion is exposed. 1 etching process,
Following the first etching step, a second etching step of etching the remaining etching target layer with a second type of gas containing chlorine and nitrogen gas ,
An etching method including a third etching step of etching the silicon layer with the first type gas following the second etching step.
前記エッチングマスクを介して、前記エッチング対象層のタングステン層またはタングステンシリサイド層を塩素を含むガスと酸素ガスとを含む第1の種類のガスでエッチングし、前記広いスペース部のシリコン層表面を露出する第1エッチング工程と、 Through the etching mask, the tungsten layer or the tungsten silicide layer as the etching target layer is etched with a first type gas including a chlorine-containing gas and an oxygen gas to expose the surface of the silicon layer in the wide space portion. A first etching step;
第1エッチング工程に続き、塩素を含むガスと窒素ガスとを含む第2の種類のガスで、残ったエッチング対象層をエッチングする第2エッチング工程と、 Following the first etching step, a second etching step of etching the remaining etching target layer with a second type of gas containing chlorine and nitrogen gas,
前記広いスペース部の下地絶縁層が露出する前に、前記第2エッチング工程を終了し、前記第1の種類のガスで残ったシリコン層をエッチングする第3エッチング工程と A third etching step of ending the second etching step and etching the remaining silicon layer with the first type gas before exposing the base insulating layer in the wide space portion;
を含むエッチング方法。Etching method including:
前記エッチングマスクを介して、前記エッチング対象層のタングステン層またはタングステンシリサイド層を塩素を含むガスと酸素ガスとを含む第1の種類のガスでエッチングし、前記広いスペース部のシリコン層表面を露出する第1エッチング工程と、 Through the etching mask, the tungsten layer or the tungsten silicide layer as the etching target layer is etched with a first type gas including a chlorine-containing gas and an oxygen gas to expose the surface of the silicon layer in the wide space portion. A first etching step;
第1エッチング工程に続き、塩素を含むガスと窒素ガスとを含む第2の種類のガスで、残ったエッチング対象層をエッチングする第2エッチング工程と、 Following the first etching step, a second etching step of etching the remaining etching target layer with a second type of gas containing chlorine and nitrogen gas,
前記広いスペース部の下地絶縁層が露出した後に、前記第2エッチング工程を終了し、前記第1の種類のガスで残ったシリコン層をエッチングする第3エッチング工程と A third etching step of ending the second etching step after the underlying insulating layer in the wide space portion is exposed and etching the remaining silicon layer with the first type of gas;
を含むエッチング方法。Etching method including:
塩素を含むガスと酸素ガスとを含む第1の種類のガスを用いて、前記エッチング対象層を側壁がほぼ垂直な形状にエッチングし、前記広いスペース部の下地表面を露出する第1のエッチング工程と、
塩素を含むガスと窒素ガスとを含む第2の種類のガスを用いて、前記狭いスペース部に面する側壁と比較して前記広いスペース部に面する側壁に、より多く窒化物を堆積してサイドエッチングを抑制し、残ったエッチング対象層を、前記広いスペース部に面する側壁と前記狭いスペース部に面する側壁とがほぼ垂直に形成されるようにエッチングして、パターニングを完了する第2のエッチング工程と
を含むエッチング方法。Etching including an isolated pattern sandwiched between a wide space portion and a plurality of dense patterns arranged via a narrow space portion on an etching target layer formed on the base surface and formed of tungsten or tungsten silicide. Forming a mask;
Using a first type of gas containing a gas and an oxygen gas containing chlorine, the etching target layer is etched into a substantially vertical shape sidewalls, a first etching step for exposing the underlying surface of the large space portion When,
Using a second type of gas including chlorine and nitrogen gas , more nitride is deposited on the side wall facing the wide space portion than on the side wall facing the narrow space portion. Side etching is suppressed, and the remaining etching target layer is etched so that the side wall facing the wide space part and the side wall facing the narrow space part are formed substantially perpendicularly, thereby completing the patterning. An etching method including the etching step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26899097A JP3780657B2 (en) | 1997-10-01 | 1997-10-01 | Etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26899097A JP3780657B2 (en) | 1997-10-01 | 1997-10-01 | Etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11111689A JPH11111689A (en) | 1999-04-23 |
JP3780657B2 true JP3780657B2 (en) | 2006-05-31 |
Family
ID=17466135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26899097A Expired - Fee Related JP3780657B2 (en) | 1997-10-01 | 1997-10-01 | Etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3780657B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015028996A (en) | 2013-07-30 | 2015-02-12 | 株式会社東芝 | Method for manufacturing semiconductor device |
-
1997
- 1997-10-01 JP JP26899097A patent/JP3780657B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11111689A (en) | 1999-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2968180B2 (en) | Method of forming integrated circuit | |
US6716761B2 (en) | Method of forming fine patterns | |
JP2001156170A (en) | Manufacturing method for multilayer interconnection | |
KR100954107B1 (en) | Method for manufacturing semiconductor device | |
US6383942B1 (en) | Dry etching method | |
KR100316028B1 (en) | Method for forming metal electrode in memory device | |
US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
JP3891087B2 (en) | Polysilicon etching method | |
JP3780657B2 (en) | Etching method | |
KR100278277B1 (en) | Method for improve contact resistance of silicide in semiconductor device | |
US6395639B1 (en) | Process for improving line width variations between tightly spaced and isolated features in integrated circuits | |
JPH11135481A (en) | Etching method | |
US20040121593A1 (en) | Method for manufacturing semiconductor device through use of mask material | |
US6242362B1 (en) | Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask | |
KR100400302B1 (en) | Method for manufacturing semiconductor device | |
JP3696655B2 (en) | Wiring formation method | |
US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
JP2001118927A (en) | Semiconductor device and manufacturing method therefor | |
JP3371180B2 (en) | Wiring formation method | |
JP3551560B2 (en) | Method for processing gate electrode of MOS transistor | |
KR20010004177A (en) | Method for fabricating semiconductor device | |
KR100756772B1 (en) | Method for manufacturing a transistor | |
TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
JP3028306B2 (en) | Dry etching method for multilayer film of semiconductor device | |
KR100832027B1 (en) | Forming method of semiconductor device pattern capable of protecting tapered profile of hardmask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |