[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100216499B1 - Test Socket For Chip On Board Package - Google Patents

Test Socket For Chip On Board Package Download PDF

Info

Publication number
KR100216499B1
KR100216499B1 KR1019960034929A KR19960034929A KR100216499B1 KR 100216499 B1 KR100216499 B1 KR 100216499B1 KR 1019960034929 A KR1019960034929 A KR 1019960034929A KR 19960034929 A KR19960034929 A KR 19960034929A KR 100216499 B1 KR100216499 B1 KR 100216499B1
Authority
KR
South Korea
Prior art keywords
package
chip
test socket
socket
board
Prior art date
Application number
KR1019960034929A
Other languages
Korean (ko)
Other versions
KR19980015559A (en
Inventor
정주련
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960034929A priority Critical patent/KR100216499B1/en
Publication of KR19980015559A publication Critical patent/KR19980015559A/en
Application granted granted Critical
Publication of KR100216499B1 publication Critical patent/KR100216499B1/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 탄력성의 접속수단을 이용한 칩 온 보드(Chip On Board) 패키지의 삽입형 테스트 소켓에 관한 것으로서, 종래의 개폐식 테스트 소켓의 경우 테스트하고자 하는 패키지를 소켓 몸체 안에 넣고 소켓 뚜껑을 닫은 후 잠금수단으로 압착하여 패키지와 외부 접속핀과의 접속을 이루는 방식으로 테스트가 이루어짐으로써 테스트에 소요되는 시간적 손실이 크고 작업 능률이 저하되는 문제점 등을 해결하기 위하여, 테스트 소켓 몸체에 패키지 삽입구가 형성되고 그 아랫면에 탄력성의 접속수단을 구비한 삽입형 테스트 소켓을 제공한다.The present invention relates to an insertable test socket for a chip on board package using an elastic connecting means. In the case of a conventional retractable test socket, a package to be tested is placed in a socket body and the socket lid is closed. In order to solve the problem that the test is carried out by crimping and making a connection between the package and the external connection pin, the test socket body is formed in the test socket body, An insert test socket having a resilient connecting means is provided.

즉, 테스트 소켓의 패키지 삽입구 아랫면에 패키지의 외부 접속단자에 대응되는 접속 구멍을 형성하고, 그 아래 부분에 각각 외부 접속핀과 연결되는 탄력성의 접속수단, 예를 들어 금속 볼과 스프링을 형성하여, 접속수단의 탄력에 의하여 접속을 이루는 삽입형의 테스트 소켓이다. 이와 같은 구조는 간단한 삽입 과정에 의해서 테스트가 이루어지기 때문에 테스트에 소요되는 시간이 감축되고, 작업 능률이 증대되는 이점이 있다.That is, a connection hole corresponding to the external connection terminal of the package is formed in the lower surface of the package insertion port of the test socket, and elastic connection means, for example, metal balls and springs, are respectively formed at the lower portion thereof to be connected to the external connection pins. An insertion type test socket making a connection by the elasticity of the connecting means. Such a structure has the advantage of reducing the time required for testing and increasing work efficiency because the test is performed by a simple insertion process.

Description

칩 온 보드(Chip On Board) 패키지의 삽입형 테스트 소켓{Test Socket For Chip On Board Package}Test socket for chip on board package

본 발명은 칩 온 보드(Chip On Board) 패키지의 삽입형 테스트 소켓에 관한 것으로서, 더욱 상세하게는 회전 가능한 금속볼과 탄력성의 스프링을 이용한 접속 방식을 채택한 칩 온 보드 패키지의 삽입형 테스트 소켓에 관한 것이다.The present invention relates to an insertable test socket of a chip on board package, and more particularly to an insertable test socket of a chip on board package employing a connection method using a rotatable metal ball and a spring.

반도체 칩 패키지의 기술 발전 추이를 보면, 고밀도화, 소형화의 추세에 따라 리드 프레임을 사용하여 패키지를 구성한 후 기판에 실장하는 과정을 제거하여, 반도체 칩을 직접 기판 상에 실장하는 새로운 패키징(Packaging) 방법이 주목받고 있다. 이처럼 반도체 칩을 직접 기판 상에 실장한 패키지를 칩 온 보드(Chip On Board; 이하 'COB'라 한다) 패키지라 한다. 이와 같은 칩 온 보드(COB) 패키지는 주로 칩 카드(IC Card)에 이용되는데, 칩 카드는 현재 통용되고 있는 자기(磁氣) 스트라이프 카드(Magnetic Stripe Card)를 대체할 것으로 기대되며, 공중전화카드, 전자주민카드 등을 비롯하여 그 활용 폭이 점차 넓어질 것으로 전망된다.According to the trend of technology development of semiconductor chip package, a new packaging method for directly mounting a semiconductor chip onto a substrate by eliminating the process of mounting the package after forming the package using a lead frame according to the trend of high density and miniaturization. This is attracting attention. Such a package in which a semiconductor chip is directly mounted on a substrate is referred to as a chip on board (hereinafter referred to as a 'COB') package. This chip-on-board (COB) package is mainly used for IC cards, which are expected to replace the current magnetic stripe cards, public telephone cards It is expected that the range of application will be gradually expanded, including e-resident's card and electronic resident card.

이하, 도면을 참조하여 일반적인 칩 온 보드(COB) 패키지에 대하여 설명하고자 한다.Hereinafter, a general chip on board (COB) package will be described with reference to the accompanying drawings.

도 1 및 도 2는 일반적인 칩 온 보드(COB) 패키지의 상부면 및 하부면을 나타내는 평면도이다.1 and 2 are plan views illustrating top and bottom surfaces of a typical chip on board (COB) package.

도 3은 도 1 및 도 2의 3-3 선을 따라 절단한 단면도이다.3 is a cross-sectional view taken along line 3-3 of FIGS. 1 and 2.

도 1 내지 도 3을 참조하면, 일반적인 칩 온 보드(COB) 패키지(100)는 인쇄회로기판(110; Printed Circuit Board; PCB)의 한쪽 면에 반도체 칩(120)이 접착제(122)에 의하여 부착되고, 그 면에 회로 패턴(112)이 얇은 구리(Cu)층의 패턴으로서 형성된다. 그리고 상기 회로 패턴(112)에는 금(Au) 도금이 이루어지며, 상기 회로 패턴(112)과 반도체 칩(120) 간에는 본딩 와이어(124)에 의하여 전기적 접속이 이루어진다. 상기 본딩 와이어(124)는 통상적으로 금(Au) 또는 알루미늄(Al) 와이어가 사용된다. 그리고 상기 인쇄회로기판(110) 상의 반도체 칩(120)이 부착되는 부분에는 회로 패턴(112)과 동일한 구리 재질의 다이 패드(도시되지 않음)가 형성될 수도 있다. 또한 상기 인쇄회로기판(110)에는 관통 구멍(118)이 형성되고, 상기 칩(120)이 부착된 면의 반대쪽 면에는 접지 단자(116; Ground)와 외부 접속단자(114; Contact)가 형성된다. 상기 본딩 와이어(124)에 의하여 칩(120)과 전기적 연결된 회로 패턴(112)은 다시 상기 관통 구멍(118)을 통하여 외부 접속단자(114)와 전기적으로 연결된다. 그리고 마지막으로 상기 칩(120)과 본딩 와이어(124)를 보호하기 위하여 봉지 수지(126)로 봉지하면 칩 온 보드(COB) 패키지(100)가 완성된다.1 to 3, a typical chip on board (COB) package 100 includes a semiconductor chip 120 attached to one side of a printed circuit board 110 by an adhesive 122. The circuit pattern 112 is formed on the surface as a pattern of a thin copper (Cu) layer. In addition, gold (Au) plating is performed on the circuit pattern 112, and an electrical connection is made between the circuit pattern 112 and the semiconductor chip 120 by a bonding wire 124. The bonding wire 124 is typically a gold (Au) or aluminum (Al) wire. In addition, a die pad (not shown) made of the same copper material as the circuit pattern 112 may be formed at a portion to which the semiconductor chip 120 is attached on the printed circuit board 110. In addition, a through hole 118 is formed in the printed circuit board 110, and a ground terminal 116 and an external connection terminal 114 are formed on a surface opposite to the surface on which the chip 120 is attached. . The circuit pattern 112 electrically connected to the chip 120 by the bonding wire 124 is electrically connected to the external connection terminal 114 through the through hole 118. Finally, the chip on board (COB) package 100 is completed by encapsulating the encapsulating resin 126 to protect the chip 120 and the bonding wire 124.

이와 같이 형성된 칩 온 보드(COB) 패키지(100)는 칩 카드(도시되지 않음)에 조립되어 사용된다. 이 때 상기 칩 온 보드(COB) 패키지(100)는 반도체 칩(120)이 칩 카드의 내부로 향하고, 기판(110)의 하부면이 칩 카드의 외부로 노출되도록 뒤집어진 형태로 조립된다. 따라서 기판(110) 하부면에 형성된 외부 접속단자(114)를 통하여 외부 단말기(도시되지 않음)와 접속을 이룰 수 있다.The chip on board (COB) package 100 formed as described above is used by being assembled to a chip card (not shown). At this time, the chip-on-board (COB) package 100 is assembled in an inverted form so that the semiconductor chip 120 faces the inside of the chip card and the lower surface of the substrate 110 is exposed to the outside of the chip card. Therefore, the terminal 110 may be connected to an external terminal (not shown) through the external connection terminal 114 formed on the lower surface of the substrate 110.

이상과 같이 예를 든 종래의 칩 온 보드(COB) 패키지(100)는 양면에 금속 회로층(112, 114)을 갖는 인쇄회로기판(110)과 액상 에폭시 수지(126)에 의한 코팅 방식을 채택한 경우이며, 그 밖에도 한 면에 금속 회로층(112, 114)이 형성된 기판을 사용하고 액상 에폭시 수지를 코팅한 칩 온 보드(COB) 패키지나, 캐버티(Cavity)가 형성된 인쇄회로기판에 에폭시 몰딩 컴파운드(EMC)를 이용하여 몰딩하는 방식을 채택한 칩 온 보드(COB) 패키지 등이 있다.The conventional chip on board (COB) package 100 as described above adopts a coating method using a printed circuit board 110 and a liquid epoxy resin 126 having metal circuit layers 112 and 114 on both sides. In other cases, epoxy molding is performed on a chip-on-board (COB) package coated with a liquid epoxy resin or a printed circuit board having cavities using a substrate having metal circuit layers 112 and 114 formed on one surface thereof. Chip-on-board (COB) packages employing molding using compound (EMC).

다음은 종래의 칩 온 보드(COB) 패키지 테스트 소켓에 대하여 설명하겠다.Next, a conventional chip-on-board (COB) package test socket will be described.

도 4는 종래 기술에 따른 칩 온 보드(COB) 패키지의 개폐식 테스트 소켓을 나타내는 정면도이다.4 is a front view showing a retractable test socket of a chip on board (COB) package according to the prior art.

도 4와 도 1 내지 도 3을 참조하면, 종래의 개폐식 테스트 소켓(200)은 소켓 몸체(210), 소켓 뚜껑(220), 잠금수단(230), 접속핀(240)으로 이루어진다. 칩 온 보드(COB) 패키지(100)를 테스트하기 위해서는 우선 상기 소켓 뚜껑(220)을 열고, 테스트하고자 하는 칩 온 보드(COB) 패키지(100)를 소켓 몸체(210) 안에 삽입한 다음, 상기 소켓 뚜껑(220)을 닫고 잠금수단(230)으로 잠근다. 상기 소켓 뚜껑(220) 및 잠금수단(230)은 힌지(232; Hinge)에 의하여 상기 소켓 몸체(210)와 결합되어 있으며, 상기 힌지(232)를 축으로 한 회전이 자유롭게 되어 있다. 상기 잠금수단(230)에 의하여 소켓 뚜껑(220)이 상기 패키지(100)를 압착하게 됨으로써, 상기 패키지(100)의 외부 접속단자(114)는 상기 소켓 몸체(210)의 내부로부터 외부까지 관통되어 체결되어 있는 외부 접속핀(240)과 각각 접촉을 이루게 된다. 상기 외부 접속핀(240)은 소정의 테스트 보드(도시되지 않음)와 전기적으로 접속되는 경로이다. 그리고 소정의 테스트가 완료되면 상기 잠금수단(230)을 풀고, 소켓 뚜껑(220)을 연 다음, 상기 패키지(100)를 꺼내면 된다.4 and 1 to 3, the conventional open and close test socket 200 is composed of a socket body 210, a socket cap 220, a locking means 230, a connection pin 240. To test the chip on board (COB) package 100, first open the socket lid 220, insert the chip on board (COB) package 100 to be tested into the socket body 210, and then the socket. The lid 220 is closed and locked by the locking means 230. The socket lid 220 and the locking means 230 is coupled to the socket body 210 by a hinge 232, the rotation around the hinge 232 is free. Since the socket lid 220 compresses the package 100 by the locking means 230, the external connection terminal 114 of the package 100 penetrates from the inside to the outside of the socket body 210. The external contact pins 240 are fastened to each other. The external connection pin 240 is a path electrically connected to a predetermined test board (not shown). When the predetermined test is completed, the locking means 230 may be released, the socket lid 220 may be opened, and then the package 100 may be taken out.

이와 같은 종래의 테스트 소켓(200)은 패키지(100)를 테스트하기 위하여 소켓 뚜껑(220)을 매번 여닫아야 하고, 잠금수단(230) 역시 매번 잠궜다가 푸는 동작을 되풀이 해야 하기 때문에, 많은 패키지(100)를 테스트할 때는 시간적 손실이라든지 작업자의 능률 저하 및 피로 등의 문제점이 발생한다.Since the conventional test socket 200 has to open and close the socket lid 220 every time in order to test the package 100, and the locking means 230 must be repeatedly locked and released every time, many packages 100 ), There are problems such as time loss, deterioration of worker's efficiency and fatigue.

따라서 본 발명의 목적은 칩 온 보드(COB) 패키지의 테스트에 소요되는 시간을 감소시키고, 간단한 삽입 과정만으로 많은 패키지를 일괄적으로 테스트할 수 있는 삽입형 테스트 소켓을 제공하는데 있다.Accordingly, an object of the present invention is to reduce the time required for testing a chip-on-board (COB) package, and to provide an insertable test socket capable of collectively testing a large number of packages with a simple insertion process.

도 1 및 도 2는 일반적인 칩 온 보드 패키지의 상부면 및 하부면을 나타내는 평면도.1 and 2 are plan views showing top and bottom surfaces of a typical chip on board package.

도 3은 도 1 및 도 2의 3-3 선을 따라 절단한 단면도.3 is a cross-sectional view taken along line 3-3 of FIGS. 1 and 2;

도 4는 종래 기술에 따른 칩 온 보드 패키지의 개폐식 테스트 소켓을 나타내는 정면도.4 is a front view showing a retractable test socket of a chip on board package according to the prior art.

도 5는 본 발명의 실시예에 따른 칩 온 보드 패키지의 삽입형 테스트 소켓 및 칩 온 보드 패키지가 테스트 소켓에 삽입되는 모양을 나타내는 사시도.FIG. 5 is a perspective view illustrating an insertable test socket of a chip on board package and a chip on board package inserted into a test socket according to an embodiment of the present invention; FIG.

도 6a와 도 6b는 도 5의 A 부분을 확대한 것으로서, 칩 온 보드 패키지가 테스트 소켓 내부에 삽입되기 전과 삽입된 후의 금속 볼의 변화 상태를 나타내는 부분 사시도.6A and 6B are enlarged portions A of FIG. 5 and are partial perspective views illustrating a change state of the metal ball before and after the chip on board package is inserted into the test socket.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

100 : 칩 온 보드(Chip On Board) 패키지100: Chip On Board Package

110 : 인쇄회로기판 112 : 회로 패턴110: printed circuit board 112: circuit pattern

114 : 외부 접속단자(Contact) 116 : 접지단자(Ground)114: External contact terminal 116: Ground terminal

200 : 개폐식 테스트 소켓 300 : 삽입형 테스트 소켓200: retractable test socket 300: pluggable test socket

210, 310 : 소켓 몸체 220 : 소켓 뚜껑210, 310: socket body 220: socket lid

240, 350 : 외부 접속핀 310 : 소켓 몸체240, 350: external connection pin 310: socket body

320 : 패키지 삽입구 330 : 패키지 지지면320: package insertion opening 330: package support surface

332 : 접속 구멍 340 : 금속 볼332: connection hole 340: metal ball

342 : 스프링 344 : 전도체 금속342: spring 344: conductor metal

상기 목적을 달성하기 위하여, 복수개의 외부 접속단자를 갖는 칩 온 보드 패키지를 테스트하기 위한 테스트 소켓에 있어서, 소켓 몸체; 상기 소켓 몸체의 일측면으로부터 상기 소켓 몸체의 타측면의 내부까지 연장되어 형성되는 패키지 삽입구; 상기 칩 온 보드 패키지의 외부 접속단자에 각각 대응하는 복수개의 접속 구멍이 형성되며 상기 패키지 삽입구의 아랫면을 이루는 평탄한 패키지 지지면; 상기 접속 구멍에 각각 대응하여 상기 패키지 지지면 아래에 형성된 탄력성의 접속수단; 상기 탄력성의 접속수단과 연결되며 소켓 몸체 밖으로 연장되어 형성된 복수개의 외부 접속핀;을 포함하는 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓을 제공한다.In order to achieve the above object, a test socket for testing a chip on board package having a plurality of external connection terminals, comprising: a socket body; A package insertion hole extending from one side of the socket body to an inside of the other side of the socket body; A flat package support surface having a plurality of connection holes respectively corresponding to external connection terminals of the chip on board package and forming a bottom surface of the package insertion hole; Resilient connecting means formed below the package support surface corresponding to the connecting holes, respectively; It provides a pluggable test socket of the chip on board package comprising a; a plurality of external connection pins connected to the elastic connection means and extending out of the socket body.

이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 5는 본 발명의 실시예에 따른 칩 온 보드(COB) 패키지의 삽입형 테스트 소켓 및 칩 온 보드(COB) 패키지가 테스트 소켓에 삽입되는 모양을 나타내는 사시도이다.FIG. 5 is a perspective view illustrating an inserted test socket of a chip on board (COB) package and a chip on board (COB) package inserted into a test socket according to an exemplary embodiment of the present invention.

도 6a와 도 6b는 도 5의 A 부분을 확대한 것으로서, 칩 온 보드(COB) 패키지가 테스트 소켓 내부에 삽입되기 전과 삽입된 후의 금속 볼의 변화 상태를 나타내는 부분 사시도이다.6A and 6B are enlarged portions A of FIG. 5 and are partial perspective views illustrating a change state of the metal ball before and after the chip on board (COB) package is inserted into the test socket.

도 5, 도 6a, 도 6b 및 도 1 내지 도 3을 참조하면, 본 발명의 테스트 소켓(300)은 크게 소켓 몸체(310), 패키지 삽입구(320), 패키지 지지면(330), 탄력성의 접속수단(340, 342), 외부 접속핀(350)으로 이루어진다.5, 6A, 6B and 1 to 3, the test socket 300 of the present invention is largely the socket body 310, the package insertion hole 320, the package support surface 330, the elastic connection Means 340 and 342 and external connection pins 350.

상기 소켓 몸체(310)는 테스트 소켓(300)의 외형을 형성하며, 예를 들어 도 5와 같이 직육면체의 형태를 갖는다.The socket body 310 forms the outer shape of the test socket 300 and has a rectangular parallelepiped shape, for example, as shown in FIG. 5.

상기 패키지 삽입구(320)는 상기 소켓 몸체(310)의 한쪽 면으로부터 상기 소켓 몸체(310)의 다른쪽 면의 내부까지 연장되어 형성된다. 상기 패키지 삽입구(320)는 테스트하고자 하는 칩 온 보드(COB) 패키지(100)가 테스트 소켓(300)으로 삽입되는 통로이다. 상기 칩 온 보드(COB) 패키지(100)는 전술한 일반적인 칩 온 보드(COB) 패키지로서, 통상적으로 여러개의 패키지가 한 묶음으로 되어 있는 스트립(Strip) 형태이며, 패키지 하나씩마다 복수개의 외부 접속단자(114), 예를 들어 8개의 외부 접속단자(114)를 갖고 있다.The package insertion hole 320 extends from one side of the socket body 310 to the inside of the other side of the socket body 310. The package insertion hole 320 is a passage through which the chip on board (COB) package 100 to be tested is inserted into the test socket 300. The chip-on-board (COB) package 100 is a general chip-on-board (COB) package described above, which is typically in the form of a strip in which several packages are bundled, and a plurality of external connection terminals for each package. 114, for example, has eight external connection terminals 114;

상기 패키지 삽입구(320)의 아랫면은 평탄면(330)을 이루고 있으며, 복수개의 접속 구멍(332)이 형성되어 있다. 이하 상기 평탄면(330)은 패키지 지지면(330)이라 하기로 한다. 그리고 상기 접속 구멍(332)은 패키지(100)의 외부 접속단자(114)와 각각 대응되어 형성되고, 각 접속 구멍(332)의 아래 부분에는 탄력성의 접속수단(340, 342)이 있으며, 상기 패키지(100)가 삽입되지 않을 때는 상기 접속수단(340, 342)의 일부가 접속 구멍(332) 윗부분으로 돌출되어 있다.The lower surface of the package insertion hole 320 forms a flat surface 330, and a plurality of connection holes 332 are formed. Hereinafter, the flat surface 330 will be referred to as a package support surface 330. In addition, the connection hole 332 is formed to correspond to the external connection terminal 114 of the package 100, respectively, the lower portion of each connection hole 332 has elastic connection means (340, 342), the package When 100 is not inserted, a portion of the connecting means 340, 342 protrudes above the connecting hole 332.

상기 접속수단(340, 342)이 탄력성을 갖는 이유는 상기 패키지(100)가 패키지 삽입구(320)를 통하여 테스트 소켓(300)으로 삽입될 때, 패키지(100)의 외부 접속단자(114)의 압력에 의해서 접속수단(340, 342)이 아래로 밀렸다가 다시 위로 반등(反騰)하면서 자연 접속을 이루기 위함이다.The reason why the connection means 340 and 342 are elastic is that the pressure of the external connection terminal 114 of the package 100 when the package 100 is inserted into the test socket 300 through the package insertion hole 320. The connection means 340, 342 is pushed down by the back and then rebounds upward to form a natural connection.

본 실시예의 접속수단(340, 342)은 금속 볼(340)과 탄력성의 스프링(342)으로 구성되어 있다. 그리고 상기 금속 볼(340)은 그 지름이 접속 구멍(332)의 지름보다 크게 형성되어 있어서, 일정 부분 이상은 접속 구멍(332) 위로 돌출될 수 없다. 예를 들어 접속 구멍(332)의 지름이 0.8㎜이면 상기 금속의 지름은 1㎜로 형성할 수 있다.The connection means 340 and 342 of this embodiment are comprised from the metal ball 340 and the spring 342 of elasticity. In addition, since the diameter of the metal ball 340 is larger than that of the connection hole 332, a predetermined portion or more cannot protrude above the connection hole 332. For example, if the diameter of the connection hole 332 is 0.8 mm, the diameter of the metal can be formed to 1 mm.

상기 탄력성의 접속수단(340, 342), 즉 본 실시예의 금속 볼(340) 및 스프링(342)의 상세한 구조 및 칩 온 보드(COB) 패키지(100)가 삽입됐을 때의 동작 상태가 도 6a 및 도 6b에 나타나 있다. 여기에서 도면 부호 344번은 도전체 금속으로서, 상기 접속수단(340, 342)과 외부 접속핀(350)과의 물리적·전기적 매개 역할을 한다.The detailed structure of the resilient connecting means 340, 342, that is, the metal ball 340 and the spring 342 of this embodiment, and the operating state when the chip on board (COB) package 100 is inserted are shown in FIGS. It is shown in Figure 6b. Here, reference numeral 344 denotes a conductor metal, which serves as a physical and electrical medium between the connecting means 340 and 342 and the external connecting pin 350.

상기 외부 접속핀(350)은 종래의 외부 접속핀(240)과 동일한 구조 및 기능을 갖는다. 즉, 소켓 몸체(310)의 내부에서 외부까지 그 소켓 몸체(310)의 밑면을 관통하여 체결되어 있으며, 소정의 테스트 보드(도시되지 않음)와 전기적으로 접속되는 기능을 갖는다.The external connection pin 350 has the same structure and function as the conventional external connection pin 240. That is, it is fastened through the bottom surface of the socket body 310 from the inside of the socket body 310 to the outside, and has a function of being electrically connected to a predetermined test board (not shown).

이상 살펴본 바와 같이 본 발명에 의한 구조에 따르면, 칩 온 보드 패키지의 테스트가 패키지 삽입형의 테스트 소켓에서 탄력성의 접속수단에 의하여 이루어지기 때문에, 테스트에 소요되는 시간이 짧고, 간단한 삽입 과정만으로 많은 패키지를 일괄적으로 테스트할 수 있으며, 작업자의 작업 능률이 증대되는 이점(利點)이 있다.As described above, according to the structure of the present invention, since the test of the chip-on-board package is made by the elastic connecting means in the test socket of the package insert type, the time required for the test is short, and a large number of packages can be obtained by a simple insertion process. The test can be performed in a batch and the work efficiency of the operator can be increased.

Claims (5)

하부면에 형성된 복수개의 외부 접속단자를 갖는 칩 온 보드 패키지를 테스트하기 위한 테스트 소켓에 있어서,A test socket for testing a chip on board package having a plurality of external connection terminals formed on the bottom surface, 상기 테스트 소켓은, 소켓 몸체와; 상기 소켓 몸체의 일측면으로부터 상기 소켓 몸체의 타측면의 내부까지 연장되어 형성됨으로써 상기 칩 온 보드 패키지가 수평 방향으로 삽입될 수 있도록 하는 패키지 삽입구와; 상기 칩 온 보드 패키지의 외부 접속단자에 각각 대응하는 복수개의 접속 구멍이 형성되며 상기 패키지 삽입구의 아랫면을 이루는 평탄한 패키지 지지면과; 상기 접속 구멍에 각각 대응하여 상기 패키지 지지면 아래에 형성된 탄력성의 접속수단; 및 상기 탄력성의 접속수단과 연결되며 상기 소켓 몸체 밖으로 연장되어 형성된 복수개의 외부 접속핀을 포함하며,The test socket includes a socket body; A package insertion hole configured to extend from one side of the socket body to the inside of the other side of the socket body to allow the chip on board package to be inserted in a horizontal direction; A flat package support surface formed with a plurality of connection holes respectively corresponding to external connection terminals of the chip on board package and forming a bottom surface of the package insertion hole; Resilient connecting means formed below the package support surface corresponding to the connecting holes, respectively; And a plurality of external connection pins connected to the resilient connection means and extending out of the socket body. 상기 탄력성의 접속수단은, 상기 접속 구멍을 통하여 상기 패키지 지지면 상부로 일부가 돌출된 금속 볼과, 상기 금속 볼이 상기 접속 구멍 내에서 탄력적으로 출몰할 수 있고 회전이 가능하도록 상기 금속 볼과 상기 외부 접속핀 사이에 개재된 스프링으로 이루어지며, 상기 칩 온 보드 패키지가 상기 패키지 삽입구에 수평 방향으로 삽입되었을 때 상기 외부 접속단자가 상기 금속 볼에 접속되는 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓.The resilient connecting means may include a metal ball partially protruding from the connection hole through the connection hole, the metal ball and the metal ball so as to be resilient in the connection hole and to be rotatable. It is made of a spring interposed between the external connection pin, the insertion test of the chip-on-board package, characterized in that the external connection terminal is connected to the metal ball when the chip-on-board package is inserted into the package insertion hole in the horizontal direction socket. 제 1 항에 있어서, 상기 금속 볼의 지름이 상기 패키지 지지면의 접속 구멍보다 큰 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓.The test socket of claim 1, wherein a diameter of the metal ball is larger than a connection hole of the package support surface. 제 2 항에 있어서, 상기 금속 볼의 지름이 1㎜이고 상기 패키지 지지면의 접속 구멍의 지름이 0.8㎜인 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓.3. The plug-in test socket of a chip on board package according to claim 2, wherein the diameter of the metal ball is 1 mm and the diameter of the connection hole of the package support surface is 0.8 mm. 제 1 항에 있어서, 상기 스프링이 전도체 금속에 결합되어 외부 접속핀과 연결되는 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓.The plug-in test socket of claim 1, wherein the spring is coupled to a conductive metal and connected to an external connection pin. 제 1 항에 있어서, 상기 접속 구멍이 상기 패키지 지지면의 양쪽 가장자리에 각각 4개씩 8개를 한 묶음으로 하여 복수개의 묶음이 형성되는 것을 특징으로 하는 칩 온 보드 패키지의 삽입형 테스트 소켓.2. The plug-in test socket of a chip on board package according to claim 1, wherein a plurality of bundles are formed by forming eight bundles of four connecting holes at both edges of the package support surface.
KR1019960034929A 1996-08-22 1996-08-22 Test Socket For Chip On Board Package KR100216499B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034929A KR100216499B1 (en) 1996-08-22 1996-08-22 Test Socket For Chip On Board Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034929A KR100216499B1 (en) 1996-08-22 1996-08-22 Test Socket For Chip On Board Package

Publications (2)

Publication Number Publication Date
KR19980015559A KR19980015559A (en) 1998-05-25
KR100216499B1 true KR100216499B1 (en) 1999-08-16

Family

ID=19470433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034929A KR100216499B1 (en) 1996-08-22 1996-08-22 Test Socket For Chip On Board Package

Country Status (1)

Country Link
KR (1) KR100216499B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590477B1 (en) * 2004-12-22 2006-06-19 삼성전자주식회사 Interface between memory module and motherboard edge, and related structure of memory module
KR100792146B1 (en) * 2006-11-13 2008-01-04 앰코 테크놀로지 코리아 주식회사 Semicouductor package
KR100868635B1 (en) * 2007-05-16 2008-11-12 주식회사 동부하이텍 Test apparatus of semiconductor device

Also Published As

Publication number Publication date
KR19980015559A (en) 1998-05-25

Similar Documents

Publication Publication Date Title
US5334857A (en) Semiconductor device with test-only contacts and method for making the same
US7307848B2 (en) Memory card with raised portion
US6407566B1 (en) Test module for multi-chip module simulation testing of integrated circuit packages
US7864540B2 (en) Peripheral card with sloped edges
US7045889B2 (en) Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US4975763A (en) Edge-mounted, surface-mount package for semiconductor integrated circuit devices
KR100272737B1 (en) reel printed circuit board and chip on board packages using the reel printed circuit board
IE53953B1 (en) Packages for enclosing semiconductor elements
US6672882B2 (en) Socket structure for grid array (GA) packages
KR100216499B1 (en) Test Socket For Chip On Board Package
EP0221496A2 (en) Integrated circuit package
JP3379920B2 (en) Socket for IC
KR100386636B1 (en) PCB Manufacture Method for Semiconductor Package
JPH0917902A (en) Wiring circuit board for mounting chip-type semiconductor device and manufacture thereof
EP1055193B1 (en) Data carrier with chip and fully enclosed connection means
JPH05275838A (en) Module for electronic device
KR100210708B1 (en) Chip on board package
KR200231862Y1 (en) Semiconductor package
KR100246317B1 (en) Semiconductor package
JPH06338366A (en) Two-piece connector
KR100442054B1 (en) Socket For Testing Ball Grid Array Type Semiconductor Package
WO1984002051A1 (en) Electronic circuit chip connection assembly and method
KR20030046933A (en) Stack package
JPH0645510A (en) Storage device
JPH07106383A (en) Connection device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee