[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100209995B1 - 박막 트랜지스터형 액정표시장치 및 그 제조방법 - Google Patents

박막 트랜지스터형 액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100209995B1
KR100209995B1 KR1019950033941A KR19950033941A KR100209995B1 KR 100209995 B1 KR100209995 B1 KR 100209995B1 KR 1019950033941 A KR1019950033941 A KR 1019950033941A KR 19950033941 A KR19950033941 A KR 19950033941A KR 100209995 B1 KR100209995 B1 KR 100209995B1
Authority
KR
South Korea
Prior art keywords
data signal
signal line
input pad
common
signal input
Prior art date
Application number
KR1019950033941A
Other languages
English (en)
Other versions
KR960011495A (ko
Inventor
다께야 시미즈
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960011495A publication Critical patent/KR960011495A/ko
Application granted granted Critical
Publication of KR100209995B1 publication Critical patent/KR100209995B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터형 액정표시장치는 다수의 구동 신호선 (Xi) 과, 다수의 데이타 신호선 (Yj) 과, 구동 신호선의 하나와 데이타 신호선의 하나에 각각 접속된 다수의 화소와, 구동 신호선에 접속된 공통 구동 신호선 (C1) 과, 데이타 신호선에 접속된 공통 데이타 신호선 (C2) 과, 구동 신호선과 공통 구동 신호선의 사이에 접속된 다수의 제1저항기 (RX1, RX2…) 와, 데이타 신호선과 공통 데이타 신호선의 사이에 접속된 다수의 제2저항기 (RY1, RY2…) 를 구비하고 있다.

Description

박막 트랜지스터형 액정표시장치 및 그 제조방법
제1도는 종래의 능동 매트릭스형 LCD 장치를 나타내는 회로도.
제2도는 본 발명에 의한 능동 매트릭스형 LCD 장치의 실시예를 나타내는 회로도.
제3a, 4a, 5a, 6a, 7a도는 제2도의 장치의 제조공정을 설명하는 평면도.
제3b, 4b, 5b, 6b, 7b도는 제2도의 장치의 제조공정을 설명하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리 기판 2 : Cr 층
3 : 게이트 절연층 4 : N+형 무정형 실리콘층
6 : 홀
본 발명은 정전 파괴를 방지하는 박막 트랜지스터 (thin film transistor: 이하 TFT라 한다) 형 액정표시 (이하 LCD라 한다)장치에 관한 것이다.
능동 매트릭스형 LCD 장치는 얇아 다양한 표시장치에 이용할 수 있다. 이 능동 매트릭스형 LCD 장치에 있어서, 각각의 화소전극이 독립적으로 구동하기 때문에 충격계수의 감소에 기초하여 콘트라스트가 감소하지 않으며, 또한 선의 갯수를 증가시키기 위해 표시성능을 증가시켜도 시야각 (angle of visibility) 이 감소하지 않는다.
종래의 능동 매트릭스형 LCD 장치에 있어서, X방향을 따라 다수의 구동 신호선과, Y 방향을 따라 다수의 데이터 신호선과, 구동 신호선의 하나와 데이터 신호선의 하나에 각각 접속된 다수의 화소가 설치된다. 이 경우, 각각의 화소는 TFT와 투명 화소 전극에 의해 형성된다.
TFT 는 MOS 트랜지스터이므로, 정전기에 의해 게이트 절연층이 파괴될 수도 있다.
게이트 절연층이 정전기에 의해 파괴되는 것을 방지하기 위해 구동 신호선은 공통 구동 신호선에 접속되고 데이터 신호선은 공통 데이터 신호선에 접속되어 있다. 공통 구동 신호선과 공통 데이터 신호선은 접지되어 있다. 이것은 뒤에 상세히 설명한다.
그러나 상기 설명한 종래의 능동 매트릭스형 LCD 장치는 성능이 정상인지를 조사하기 위하여 각각의 화소를 검사하는 것이 불가능하다. 예를 들어, 그러한 검사는 하나의 구동신호선에 접속된 TFT를 턴온시키도록 그 구동 신호선에 전압이 인가되고, 동시에 하나의 화소에 데이터를 입력하기 위하여 하나의 데이터 신호선에 전압이 인가된다. 소정의 시간이 지난 후에, 그 구동 신호선에 접속된 TFT를 턴온시키도록 다시 그 구동 신호선에 전압이 인가되어 화소를 판독한다. 그러나, 이 경우, 모든 구동 신호선이 공통 구동 신호선에 접속되어 있고, 모든 데이터 신호선이 공통 데이터 신호선에 접속되어 있으므로, 하나의 구동 신호선에 인가된 전압이 다른 구동 신호선에도 인가되어, 하나의 구동 신호선에 접속된 TFT 만 턴온되는 것이 불가능하고 하나의 데이터 신호선으로부터만 데이터를 판독할 수 없다. 그러므로, 불량한 화소가 존재하는 것을 검출할 수 없다.
본 발명의 목적은 TFT 의 정전기에 의한 파괴를 방지하는 공통 구동 신호선과 공통 데이터 신호선을 갖는 LCD 장치의 각각의 화소를 검사할 수 있게 하는 것이다.
본 발명에 의하면, 박막 트랜지스터형 LCD 장치는 다수의 구동 신호선과, 다수의 데이터 신호선과, 구동 신호선의 하나와 데이터 신호선의 하나에 각각 접속된 다수의 화소와, 구동 신호선에 접속된 공통 구동 신호선과, 데이터 신호선에 접속된 공통 데이터 신호선과, 공통 구동 신호선과 구동 신호선 사이에 접속된 다수의 제1저항기와, 상기 공통 데이터 신호선과 데이터 신호선 사이에 접속된 다수의 제2저항기를 구비하고 있다. 하나의 화소를 검사하기 위하여, 하나의 구동 신호선에 전압이 인가되면, 이 전압은 제1저항기에 의해 감소하여 다른 구동 신호선에 인가되지 않는다. 마찬가지로, 하나의 데이터 신호선에 전압이 인가되면, 이 전압은 제2저항기에 의해 감소하여 다른 데이터 신호선에 인가되지 않는다.
다음은 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
바람직한 실시예를 설명하기 전에 제1도를 참조하여 종래의 능동 매트릭스형 LCD 장치를 설명한다.
제1도에 있어서, 참조 부호 (X1, X2…) 는 X 방향을 따라 배열된 구동 신호선이고, 참조 부호 (Y1, Y2…) 는 Y 방향을 따라 배열된 데이터 신호선이다. 구동 신호선 (X1, X2…) 과 데이터 신호선 (Y1, Y2…) 사이의 교차부에 다수의 TFT (Q11, Q12…) 가 설치되어 있다. 즉, TFT (Qij) (i, j = 1, 2,…) 는 구동 신호선 (X1, X2…) 의 하나와 접속된 게이트 전극과, 데이터 신호선 (Y1, Y2…) 의 하나와 접속된 드레인 전극과, 투명 화소 전극 (Eij) 에 접속된 소오스 전극을 가지고 있다.
구동 신호 입력 패드 (PX1, PX2…) 는 구동 신호선 (X1, X2…) 의 제1측에 설치되고, 구동 신호 측정 패드 (PX1', PX2' …) 는 구동 신호선 (X1, X2…) 의 제2측에 설치되어 있다. 그러므로, 탐침을 이용하여 하나의 구동 신호 입력 패드와 그에 대응하는 구동 신호 측정 패드 사이의 저항을 측정하므로써 하나의 구동 신호선의 단락 상태 또는 차단 상태를 검출할 수 있다.
마찬가지로, 데이터 신호 입력 패드 (PY1, PY2…) 는 데이터 신호선 (Y1, Y2…) 의 제1측에 설치되고, 데이터 신호 측정 패드 (PY1', PY2' …) 는 데이터 신호선 (Y1, Y2…) 의 제2측에 설치되어 있다. 그러므로, 탐침을 이용하여 하나의 데이터 신호 입력 패드와 그에 대응하는 데이터 신호 측정 패드 사이의 저항을 측정하므로써 하나의 데이터 신호선의 단락 상태 또는 차단 상태를 검출할 수 있다.
구동 신호선 (X1, X2…) 은 접지 패드 (PG1) 에 접속된 공통 구동 신호선 (C1) 에 접속되어 있다. 마찬가지로, 데이터 신호선 (Y1, Y2…) 은 접지 패드 (PG2) 에 접속된 공통 데이터 신호선 (C2) 에 접속되어 있다. 그러므로, 제1도의 장치를 제조하는 동안에 접지 패드 (PG1, PG2) 가 접지되면, TFT (Qij) 의 게이트 절연층의 정전 파괴를 방지 할 수 있다.
제1도의 장치에 있어서, E11과 같은 화소 전극의 성능을 검사하기 위해 구동 신호 입력 패드 (PX1) 로부터 구동 신호선 (X1) 에 제1전압이 인가되고 데이터 신호 입력 패드 (PY1) 로부터 데이터 신호선 (Y1) 에 제2전압이 인가되어 화소 전극 (E11) 에 데이터가 기입되면, 제1전압은 공통 구동 신호선 (C1) 을 경유하여 다른 구동 신호선 (X2, X3…) 에 인가되고, 제2전압은 공통 데이터 신호선 (C2) 을 경유하여 다른 데이터 신호선 (Y2, Y3…) 에 인가된다. 반대로, 구동 신호 입력 패드 (PX1) 로부터 구동 신호선 (X1) 에 전압이 인가되고 데이터 신호 입력 패드 (PY1) 로부터 데이터 신호선 (Y1) 을 경유하여 전압이 인가되어 화소 전극 (E11) 의 데이터를 판독하면, 전압이 공통 구동 신호선 (C1) 을 경유하여 다른 구동 신호선 (X2, X3…) 에 인가되어 데이터 신호 입력 패드 (PY1) 의 고유의 전압을 얻을 수 없다. 그러므로, 불량한 화소를 검출할 수 없다.
본 발명의 실시예를 나타내는 제2도에 있어서, 저항기 (RX1, RX2…) 는 공통 구동 신호선 (C1) 과 구동 신호 입력 패드 (PX1, PX2…) 사이에 삽입되고, 저항기 (RY1, RY2…) 는 공통 데이터 신호선 (C2) 과 구동 신호 입력 패드 (PY1, PY2…) 사이에 삽입된다. 저항기 (RX1, RX2…) 와 저항기 (RY1, RY2…) 의 값은 임의로 결정할 수 있지만, 수 ㏀ 에서 수백 ㏀ 이 바람직하다.
제2도의 장치에 있어서, E11과 같은 화소 전극의 성능을 검사하기 위해서 구동 신호 입력 패드 (PX1) 로부터 구동 신호선 (X1) 에 제1전압이 인가되고 데이터 신호 입력 패드 (PY1) 로부터 데이터 신호선 (Y1) 에 제2전압이 인가되어 화소 전극 (E11) 에 데이터가 기입되면, 제1전압은 저항기 (RX1, RX2…) 에 의해 감소되어 다른 구동 신호선 (X2, X3…) 에 거의 인가되지 않고, 제2전압은 저항기 (RY1, RY2…) 에 의해 감소되어 다른 데이터 신호선 (Y2, Y3…) 에 거의 인가되지 않는다. 반대로, 구동 신호 입력 패드 (PX1) 로부터 구동 신호선 (X1) 에 전압이 인가되고 데이터 신호 입력 패드 (PY1) 로부터 데이터 신호선 (Y1) 에 전압이 인가되어 화소 전극 (E11) 의 데이터를 판독하면, 전압은 저항기 (RX2, RX3…) 에 의해 감소되어 다른 구동 신호선 (X2, X3…) 에 거의 인가되지 않고, 데이터 신호 입력 패드 (PY1) 의 전압은 저항기 (RY2, RY3…) 에 의해 다른 데이터 신호 입력 패드 (PY2, PY3…) 의 전압에 의한 영향을 거의 받지 않는다. 그러므로, 데이터 신호 입력 패드 (PY1) 의 고유의 신호를 얻을 수 있어 불량한 화소를 검출할 수 있다.
제2도의 장치의 제조공정은 제3a, 3b, 4a, 4b, 5a, 5b, 6a, 6b, 7a, 7b도를 참조하여 다음에 설명한다. 제3a, 4a, 5a, 6a, 7a도는 제2도의 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)), 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj)), 저항기 (RXi) (저항기 (PYj))를 나타내는 평면도이고, 제3b, 4b, 5b, 6b, 7b도는 제2도의 TFT (Qij)와 투명 화소 전극 (Eij) 에 의해 형성된 하나의 화소를 나타내는 단면도이다.
먼저, 제3a, 3b도에 의하면, Cr 층 (2) 이 스퍼터링공정에 의해 유리 기판 (1) 위에 피복되고 포토리소그래피 (photolithography) 와 습식가공에 의해 패터닝되어 TFT (Qij) 의 게이트 전극 (G) 뿐만 아니라 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 과 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드(PYj)) 를 형성한다. 이 상태에서, 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 이 연결부 (2(L)) 에 의해 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj)) 에 전기적으로 접속되어 있다.
다음으로, 제4a, 4b도에 의하면, 플라즈마 화학 기상 증착(CVD) 법에 의해 실리콘 질화물이 증착되고 포토리소그래피와 습식가공에 의해 패터닝되어 TFT (Qij) 의 게이트 절연층 (3) 을 형성한다. 그 후, N+형 비결정질 실리콘층 (4) 이 플라즈마 CVD 법에 의해 형성되고 패터닝되어 TFT (Qij) 의 능동 반도체층 (4(A)) 뿐만 아니라 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 과 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드(PYj)) 사이에 아일랜드 (4(I)) 가 형성된다.
다음으로, 제5a, 5b도에 의하면, Cr 층 (2) 이 스퍼터링공정에 의해 증착되고 포토리소그래피와 습식가공에 의해 패터닝되어 TFT (Qij) 의 소오스 전극 (S) 과 드레인 전극 (D) 뿐만 아니라 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 과 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj)) 를 형성한다. 이 상태에서, 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 이 아일랜드 (4(I)) 에 의해 결합된 2개의 연결부 (5(L)) 에 의해 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj))에 전기적으로 접속되어 있다.
동시에, 연결부 (2(L)) 가 에칭되어 홀 (6) 을 형성하므로써 연결부 (2(L)) 는 전기적으로 차단된다.
다음으로, 제6a, 6b도에 의하면, 능동 반도체층 (4(A)) 과 아일랜드 (4(I)) 는 Cr 층 (5(S), 5(D), 5(L)) 의 마스크를 사용하여 부분적으로 에칭되어 능동 반도체층 (4(A)) 과 아일랜드 (4(I)) 의 저항을 증가시킨다.
마지막으로, 제7a, 7b도에 의하면, CVD 법에 의해 절연층 (7)이 형성되고 포토리소그래피에 의해 패터닝되어 소오스 전극 (S) 과 드레인 전극 (D) 을 덮는다. 그 후에, 산화인듐주석 (ITO) 층 (8) 은 스퍼터링가공에 의해 증착되고 포토리소그래피와 습식가공에 의해 패터닝되어 화소 전극 (Eij) 뿐만 아니라 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 과 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj)) 를 형성한다. 이 상태에서, 공통 구동 신호선 (C1) (공통 데이터 신호선 (C2)) 이 연결부 (8(L)) 에 의해 구동 신호 입력 패드 (PXi) (데이터 신호 입력 패드 (PYj)) 에 전기적으로 접속되어 있다. 연결부 (8(L)) 는 지그재그로 되어 바람직한 저항을 얻을 수 있다.
아일랜드 (4(I)) 의 저항이 비교적 크기 때문에 각각의 저항기(RX1, RX2…, RY1, RY2…) 는 화소 전극 (Eij) 과 같은 재료로 만들어진 연결부 (8(L)) 에 의해 결정된다.
상기 설명한 바와 같이, 본 발명에 의하면, TFT 의 정전 파괴를 방지하기 위하여 구동 신호선에 접속된 공통 구동 신호선과 데이터 신호선에 접속된 공통 데이터 신호선을 가지는 능동 매트릭스형 LCD 장치에 있어서, 저항기가 공통 구동 신호선과 구동 신호선 사이와 공통 데이터 신호선과 데이터 신호선 사이에 삽입되어 있기 때문에 각각의 화소를 검사할 수 있다.

Claims (8)

  1. 다수의 구동 신호선 (Xi) 과, 다수의 데이터 신호선 (Yj) 과, 상기 구동 신호선의 하나와 상기 데이터 신호선의 하나에 각각 접속된 다수의 화소 (Pij) 와, 상기 구동 신호선에 접속된 공통 구동 신호선 (C1) 과, 상기 데이터 신호선에 접속된 공통 데이터 신호선 (C2) 과, 상기 구동 신호선의 각각의 하나와 상기 공통 구동 신호선의 사이에 각각 접속된 다수의 제1저항기 (RX1, RX2…) 와, 상기 데이터 신호선의 각각의 하나와 상기 공통 데이터 신호선의 사이에 각각 접속된 다수의 제2저항기 (RY1, RY2…) 와, 상기 구동 신호선의 하나와 상기 제1저항기의 하나 사이에 각각 접속된 다수의 구동 신호 입력 패드 (PX1, PX2…) 와, 상기 데이터 신호선의 하나와 상기 제2저항기의 하나 사이에 각각 접속된 다수의 데이터 신호 입력 패드 (PY1, PY2…) 를 구비하며, 상기 화소의 각각은 화소 전극 (Eij) 을 구비하고, 상기 화소 전극, 제1저항기, 및 제2저항기는 동일 재료로 형성되는 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  2. 제1항에 있어서, 상기 동일 재료는 산화인듐주석(ITO) 인 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  3. 제1항에 있어서, 상기 공통 구동 신호선에 접속된 제1접지 패드 (PG1) 와, 상기 공통 데이터 신호선에 접속된 제2접지 패드 (PG2) 를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  4. 제1항에 있어서, 상기 제1 과 제2저항기의 각각은 지그재그로 되어 있는 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  5. 투명 절연 기판 (1) 과, 상기 투명 절연 기판 위에 형성되어, 구동 신호 입력 패드와, 공통 구동 신호선과, 데이터 신호 입력 패드와, 공통 데이터 신호선과, 화소의 박막 트랜지스터의 게이트 전극을 정의하는 제1도전층 (2) 과, 상기 게이트 전극 위에 형성된 제1절연층 (3) 과, 상기 제1절연층 위에 형성되어, 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이의 제1아일랜드와, 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선 사이의 제2아일랜드와, 상기 박막 트랜지스터의 능동층을 정의하는 반도체층 (4) 과, 상기 제1도전층과 상기 반도체층 위에 형성되어, 상기 구동 신호 입력 패드와, 상기 제1아일랜드를 경유하여 상기 구동 신호 입력 패드에 접속된 상기 공통 구동 신호선과, 상기 데이터 신호 입력 패드와, 상기 제2아일랜드를 경유하여 상기 데이터 신호 입력 패드에 접속된 상기 공통 데이터 신호선과, 상기 박막 트랜지스터의 소오스 전극과 드레인 전극을 정의하는 제2도전층 (5) 과, 상기 능동층과, 상기 소오스 전극과, 상기 드레인 전극 위에 형성된 제2절연층 (7) 과, 상기 제2도전층과 상기 투명 절연 기판 위에 형성되어, 상기 구동 신호 입력 패드와, 상기 구동 신호 입력 패드에 접속된 상기 공통 구동 신호선과, 상기 데이터 신호 입력 패드와, 상기 데이터 신호 입력 패드에 접속된 상기 공통 데이터 신호선과, 상기 화소의 화소 전극을 정의하는 제3도전층 (8) 을 구비하는 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  6. 제5항에 있어서, 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이와 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선 사이의 상기 제3도전층은 지그재그로 되어 있는 것을 특징으로 하는 박막 트랜지스터형 액정표시장치.
  7. 다수의 구동 신호선 (Xi) 과, 다수의 데이터 신호선 (Yj) 과, 박막 트랜지스터 (Qij) 에 의해 형성된 다수의 화소와, 상기 구동 신호선과 상기 데이터 신호선 사이의 교차점의 화소 전극 (Eij) 을 구비하는 박막 트랜지스터형 액정표시장치의 제조방법에 있어서, 상기 유리 절연 기판 (1) 위에 제1도전층 (2) 을 형성하는 단계로서, 상기 제1도전층이 상기 구동 신호선에 접속된 구동 신호 입력 패드 (PXi) 와, 상기 구동 신호선에 접속된 공통 구동 신호선 (C1) 과, 상기 데이터 신호선에 접속된 데이터 신호 입력 패드 (PYj) 와, 상기 데이터 신호선에 접속된 공통 데이터 신호선 (C2) 과, 상기 박막 트랜지스터의 게이트 전극 (G) 을 정의하는, 단계와, 상기 제1도전층 위에 반도체층 (4) 을 형성하는 단계로서, 상기 반도체층이 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이의 제1아일랜드 (4(I)) 와, 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선 사이의 제2아일랜드와, 상기 박막 트랜지스터의 능동층 (4(A)) 을 정의하는, 단계와, 상기 제1도전층과 상기 반도체층 위에 제2도전층 (5) 을 형성하는 단계로서, 상기 제2도전층은 상기 제1아일랜드를 경유하여 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이를 연결하는 연결부 (5(L)) 와, 제2아일랜드를 경유하여 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선을 연결하는 연결부와, 상기 박막 트랜지스터의 소오스 전극과 드레인 전극을 정의하는, 단계와, 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이의 제1도전층의 연결부와 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선 사이의 연결부를 제거하는 단계와, 상기 제1과 제2아일랜드의 저항을 증가시키고 상기 능동층이 채널영역으로 변환하도록 상기 반도체층을 부분적으로 제거하는 단계와, 상기 제2도전층과 상기 투명 절연 기판 위에 제3도전층 (8) 을 형성하는 단계로서, 상기 제3도전층은 상기 구동 신호 입력 패드와 상기 공통 구동 신호선 사이의 연결부 (8(L)) 와, 상기 데이터 신호 입력 패드와 상기 공통 데이터 신호선 사이의 연결부와, 상기 화소 전극을 정의하는, 단계를 구비하는 것을 특징으로 박막 트랜지스터형 액정표시장치의 제조방법.
  8. 제7항에 있어서, 상기 제3도전층의 상기 연결부가 지그재그인 것을 특징으로 하는 박막 트랜지스터형 액정표시장치의 제조방법.
KR1019950033941A 1994-09-30 1995-09-30 박막 트랜지스터형 액정표시장치 및 그 제조방법 KR100209995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-261375 1994-09-30
JP26137594A JP2715936B2 (ja) 1994-09-30 1994-09-30 薄膜トランジスタ型液晶表示装置とその製造方法

Publications (2)

Publication Number Publication Date
KR960011495A KR960011495A (ko) 1996-04-20
KR100209995B1 true KR100209995B1 (ko) 1999-07-15

Family

ID=17360977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033941A KR100209995B1 (ko) 1994-09-30 1995-09-30 박막 트랜지스터형 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5652632A (ko)
JP (1) JP2715936B2 (ko)
KR (1) KR100209995B1 (ko)
TW (1) TW446833B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR100326356B1 (ko) * 1995-08-07 2002-06-20 가나이 쓰도무 정전기대책에 적합한 액티브매트릭스방식의 액정표시장치
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JPH10268794A (ja) 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JPH10288950A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 液晶表示装置
JPH1139898A (ja) * 1997-07-14 1999-02-12 Mitsubishi Electric Corp 半導体装置
JP3667548B2 (ja) 1998-03-27 2005-07-06 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びその検査方法
TW538266B (en) * 1999-04-02 2003-06-21 Matsushita Electric Ind Co Ltd Active matrix array substrate and its manufacturing method
JP3868687B2 (ja) * 1999-12-10 2007-01-17 株式会社アドバンスト・ディスプレイ 表示装置用基板の製造方法
KR100658526B1 (ko) * 2000-08-08 2006-12-15 엘지.필립스 엘시디 주식회사 액정 표시장치의 정전 손상 보호장치
KR100494685B1 (ko) * 2000-12-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 패널내 배선의 결함 테스트 방법
JP2003140181A (ja) * 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
KR100884992B1 (ko) * 2002-04-20 2009-02-20 엘지디스플레이 주식회사 액정표시장치
KR100443837B1 (ko) * 2002-09-07 2004-08-11 엘지.필립스 엘시디 주식회사 액정표시소자
JP3794368B2 (ja) 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置
TWI267988B (en) * 2005-08-31 2006-12-01 Chunghwa Picture Tubes Ltd Thin film transistor array, electrostatic discharge protective device thereof, and methods for fabricating the same
US7470942B2 (en) * 2005-09-07 2008-12-30 Chunghwa Picture Tube., Ltd. Thin film transistor array and electrostatic discharge protective device thereof
TWI276878B (en) * 2006-03-02 2007-03-21 Au Optronics Corp Display panel capable of reducing mismatching RC effect during signal transmission and method of manufacturing the same
KR20080108830A (ko) * 2007-06-11 2008-12-16 삼성전자주식회사 표시 기판 및 이를 포함하는 액정 표시 장치
TW200937069A (en) * 2008-02-25 2009-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
TWI403937B (zh) * 2010-06-03 2013-08-01 Au Optronics Corp 觸控顯示器及其觸控顯示基板
CN103163670B (zh) * 2011-12-19 2016-03-02 上海中航光电子有限公司 一种液晶显示装置的检测开关
JP6168927B2 (ja) 2013-09-05 2017-07-26 株式会社ジャパンディスプレイ 表示装置
JP6022118B2 (ja) 2014-04-30 2016-11-09 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
EP3260911B1 (en) * 2015-03-18 2020-04-01 Toppan Printing Co., Ltd. Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array
JP2017181574A (ja) * 2016-03-28 2017-10-05 株式会社ジャパンディスプレイ 表示装置
CN109212849B (zh) * 2017-07-03 2020-11-03 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
JP7375439B2 (ja) * 2019-10-07 2023-11-08 セイコーエプソン株式会社 電気光学装置、および電子機器
EP4113611A4 (en) * 2020-02-27 2023-04-19 BOE Technology Group Co., Ltd. MAIN BOARD AND METHOD OF MANUFACTURE THEREOF

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266231A (ja) * 1985-09-19 1987-03-25 Seiko Epson Corp 液晶表示素子
JPH01101646A (ja) * 1987-10-15 1989-04-19 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示装置の製造方法
JPH02198424A (ja) * 1989-01-27 1990-08-06 Seiko Epson Corp アクティブマトリクス基板
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
US5179345A (en) * 1989-12-13 1993-01-12 International Business Machines Corporation Method and apparatus for analog testing
US5220443A (en) * 1991-04-29 1993-06-15 Nec Corporation Matrix wiring substrate and active matrix display having non-linear resistance elements for electrostatic discharge protection
DE69319760T2 (de) * 1992-02-21 1999-02-11 International Business Machines Corp., Armonk, N.Y. Flüssigkristallanzeigevorrichtung
US5233448A (en) * 1992-05-04 1993-08-03 Industrial Technology Research Institute Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
KR100228520B1 (ko) * 1992-08-13 1999-11-01 가시오 가즈오 박막트렌지스터 어레이 및 박막트렌지스터 어레이를 이용한 액정표시장치
JPH06186590A (ja) * 1992-12-21 1994-07-08 Sharp Corp アクティブマトリクス型液晶表示パネル
JP3162526B2 (ja) * 1993-01-28 2001-05-08 株式会社東芝 アクティブマトリクス型液晶表示素子の製造方法

Also Published As

Publication number Publication date
TW446833B (en) 2001-07-21
US5652632A (en) 1997-07-29
KR960011495A (ko) 1996-04-20
JP2715936B2 (ja) 1998-02-18
JPH08101397A (ja) 1996-04-16

Similar Documents

Publication Publication Date Title
KR100209995B1 (ko) 박막 트랜지스터형 액정표시장치 및 그 제조방법
US5909035A (en) Thin film transistor array having a static electricity preventing circuit
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US6175394B1 (en) Capacitively coupled field effect transistors for electrostatic discharge protection in flat panel displays
US7732266B2 (en) Thin film array panel and manufacturing method thereof
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US5945256A (en) Exposing methods in photolithography used for manufacturing a liquid crystal display
US20040051836A1 (en) Substrate for a display device, liquid crystal display device and method of manufacturing the same
US6472256B1 (en) Method of manufacturing a thin-film transistor with a short-circuiting pattern
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
JP3357699B2 (ja) 液晶表示装置
US6636279B2 (en) Display device and method of manufacturing the same
JP4385691B2 (ja) 表示パネルの静電気保護構造及び液晶表示パネル
US6842199B2 (en) Array substrate for liquid crystal display device and the fabrication method of the same
US7799621B2 (en) Method of manufacturing thin film transistor array substrate and display device
KR100316493B1 (ko) 액티브매트릭스액정표시장치
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
US6133968A (en) Liquid crystal display panel
JP3491080B2 (ja) 液晶表示装置のマトリクス型アレイ基板およびその製法
KR100493380B1 (ko) 액정표시장치의 제조방법
JPH0792448A (ja) 液晶表示装置の入力保護回路
JP3555866B2 (ja) 液晶表示装置とその製造方法
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
JP4630432B2 (ja) 光電変換装置
KR100520824B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 16