KR0121648Y1 - Mold die without a gate - Google Patents
Mold die without a gateInfo
- Publication number
- KR0121648Y1 KR0121648Y1 KR2019910023207U KR910023207U KR0121648Y1 KR 0121648 Y1 KR0121648 Y1 KR 0121648Y1 KR 2019910023207 U KR2019910023207 U KR 2019910023207U KR 910023207 U KR910023207 U KR 910023207U KR 0121648 Y1 KR0121648 Y1 KR 0121648Y1
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- gate
- runner
- block
- die
- Prior art date
Links
- 238000009434 installation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 238000000465 moulding Methods 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
본 고안은 런너와 캐비터를 연결하는 통로인 게이트를 설치하는 대신 그 부위에 이젝트 핀을 설치하여 이젝트 핀의 기능과 게이트 기능을 동시에 수행할 수 있도록한 것으로서, 이에 따라 캐비티에 대응하는 이젝트 핀의 수가 감소하여 패케이지 성형후 남게되는 이젝트 핀의 자국을 줄임으로서 마킹공정시 마킹면적의 여유를 얻을 수 있다.The present invention is to install an eject pin at the site instead of installing a gate that connects the runner and the cavity so that the function of the eject pin and the gate function can be performed at the same time. By reducing the number and reducing the traces of the eject pin remaining after the package is formed, the marking area can be obtained during the marking process.
Description
제1a도는 일반적인 하형 몰드다이의 부분평면도.Figure 1a is a partial plan view of a typical lower mold die.
제1b도는 제1a도의 A-A선을 따라 절취한 상태의 단면도.FIG. 1B is a cross-sectional view taken along the line A-A of FIG. 1A.
제2도는 본 고안의 부분단면도.2 is a partial cross-sectional view of the present invention.
제3a도는 본 고안의 클램핑전 상태의 부분단면도.Figure 3a is a partial cross-sectional view of the pre-clamping state of the present invention.
제3b도는 본 고안의 클램핑후 상태의 부분단면도.Figure 3b is a partial cross-sectional view of the post-clamping state of the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10:런너블록 10A:런너10: Runner block 10A: Runner
10B:런너블록 게이트 20:캐비티 블록10B: Runner Block Gate 20: Cavity Block
20A:캐비티 30,30A:이젝트 핀20A: Cavity 30,30A: Eject Pins
50:공간(space)50: space
본 고안은 반도체 몰드다이에 관한 것으로서, 특히 게이트를 구성하지 않은 몰드다이에 관한 것이다.The present invention relates to a semiconductor mold die, and more particularly to a mold die that does not constitute a gate.
몰드다이는 다이부착 및 와이어 본딩(Die attach and Wire Bonding)이 완료된 리드프레임을 성형(Encapsulation)할 때 쓰이는 장치로서, 하형다이와 상형다이로 구분된다.The mold die is an apparatus used for encapsulation of a lead frame in which die attach and wire bonding is completed, and is classified into a lower die and an upper die.
상,하형다이는 체이스블록(Chase Block)에 일체화된 런너블록(Runner Block)과 그 양측의 캐비의 블록(Cavity Block)으로 각각 이루어진다.The upper and lower dies each include a runner block integrated with a chase block and a cavity block on both sides thereof.
상세히 설명하면, 제1A도는 일반적인 몰드다이중 하형다이의 일부평면도, 제1B도는 제1A도의 A-A선을 따라 절취한 상태의 단면도로서, 런너블록(1)을 중심으로 그 양측에 캐비티 블록(2)이 위치하며, 각 캐비티 블록(2) 표면에는 일정깊이의 캐비티(2A)가 구성된다.In detail, FIG. 1A is a partial plan view of a lower die among general mold dies, and FIG. 1B is a cross-sectional view taken along line AA of FIG. 1A, and the cavity block 2 is disposed on both sides of the runner block 1. In this position, the cavity 2A having a predetermined depth is formed on the surface of each cavity block 2.
런너블록(1) 표면에 소정깊이로 형성된 런너(1A)는 각 캐비티 블록(2) 런너블록(1)에 걸쳐 형성된 게이트(1B, 2B)에 의하여 각 캐비티(2A)와 연통한다. 몰딩컴파운드는 런너(1A), 게이트(1B, 2B)를 통하여 각 캐비티(2A)내로 주입된다.(각 게이트(1B, 2B)는 하형 다이 또는 상형다이에 선택적으로 구성된다)The runner 1A formed at a predetermined depth on the surface of the runner block 1 communicates with each cavity 2A by gates 1B and 2B formed over the runner block 1 of each cavity block 2. The molding compound is injected into each cavity 2A through the runner 1A and the gates 1B and 2B. (Each gate 1B and 2B is selectively configured on the lower die or the upper die.)
각 캐비티(2A) 저면에는 캐비티(2A)내에서 경화된 몰딩컴파운드를 쉽게 분리하기 위한 이젝트 핀(3)이 설치되어 있다.At the bottom of each cavity 2A, an eject pin 3 is provided to easily separate the molding compound cured in the cavity 2A.
이상과 같이 게이트 및 캐비티 저부의 에젝트 핀에 구성된 몰드다이의 사용할 때 발생하는 문제점을 설명하면 다음과 같다.As described above, the problem occurring when using the mold die formed in the eject pin of the gate and the cavity bottom will be described.
(가) 각 캐비티(2A) 선단과 대응하는 캐비티 블록(2) 표면상에 소정깊이고 이루어진 게이트(2B)는 반복적으로 사용함에 마모가 발생되며, 이에 따라 캐비티(2A)내로의 몰딩컴파운드의 원활한 주입이 이루어지지 않게 된다.(A) The gate 2B, which has a predetermined depth on the surface of the cavity block 2 corresponding to the tip of each cavity 2A, is repeatedly worn and thus wear occurs, thereby smoothing the molding compound into the cavity 2A. No injection is made.
이 경우 캐비티 블록(2) 전체를 교환하여야 하기 때문에 정상적인 캐비티(2A) 역시 사용할 수 없는증 경제적 손실이 발생한다.In this case, since the entire cavity block 2 needs to be replaced, an increase in economic loss occurs that the normal cavity 2A cannot be used.
(나) 캐비티(2A)내부에서 경화된 몰딩컴파운드를 쉽게 분리하기 위하여 각 캐비티(2A) 저부에 설치된 이젝트 핀(3)의 단부는 각 캐비티(2A) 저면과 수평을 이루게 된다. 경화된 몰딩컴파운드의 표면에는 이젝트 핀(3)에 의한 불균일 현상(거칠음)이 발생된다. 패케이지 표면에 제조회사, 제품특성울 표시하기 위한 마킹공정 과정에서 상술한 이유로 나타나는 패케이지 표면의 불균일함으로 인하여 마킹상태가 불량해지며, 이에 따라 패케이지 표면의 마킹면적이 제한을 받게된다.(B) In order to easily separate the hardened molding compound inside the cavity 2A, the end of the eject pin 3 provided at the bottom of each cavity 2A is flush with the bottom of each cavity 2A. Unevenness (roughness) caused by the eject pin 3 occurs on the surface of the cured molding compound. The marking state becomes poor due to the non-uniformity of the package surface appearing in the marking process for displaying the manufacturer and product characteristics on the package surface, thereby limiting the marking area of the package surface.
(다) 이를 방지하기 위하여 이젝트 핀(3)을 설치하지 않을 경우 각 캐비티(2A)내에서 경화된 몰딩컴파운드를 분리할 때 무리한 힘을 가할 수 밖에 없어 패케이지의 파손이 우려된다.(C) If the eject pin 3 is not installed in order to prevent this, excessive force may be applied to separate the hardened molding compound in each cavity 2A, which may cause damage to the package.
본 고안은 몰드다이의 구성부분중 게이트와 이젝트 핀으로 인한 상술한 여러 가지 문제점을 해결하기 위한 것으로서, 게이트를 구성하지 않고 이젝트 핀을 런너블록의 게이트부 인접부에 설치함으로서 게이트의 기능과 이젝트 핀 고유기능을 함께 수행할 수 있도록 구성한 몰드다이에 관한 것이다.The present invention is to solve the above-mentioned problems caused by the gate and the eject pins of the mold die, and by installing the eject pins adjacent to the gate portion of the runner block without forming a gate, the function of the gate and the eject pins It relates to a mold die configured to perform a unique function together.
이하, 본 고안을 첨부한 도면을 참고하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings of the present invention will be described in detail.
제1A도는 일반적인 하형 몰드다이의 부분평면도.1A is a partial plan view of a typical lower mold die.
제1B도는 제1A가 가-가선을 따라 절취한 상태의 단면도로서 명세서 서두에서 설명하였기에 중복설명은 생략한다.FIG. 1B is a cross-sectional view of FIG. 1A taken along a temporary line, and thus description thereof will not be repeated.
제2도는 본 고안의 부분 단면도로서, 성형다이와 하형다이를 함께 도시하였다.2 is a partial cross-sectional view of the present invention, showing a molding die and a lower die together.
성형다이의 런너블록(10)에는 런너(10A) 및 게이트(10B)가, 캐비티 블록(20)에는 캐비티(20A)가 구성된 각각 구성된 것은 제1A도 및 제1B도에 도시된 다이와 동일하다.A runner 10A and a gate 10B are formed in the runner block 10 of the forming die, and a cavity 20A is formed in the cavity block 20, respectively, as in the dies shown in FIGS. 1A and 1B.
본 고안의 특징은 런너블록(10)의 각 게이트(10B)와 대응하는 캐비티 블록(20)의 표면에 게이트를 구성하지 않고 이젝트 핀(30)을 설치한 것이다. 이젝트핀(30)의 하단부는 런너블록(10)의 게이트(10B)연변과 캐비티 블록(20)에 구성된 캐비티(20A) 연변에 걸치도록 형성된다. 상부 다이의 각 캐비티 블록(20)에는 1개의 이젝트 핀(30A)만이 각 캐비티(20A)와 대응되도록 설치한다.A feature of the present invention is that the eject pin 30 is provided on the surface of the cavity block 20 corresponding to each gate 10B of the runner block 10 without forming a gate. The lower end of the eject pin 30 is formed so as to span the gate 10B edge of the runner block 10 and the cavity 20A edge formed in the cavity block 20. In each cavity block 20 of the upper die, only one eject pin 30A is installed so as to correspond to each cavity 20A.
이상과 같은 본 고안의 기능을 설명하면, 제3A도는 본 고안의 상,하형다이의 클램핑전 상태의 단면도로서, 상,하형 다이의 클램핑전의 상태에서는 런너블록(10)의 런너게이트(10B) 연변에 설치한 이젝트 핀(30)저면에 상형다이의 캐비티 블록(20) 표면과 수평을 이루게 된다.When explaining the function of the present invention as described above, Figure 3A is a cross-sectional view of the upper and lower die die before the clamping state of the present invention, in the state before the upper and lower die die clamping the runner gate 10B of the runner block 10 On the bottom of the eject pin 30 installed in the upper surface of the cavity block 20 of the die die is made horizontal.
이상태에서 캐비티 블록(20)의 캐비티(20A)에 리드프레임을 안착시킨후 상형 다이를 가압하여 클램핑시키게 되면 제3B도의 상태가 된다.In this state, when the lead frame is seated in the cavity 20A of the cavity block 20 and the upper die is pressed and clamped, the state of FIG. 3B is obtained.
제3B도는 상,하형다이를 클램핑시킨후의 단면도로서, 런너블록(10)의 게이트(10B) 연변에 설치된 이젝트 핀(30A)을 제외한 상형다이를 가압하면, 상,하형다이는 서로 접촉하게 되어 상,하형다이의 캐비티 블록에 구성된 각 캐비티는 밀폐공간(40)을 형성하되, 상형다이의 캐비티(20A) 연변에 설치된 이젝트 핀(30)은 최초설칭 상태를 유지하게 된다.3B is a cross-sectional view after clamping the upper and lower dies. When the upper die is pressed except for the eject pin 30A provided at the edge of the gate 10B of the runner block 10, the upper die and the lower die are brought into contact with each other. Each cavity configured in the cavity block of the lower die forms the enclosed space 40, but the eject pin 30 installed near the cavity 20A of the upper die maintains the initial installation state.
따라서, 상형다이의 이젝트 핀(30) 설치면과 이와 대응하는 하형다이(60)간에는 소정높이의 공간(50)이 발생하되, 공간(50)의 높이는 상형다이의 이동높이와 동일하다.Accordingly, a space 50 having a predetermined height is generated between the ejection pin 30 mounting surface of the upper die and the lower die 60 corresponding thereto, and the height of the space 50 is equal to the moving height of the upper die.
즉, 상형다이는 일정길이를 하강하게 되나, 이젝트 핀(30)은 고정되어 있으므로 외형적으로 이젝트 핀(30)이 상승하는 결과가 된다.In other words, the upper die is lowered by a certain length, but because the eject pin 30 is fixed, the result is that the eject pin 30 rises.
따라서, 이젝트 핀(30)이 삽입된 상형다이 공간이 빈공간으로 형성되는 것이다.Therefore, the upper die die space into which the eject pin 30 is inserted is formed into an empty space.
이공간(50)은 런너블록(10)의 런너(10A) 연변에 형성된 게이트(10B)와 캐비티 블록(20)의 캐비티(20A)를 서로 연통시키게 되며, 따라서 런너(10A)로 주입되는 몰딩컴파운드는 런너블록(10)의 게이트(10B)와 이젝트 핀(30) 하부에 형성된 공간(50)을 통하여 캐비티(20A)내로 주입된다.This space 50 communicates the gate 10B formed near the runner 10A of the runner block 10 and the cavity 20A of the cavity block 20 with each other, thus molding compound injected into the runner 10A. Is injected into the cavity 20A through the space 50 formed under the gate 10B and the eject pin 30 of the runner block 10.
한편, 캐비티(20A) 연변에 이젝트 핀(30)이 설치되므로서 캐비티(20)상부에는 1개의 이젝트 핀(30A)만 설치하면 되므로, 몰딩공정후의 마킹공정시 패키지의 표면에 이젝트 핀에 의한 자국이 줄어들게 되어 마킹면적에 여유가 생겨 마킹공정을 수행할 수 있다.On the other hand, since the eject pin 30 is installed at the edge of the cavity 20A, only one eject pin 30A needs to be installed on the upper portion of the cavity 20, so that the marks caused by the eject pin on the surface of the package during the marking process after the molding process. This reduces the amount of space in the marking area can be carried out the marking process.
이상과 같은 본 고안은 캐비티 블록의 게이트가 형성되는 위치에 이젝트 핀을 설치함으로서 게이트의 마모되는 문제점은 해결할 수 있으며, 캐비티에 설치되는 이젝트 핀의 수가 줄어들므로서 패케이지 표면에 남게되는 자국이 줄어둘이 표면마킹공정에 여유를 줄수 있다.The present invention as described above can solve the problem of the wear of the gate by installing the eject pin in the position where the gate of the cavity block is formed, and the number of marks remaining on the package surface is reduced by reducing the number of eject pins installed in the cavity Both can afford the surface marking process.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910023207U KR0121648Y1 (en) | 1991-12-21 | 1991-12-21 | Mold die without a gate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019910023207U KR0121648Y1 (en) | 1991-12-21 | 1991-12-21 | Mold die without a gate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930016222U KR930016222U (en) | 1993-07-28 |
KR0121648Y1 true KR0121648Y1 (en) | 1998-08-17 |
Family
ID=19324999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019910023207U KR0121648Y1 (en) | 1991-12-21 | 1991-12-21 | Mold die without a gate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0121648Y1 (en) |
-
1991
- 1991-12-21 KR KR2019910023207U patent/KR0121648Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930016222U (en) | 1993-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4332537A (en) | Encapsulation mold with removable cavity plates | |
US4368168A (en) | Method for encapsulating electrical components | |
US6617786B1 (en) | Electronic device encapsulated directly on a substrate | |
KR960700875A (en) | Resin encapsulation method of semiconductor device | |
US5422314A (en) | Lead frame and production method for producing semiconductor device using the lead frame | |
US5454705A (en) | Semiconductor mold having cavity blocks with cavities on top and bottom surfaces | |
KR0121648Y1 (en) | Mold die without a gate | |
US4388265A (en) | Process and apparatus for molding plastics | |
US5304841A (en) | Lead frame | |
JPS6294312A (en) | Mold | |
JP2675417B2 (en) | Matrix frame degate method | |
JPS60151012A (en) | Injection mold | |
JP2733181B2 (en) | Resin sealing mold device for IC device | |
KR960006429B1 (en) | Package molding method of semiconductor device | |
KR0119923Y1 (en) | Injection molding mould | |
KR200150082Y1 (en) | Flunger of semiconductor mold | |
KR0119766Y1 (en) | Mold ejecting apparatus for semiconductor resin sealing | |
KR19990019364U (en) | Core Pin Installation Structure of Injection Mold | |
KR960014537B1 (en) | Molding mould | |
KR930003659Y1 (en) | Package mould | |
KR0133339Y1 (en) | Apparatus for preventing flash of boss in injection moulding | |
JPS63172623A (en) | Injection molding method for plug terminal | |
KR100206945B1 (en) | Manufacturing method of bottom lead package | |
KR100235499B1 (en) | Separable end-block and mold die using the same | |
KR100195812B1 (en) | Molding device for trim and flange of upper die |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
LAPS | Lapse due to unpaid annual fee |