[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR0174652B1 - Method and apparatus for data transmission in burst mode multiple monitoring method - Google Patents

Method and apparatus for data transmission in burst mode multiple monitoring method Download PDF

Info

Publication number
KR0174652B1
KR0174652B1 KR1019960054387A KR19960054387A KR0174652B1 KR 0174652 B1 KR0174652 B1 KR 0174652B1 KR 1019960054387 A KR1019960054387 A KR 1019960054387A KR 19960054387 A KR19960054387 A KR 19960054387A KR 0174652 B1 KR0174652 B1 KR 0174652B1
Authority
KR
South Korea
Prior art keywords
data
address
bmm
slave
memory
Prior art date
Application number
KR1019960054387A
Other languages
Korean (ko)
Other versions
KR19980035929A (en
Inventor
노영훈
김효태
박상열
Original Assignee
이재운
포스코신기술연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이재운, 포스코신기술연구조합 filed Critical 이재운
Priority to KR1019960054387A priority Critical patent/KR0174652B1/en
Publication of KR19980035929A publication Critical patent/KR19980035929A/en
Application granted granted Critical
Publication of KR0174652B1 publication Critical patent/KR0174652B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

본 발명은 데이터 전송방법 및 그 장치에 관한 것으로서, 백플레 인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31,32,33,…,3n), 어드레스래치 및 카운터(11), 어드레스먹스(12), BMM 플래그(13), 제어신호 변환기(14), 데이터 버퍼(15), 메모지(16) 및 로컬 CPU(17)로 구성되어 고속의 데이터전송, 공유가 가능하하도록 하여 대용량 플랜트제어기 및 기타 산업용 제어기기에서 다수의 프로세서 보드들 사이에 동일한 데이터를 공유하고자 할 때 보다 빠른 시간내 데이터를 전송하는 버스트모드 멀티플 모니터링(Burst Mode Multiple Monitoring) 방식의 데이터 전송방법 및 그 장치이다.The present invention relates to a data transfer method and apparatus and more particularly to a backplane bus 1 and a master board 2, a plurality of slave boards 3 1 , 3 2 , 3 3 , ... 3 n , A high-speed data transfer and sharing is possible, which is constituted by the address bus 11, the address mux 12, the BMM flag 13, the control signal converter 14, the data buffer 15, the memo pad 16 and the local CPU 17 A Burst Mode Multiple Monitoring method of transmitting data in a faster time when a plurality of processor boards share the same data in a large capacity plant controller and other industrial control devices, That is the device.

Description

버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치Method and apparatus for data transmission in burst mode multiple monitoring method

본 발명은 데이터 전송방법 및 그 장치에 관한 것으로서, 특히 백플레이버스(Backplane Bus)를 사용하는 플랜트제어기(Plant Controller) 및 기타 산업용 제어기기에서 다수의 프로세서 보드(Processer Board)들 사이에 동일한 데이터를 공유하고자 할 때 중복된 데이터의 전송 효율을 높이기 위한 버스트모드 멀티플모니터링(BMM : Burst Mode Multiple Monitoring) 방식의 데이터 전송방법 및 그 장치에 관한 것이다.The present invention relates to a data transfer method and apparatus, and more particularly, to a system and method for transferring the same data between a plurality of processor boards in a plant controller using a backplane bus and other industrial control devices And more particularly to a burst mode multiple monitoring (BMM) data transmission method and apparatus for enhancing transmission efficiency of redundant data when sharing.

제1도에 도시한 바와 같이 시스템을 구성하고 여러장의 슬레이브보드 및 마스터보드 사이에 동일한 데이터를 공유시키고자 할 때 종래의 기술은 다음과 같은 순서에 의해 데이터 전송이 이루어지게 된다. 첫 번째로 여러장의 슬레이브보드(31,32,33,…,3n) 중 데이터 근원(Source)이 되는 보드(예를 들면 31또는 32,33,…,3n번이 될 수 있다.)에서 마스터보드(2)로 데이터를 전송한다.As shown in FIG. 1, when a system is configured and the same data is shared between a plurality of slave boards and a master board, data transfer is performed according to a conventional technique in the following order. Board where the data source (Source) of the first multiple slave boards in (3 1, 3 2, 3 3, ..., 3 n) ( for the example 3 1 or 3 2, 3 3, ..., 3 n times And transmits the data to the master board 2.

두 번째로 상기 첫 번째 데이터 전송이 완료된 후 동일한 데이터를 마스터 보드(2)에서 슬레이브보드(32)로 전송한다. 그리고 세 번째로 동일한 데이터를 마스터보드(2)에서 슬레이브보드(33)로 전송하며, 만일 데이터를 공유할 슬레이브보드가 n개 있다면 마스터보드(2)는 슬레이브보드(3n)에까지 데이터를 전송한다. 이때 마스터보드(2)와 각 슬레이브보드들간의 데이터 전송효율을 높이기 위해 보통 데이터전송(마스터보드가 1데이터 단위마다 어드레스(Address)를 출력하는 방법)과는 별도로 블록전송(Block Transfer, 일명 Burst Mode)의 방법을 사용하고 있으며, 이러한 전송방법을 사용하기 위해서는 슬레이브보드상에 어드레스 카운터(Address Counter)를 내장하여 마스터보드에서 선두 어드레스를 받아들이고, 그후에는 슬레이브보드상의 어드레스 카운터가 메모리의 어드레스를 올림차순으로 자동지정하면서 제한된 데이터전송을 한다.Secondly, after the first data transfer is completed, the same data is transferred from the master board 2 to the slave board 32 . And third transmit the same data to a slave board (33) on the master board (2), transmit data far master board 2 Slave board (3 n) If the slave boards of n can share if the data do. At this time, in order to increase data transfer efficiency between the master board 2 and each slave board, a block transfer (also referred to as Burst Mode) is performed separately from the normal data transfer (a method in which the master board outputs an address for each data unit) In order to use this transfer method, an address counter is built on the slave board to receive the start address from the master board, and then the address counter on the slave board sets the address of the memory in the ascending order Restricted data transmission is done automatically.

이와 같은 종래 기술의 데이터 전송방법은 여러장의 슬레이브보드(31,32,33,…,3n) 및 마스터보드(2) 사이에 동일한 데이터를 공유하고자 할 때 동일한 내용의 데이터가 백플레인버스(1)를 n번 지나가게 되므로 슬레이브보드의 장수가 늘어나면 데이터가 백플레인버스(1)를 지나가게 되는 횟수도 그에 따라 증가하게 되며, 또한 각 보드간 데이터 공유를 위한 시간이 많이 소요되어 시스템의 동작에 커다란 제약을 주고 있다.In the conventional data transfer method, when the same data is to be shared between a plurality of slave boards 3 1 , 3 2 , 3 3 ,..., 3 n and the master board 2, The number of times that the data passes through the backplane bus 1 increases as the number of slave boards increases and the time required for sharing data between the boards increases. It has great restrictions on its operation.

본 발명은 상기한 실정을 감안하여 종래 중복된 데이터 전송에서의 비효율성을 해결하고자 발명한 것으로서, 동시에 많은 동일한 데이터를 짧은 시간에 전송 공유할 수 있는 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION In view of the above problems, the present invention has been made to solve the inefficiency of conventional redundant data transmission, and a data transmission method of a burst mode multiple monitoring method capable of simultaneously sharing many identical data in a short time, The present invention has been made in view of the above problems.

제1도는 본 발명에 따른 백플레인버스에서 마스터보드 및 다수의 슬레이브보드로 이루어진 시스템의 구성도.FIG. 1 is a configuration diagram of a system including a master board and a plurality of slave boards in a backplane bus according to the present invention; FIG.

제2도는 본 발명에 따른 버스트모드 멀티플 모니터링 회로의 상세 구성도.FIG. 2 is a detailed configuration diagram of a burst mode multiple monitoring circuit according to the present invention; FIG.

* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

1 : 백플레인버스 2 : 마스터보드1: Backplane bus 2: Master board

31,32,33,…,3n: 슬레이브보드 11 : 어드레스래치 및 카운터3 1 , 3 2 , 3 3 , ... , 3 n : Slave board 11: Address latch and counter

12 : 어드레스먹스 13 : BMM플래그12: address mux 13: BMM flag

14 : 제어신호변환기 15 : 데이터 버퍼14: control signal converter 15: data buffer

16 : 메모리 17 : 로컬 CPU16: memory 17: local CPU

상기한 목적을 달성하기 위한 본 발명 데이터 전송방법은 백플레인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31,32,33,…,3n), 어드레스래치 및 카운터(11), 어드레스먹스(12), BMM 플래그(13), 제어신호 변환기(14), 데이터버퍼(15), 메모리(16) 및 로컬 CPU(17)를 구비하여 다수의 슬레이브보드(31,32,33,…,3n) 및 마스터보드(2) 사이에 데이터를 공유하는 데이터 전송방법에 있어서, 마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 어드레스래치 및 카운터(11)에 블록전송(Block Transfer)을 시작할 어드레스를 기록하는 제1단계와, 마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 BMM플래그를 인에이블(Enable)시키는 제2단계, 마스터보드(2)가 데이터의 근원(Source)이 되는 슬레이브보드에 대한 읽기동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송을 시작하고 데이터의 근원이 되는 슬레이브보드를 제외한 각 슬레이브보드에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터버스의 내용을 메모리(16)로 받아들이는 제3단계, 제3단계 과정이 끝나면 어드레스 래치 및 카운터(11)가 슬레이브보드의 메모리에 가할 어드르세의 값을 자동으로 증가시키며 매 단위 동작(1 Cycle)이 끝날 때마다 값을 증가시켜 다음 전송준비를 하는 제4단계 및, 제3,4단계의 과정을 필요한 수만큼 매 단위 동작(1 Cycle)으로 반복 실행하는 것을 특징으로 한다.In order to accomplish the above object, a data transfer method of the present invention includes a backplane bus 1, a master board 2, a plurality of slave boards 3 1 , 3 2 , 3 3 ,..., 3 n , an address latch and a counter A plurality of slave boards 3 1 and 3 2 are provided with the address bus 11, the address mux 12, the BMM flag 13, the control signal converter 14, the data buffer 15, the memory 16 and the local CPU 17. 2, 3, 3, ..., 3 n) and between the master board (2) for the data transfer method of sharing data, the master board (2), each slave board (3 1, 3 2, 3 3, ..., 3 n ) of the slave boards 3 1 , 3 2 , 3 3 ,..., 3, and the address to start the block transfer to the counter 11, the flag of the BMM n) enable (enable), the second step, the master board (2) a read operation on the slave board to be a source (source) of the data (read Cycle) the whole of the shared data required to proceed to The write cycle is performed by the control signal converter 14 in each slave board except for the slave board which is the source of the data and the content of the data bus on the backplane bus 1 is accepted into the memory 16 The address latch and counter 11 automatically increase the address value to be applied to the memory of the slave board and increase the value each time the unit operation (1 cycle) is finished. A fourth step of preparing for transmission, and a third step of repeating the steps of the third and fourth steps in a unit cycle (1 cycle) as many times as necessary.

그리고 상기 어드레스래치 및 카운터(11)의 값이 자동으로 증가하도록 하여 블록전송을 하는 것을 특징으로 한다.The value of the address latch and counter (11) is automatically increased to perform block transfer.

또한, 본 발명 데이터전송장치는 백플레인버스(1)에 접속되어 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동작(1 Cycle)이 끝날 때마다 자동으로 값을 증가시키는 어드레스래치 및 카운터(11)와, 슬레이브보드의 메모리에 가할 어드레스로서 평상시에 백플레인버스(1)의 어드레스신호를 버스트모드 멀티플 모니터링(BMM)모드로 동작할 때에는 어드레스래치 및 카운터(11)의 값을 선택하는 기능을 하는 어드레스먹서(12), 버스트모드 멀티플 모니터링(BMM) 모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기동작(Write Cycle)으로 변환하여 메모리(16)를 제어하는 제어신호 변환기(14), 버스트모드 멀티플 모니터링(BMM) 모드일 때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이 되도록 하는 데이터 버퍼(15), 상기 제어신호 변환기(15)에 연결되어 버스트모드 멀티플 모니터링(BMM) 모드와 보통의 데이터 전송 모드를 구분하여 상기 어드레스래치 및 카운터(11)와 어드레스먹서(12)에 통보하는 BMM 플래그(13), 데이터를 저장할 메모리(16) 및 데이터를 연산하는 로컬 CPU(17)로 구성됨을 특징으로 한다.In addition, the data transfer apparatus of the present invention stores and generates an address to be added to the memory of the slave board while performing the burst mode multiple monitoring (BMM) by being connected to the backplane bus 1, and after every unit operation (1 cycle) An address latch and counter 11 for automatically incrementing a value and an address latch and a counter 11 for operating an address signal of the backplane bus 1 in a burst mode multiple monitoring (BMM) mode as an address to be added to the memory of the slave board, A read cycle 12 is performed on the backplane bus 1 by the master board 2 in the burst mode multiple monitoring (BMM) mode. A control signal converter 14 for converting the write cycle into a write cycle in the slave board to control the memory 16, a burst mode multiple monitoring (BMM) mode A data buffer 15 connected to the control signal converter 15 for distinguishing between a burst mode multiple monitoring (BMM) mode and a normal data transfer mode, A BMM flag 13 for notifying the address latch and counter 11 and the address address 12, a memory 16 for storing data, and a local CPU 17 for calculating data.

이하 첨부도면을 참조하여 본 발명 버스트모드 멀티플 모니터링 방식의 데이터 전송방법 및 그 장치의 작용을 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method of transmitting data in a burst-mode multiple monitoring system according to the present invention and its operation will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 버스트모드 멀티플 모니터링(BMM)회로의 상세구성도로서, 본 발명에 따른 버스트모드 멀티플 모니터링(BMM)데이터 전송방법은 버스트모드 멀티플 모니터링(BMM) 회로에 의하여 첫 번째로 데이터의 근원이 되는 보드(예컨대, 3번 슬레이브보드)에서 마스터보드(2)로 데이터를 전송하며, 이와 동시에 동일한 데이터를 필요로 하는 모든 다른 슬레이브보드들이 배플레인버스(1; 복수의 어드레스, 데이터, 제어신호 및 파워선을 가지고 있는 공통접속로)상의 데이터 버스에 올려진 데이터를 감시하여 받아들이도록 한다(Multiple Monitoring). 두 번째로 보다 더 데이터전송 효율을 높이기 위해 상기의 방법을 결합시킨 블록전송의 방법을 사용한다(Burst Mode), 그러므로 다수의 슬레이브브드와 마스터보드간에 동일한 데이터를 공유할 필요가 있을 경우 데이터의 전송 횟수를 n분의 1로 줄여 고속으로 데이터의 전송, 공유가 이루어진다.FIG. 2 is a detailed block diagram of a burst mode multiple monitoring (BMM) circuit according to the present invention, wherein a burst mode multiple monitoring (BMM) data transfer method according to the present invention is implemented by a burst mode multiple monitoring (E.g., a third slave board) to the master board 2, and at the same time, all the other slave boards that require the same data are connected to the backplane bus 1 (a plurality of addresses, data, (A common connection path having a control signal and a power line) is monitored and accepted (Multiple Monitoring). Secondly, in order to increase the data transmission efficiency, a method of block transmission combining the above method is used (Burst Mode). Therefore, when it is necessary to share the same data between a plurality of slave devices and a master board, The number of times is reduced to 1 / n, and data transmission and sharing are performed at high speed.

본 발명에서 제시하는 버스트모드 멀티플 모니터링(BMM) 데이터 전송방법을 구현하기 위해서는 각 슬레이브보드들이 백플레인버스(1)에서 마스터보드(2)에 의해 읽기 동작(Read Cycle)이 진행되는 동안 데이터를 내어 놓는 것이 아니라 받아들이는 쓰기 동작(Write Cycle)을 진행할 수가 있어야 한다. 물론 데이터의 근원이 되는 보드(예컨대 31번 슬레이브보드)는 데이터를 백플레인버스(1)에 올려놓아야 한다.In order to implement the BMM data transfer method according to the present invention, each slave board sends out data during the read cycle by the master board 2 on the backplane bus 1 But it must be able to proceed with the accept write operation (Write Cycle). Of course, the board that is the source of the data (e.g. 3 1 slave board) must put the data on the backplane bus 1.

또한 블록전송(Block Transfer)을 가능하게 하기 위해서는 슬레이브보드의 메모리(16) 어드레스 값을 자동으로 증가시켜야 한다.In order to enable block transfer, the address value of the memory 16 of the slave board must be automatically increased.

제2도에 있어서 회로 각부의 역할은 다음과 같다. 첫 번째로 어드레스래치 및 카운터(11)는 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동작(1 Cycle)이 끝날 때마다 자동으로 값을 증가시키며, 두 번째로 어드레스먹서(12)는 슬레이브보드의 메모리에 가할 어드레스로서 평상시에는 백플레인버스의 어드레스신호를 버스트모드 멀티플 모니터링(BMM)모드로 동작할 때에는 어드레스래치 및 카운터(11)의 값을 선택하는 기능을 한다. 세 번째로 제어신호 변환기(14)는 버스트모드 멀티플 모니터링(BMM)모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기 동작(Writee Cycle)으로 변환하여 메모리(16)를 제어하며, 네 번째로 버스트모드 멀티플 모니터링(BMM) 모드일 때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이 되도록 하는 데이터버퍼(15), 그리고 다섯 번째 제어신호 변환기(14)에 연결되어 버스트모드 멀티플 모니터링(BMM) 모드와 보통의 데이터 전송 모드를 구분하여 어드레스래치 및 카운터(11), 어드레스먹서(12)에 통보하는 BMM 플래그(13)가 있으며, 여섯 번째로 슬레이브보드 내부의 데이터를 저장할 메모리(16)와 이 데이터를 연산하는 로컬 CPU(17)로 구성되어 있으며, 버스트모드 멀티플 모니터링(BMM) 데이터 전송은 다음과 같이 5단계로 수행된다.The role of each circuit part in the second figure is as follows. First, the address latch and counter 11 stores and generates an address to be added to the memory of the slave board while the burst mode multiple monitoring (BMM) is performed, and automatically increments the value every time a unit operation (1 cycle) Second, the address latch 12 is an address to be added to the memory of the slave board. When the address signal of the backplane bus is normally operated in the burst mode multiple monitoring (BMM) mode, the address latch and the value of the counter 11 are selected . Thirdly, the control signal converter 14 performs a read operation (Read Cycle) on the backplane bus 1 by the master board 2 in the burst mode multiple monitoring (BMM) mode, A data buffer 15 for controlling the memory 16 to be converted into a write cycle, a data buffer 15 for making a direction in which data passes in a direction opposite to a normal direction when the fourth mode is the burst mode multiple monitoring (BMM) mode, There is a BMM flag 13 which is connected to the control signal converter 14 to distinguish between the burst mode multiple monitoring (BMM) mode and the normal data transfer mode to notify the address latch and counter 11 and address address 12, And a local CPU 17 for calculating data of the internal data of the slave board and a burst mode multiple monitoring (BMM) data processor 16, It is carried out in five steps as follows:

[제1단계][Step 1]

마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 어드레스래치 및 카운터(11)에 블록전송(Block Transfer)을 시작할 어드레스를 기록(Write)한다.The master board 2 writes the addresses to start address transfer to the slave boards 3 1 , 3 2 , 3 3 , ... 3 n and block transfer to the counter 11.

[제2단계][Second Step]

마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 BMM 플래그(13)를 인에이블(Enable)시킨다.The master board 2 enables the BMM flag 13 of each of the slave boards 3 1 , 3 2 , 3 3 , ..., 3 n .

[제3단계][Third Step]

마스터보드(2)는 데이터의 근원이 되는 슬레이브보드(예컨데 31또는 32,33,…,3n번이 될 수 있다.)에 대한 읽기 동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송동작을 시작한다. 이때 각 슬레이브보드(데이터의 근원(Source)이 되는 슬레이브보드 제외)내부에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터 버스의 내용을 메모리(16)로 받아들인다.The master board 2 proceeds a read cycle to a slave board (for example, 3 1 or 3 2 , 3 3 , ..., 3 n times) as a source of data, And starts the transfer operation. At this time, in each slave board (except for the slave board which is the source of the data), the write cycle is performed by the control signal converter 14 so that the contents of the data bus on the backplane bus 1 are transferred to the memory 16 ).

[제4단계][Step 4]

상기 제3단계 과정이 끝나면 어드레스래치 및 카운터(11)는 슬레이브보드의 메모리에 가할 어드레스 값을 자동으로 증가시키며, 매 단위 동작(1 Cycle)이 끝날 때마다 값을 증가시켜 다음 전송을 준비한다.At the end of the third step, the address latch and counter 11 automatically increases the address value to be added to the memory of the slave board, and prepares for the next transmission by incrementing the value every one cycle (1 cycle).

[제5단계][Step 5]

상기 제3단계, 제4단계의 과정을 필요한 수만큼 매단위 동작(1 Cycle)으로 반복 실행한다.The third step and the fourth step are repeatedly executed in the required number of times per cycle (1 cycle).

상기한 바와 같이 본 발명 버스트모드 멀티플 모니터링(BMM) 방식의 데이터 전송방법 및 그 장치는 다수의 슬레이브보드(n개)와 마스터보드간에 동일한 데이터를 공유할 필요가 있을 경우 전송 횟수를 n분의 1로 줄어줌으로써 고속의 데이터전송, 공유가 가능하하도록 하여 대용량 플랜트제어기 및 기타 산업용 제어기기에서 다수의 프로세서 보드들 사이에 동일한 데이터를 공유하고자 할 때보다 빠른 시간내 수행할 수 있는 장점이 있다.As described above, in the burst mode multiple monitoring (BMM) data transfer method and apparatus of the present invention, when it is necessary to share the same data between a plurality of slave boards (n) and a master board, It is possible to perform data transmission and sharing at a higher speed than when sharing the same data among a plurality of processor boards in a large-capacity plant controller and other industrial control devices.

Claims (3)

백플레인버스(1)와 마스터보드(2), 다수의 슬레이브보드(31,32,33,…,3n), 어드레스래치 및 카운터(11), 어드레스먹서(12), BMM 플래그(13), 제어신호 변환기(14), 데이터버퍼(15), 메모리(16) 및 로컬 CPU(17)를 구비하여 다수의 슬레이브보드(31,32,33,…,3n) 및 마스터보드(2) 사이에 동일한 데이터를 공유하는 데이터 전송방법에 있어서, 마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 어드레스래치 및 카운터(11)에 블럭전송(Block Transfer)을 시작할 어드레스를 기록하는 제1단계와, 마스터보드(2)가 각 슬레이브보드(31,32,33,…,3n)의 BMM플래그를 인에이블(Enable)시키는 제2단계, 마스터보드(2)가 데이터의 근원(Source)이 되는 슬레이브보드에 대한 읽기 동작(Read Cycle)을 진행하여 필요한 공유 데이터의 전송을 시작하고 데이터의 근원이 되는 슬레이브보드를 제외한 각 슬레이브보드에서는 제어신호 변환기(14)에 의해 쓰기 동작(Write Cycle)이 진행되어 백플레인버스(1)상의 데이터 버스의 내용을 메모리(16)로 받아들이는 제3단계, 제3단계 과정이 끝나면 어드레스래치 및 카운터(11)가 슬레이브보드의 메모리에 가할 어드레스의 값을 자동으로 증가시키며 매 단위 동작(1 Cycle)이 끝날 때마다 값을 증가시켜 다음 전송준비를 하는 제3단계 및, 제3,4단계의 과정을 필요한 수만큼 매 단위 동작(1 Cycle)으로 반복 실행하는 것을 특징으로 하는 버스트모드 멀티플 모니터링(Burst Mode Multiple Monitoring) 방식의 데이터 전송방법.A backplane bus (1) and a master board (2), a plurality of slave boards (3 1, 3 2, 3 3, ..., 3 n), the address latch and the counter 11, the address meokseo (12), BMM flag (13 ), the control signal converter 14, a data buffer 15, memory 16 and a plurality of slave boards (3 1, 3 2, 3 3, and includes a local CPU (17), ..., 3 n) and a master board (1), the master board (2) sends address latches of the respective slave boards (3 1 , 3 2 , 3 3 , ..., 3 n ) A first step of recording an address at which a block transfer is to be started and a step of enabling the master board 2 to enable a BMM flag of each of the slave boards 3 1 , 3 2 , 3 3 , ..., 3 n In the second step, the master board 2 carries out a read cycle (Read Cycle) to the slave board which is the source of the data, starts the transmission of the necessary shared data, A third step in which a write cycle is performed by the control signal converter 14 in each of the slave boards to receive the contents of the data bus on the backplane bus 1 into the memory 16, The address latch and counter 11 automatically increases the value of the address to be applied to the memory of the slave board and increases the value each time the unit operation (1 cycle) is finished, , And repeats the process of the four steps in the required number of times per cycle (1 cycle). 청구항 1에 있어서, 상기 어드레스래치 및 카운터(11)의 값이 자동으로 증가하도록 하여 블록전송을 하는 것을 특징으로 하는 버스트모드 멀티플 모니터링 방식의 데이터 전송방법.The method according to claim 1, wherein the value of the address latch and counter (11) is automatically increased to perform block transfer. 백플레인버스(1)에 접속되어 버스트모드 멀티플 모니터링(BMM)이 수행되는 동안 슬레이브보드의 메모리에 가할 어드레스를 저장 및 발생시키고 매 단위 동작(1 Cycle)이 끝날 때마다 자동으로 값을 증가시키는 어드레스래치 및 카운터(11)와, 슬레이브보드의 메모리에 가할 어드레스로서 평상시에 백플레인버스(1)의 어드레스(1)신호를 버스트모드 멀티플 모니터링(BMM)모드로 동작할 때에는 어드레스래치 및 카운터(11)의 값을 선택하는 기능을 하는 어드레스먹서(12), 버스트모드 멀티플 모니터링(BMM) 모드일 때 마스터보드(2)에 의해 백플레인버스(1)상에서 진행되고 있는 읽기 동작(Read Cycle)을 슬레이브보드 내부의 쓰기동작(Write Cycle)으로 변환하여 메모리(16)를 제어하는 제어신호 변환기(14), 버스트모드 멀티플 모니터링(BMM) 모드일 때 데이터가 지나가는 방향을 평상시의 방향과 반대 방향이 되도록 하는 데이터 버퍼(15), 상기 제어신호 변환기(14)에 연결되어 버스트모드 멀티플 모니터링(BMM)모드와 보통의 데이터 전송 모드를 구분하여 상기 어드레스래치 및 카운터(11)와 어드레스먹서(12)에 통보하는 BMM 플래그(13), 데이터를 저장할 메모리(16) 및 데이터를 연산하는 로컬 CPU(17)로 구성됨을 특징으로 하는 버스트모드 멀티플 모니터링 방식의 데이터 전송장치.An address latch that is connected to the backplane bus 1 to store and generate an address to be added to the memory of the slave board while performing burst mode multiple monitoring (BMM), and automatically increases the value every time a unit operation (1 cycle) (1) signal of the backplane bus 1 as an address to be added to the memory of the slave board in the burst mode multiple monitoring (BMM) mode, the value of the address latch and the counter 11 And a write cycle (Read Cycle) on the backplane bus (1) by the master board (2) in the burst mode multiple monitoring (BMM) A control signal converter 14 for converting the data into a write cycle and controlling the memory 16, a control signal converter 14 for controlling the memory 16 in a burst mode multiple monitoring (BMM) A data buffer 15 connected to the control signal converter 14 for distinguishing between a burst mode multiple monitoring (BMM) mode and a normal data transfer mode so that the address latch and counter 11 And a local CPU (17) for calculating data, a BMM flag (13) notifying the address prefix (12), a memory (16) for storing data, and a local CPU (17) for calculating data.
KR1019960054387A 1996-11-15 1996-11-15 Method and apparatus for data transmission in burst mode multiple monitoring method KR0174652B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054387A KR0174652B1 (en) 1996-11-15 1996-11-15 Method and apparatus for data transmission in burst mode multiple monitoring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054387A KR0174652B1 (en) 1996-11-15 1996-11-15 Method and apparatus for data transmission in burst mode multiple monitoring method

Publications (2)

Publication Number Publication Date
KR19980035929A KR19980035929A (en) 1998-08-05
KR0174652B1 true KR0174652B1 (en) 1999-04-01

Family

ID=19482018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054387A KR0174652B1 (en) 1996-11-15 1996-11-15 Method and apparatus for data transmission in burst mode multiple monitoring method

Country Status (1)

Country Link
KR (1) KR0174652B1 (en)

Also Published As

Publication number Publication date
KR19980035929A (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US4412286A (en) Tightly coupled multiple instruction multiple data computer system
WO1981002798A1 (en) Computer system and interface therefor
KR0174652B1 (en) Method and apparatus for data transmission in burst mode multiple monitoring method
US4644469A (en) Addressing system for electronic computer
KR920010977B1 (en) Memory bus architecture
US5504911A (en) Bus system servicing plural module requestors with module access identification
EP0067519A1 (en) Telecommunications system
JPH1063617A (en) Serial communication device
JPH01501103A (en) Device and method for guiding response signals from equipment
JPS6368957A (en) Data transfer system in information processor
KR910002621B1 (en) Interface in collect callexchange
JPS59146266A (en) Coding and decoding device
JPH0535693A (en) Data transfer device
JPS61276050A (en) Data transmission system
GB2099619A (en) Data processing arrangements
KR0151687B1 (en) 8n bits data transferring apparatus
JPS6130300B2 (en)
JPH09261226A (en) Programmable controller
JPH06161945A (en) Memory data transfer device
JPH1175227A (en) Data communication device
JPH07281997A (en) Data transfer system
JPS6282846A (en) Tracing system for line data
JPS55134426A (en) Input/output control system
JPH09204393A (en) Information equipment
JPS6383850A (en) Circuit for deciding priority of processing request

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031105

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee