KR0172794B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents
반도체 소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR0172794B1 KR0172794B1 KR1019950066056A KR19950066056A KR0172794B1 KR 0172794 B1 KR0172794 B1 KR 0172794B1 KR 1019950066056 A KR1019950066056 A KR 1019950066056A KR 19950066056 A KR19950066056 A KR 19950066056A KR 0172794 B1 KR0172794 B1 KR 0172794B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- substrate
- semiconductor device
- forming
- silicon substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 실리콘 기판에 포토레지스트를 도포하기 전 실리콘 기판을 알칼리 수용액과 접촉시킨 다음 후속공정을 진행하도록 함으로써, 포토레지스트와 기판과의 응착력을 일부 소멸시키게 되고 포토레지스트의 잔류 이물질은 기판과의 접촉면적이 상대적으로 작아져 현상액에 의해 용이하게 제거되어, 기판과 포토레지스트의 경계면에 테일, 스컴등의 잔류 포토레지스트가 생성되지 않게되고 이로인해 양호한 품질의 미세패턴형성을 가능하게 한다.
Description
제1a도는 종래의방법에 따른 패턴형성 공정도.
제1b도는 종래의 방법에 따라 형성된 패턴인 콘택홀의 평면도.
제1c도와 상기 제1b도의 A-A 방향에 따라 절단한 상태의 패턴 사시도.
제2a도는 본 발명의방법에 따른 패턴형성 공정도.
제2b도는 종래의 방법에 따라 알칼리 처리전의 기판 모형도.
제2c도는 본 발명의 방법에 따라 알칼리 처리후의 기판 모형도.
제3d도는 본 발명의 방법에 따라 형성된 패턴인 콘택홀의 평면도.
제2e도는 상기 제2d도의 B-B 선에 따라절단한 상태의 패턴 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 포토레지스트(Photoresist)
3 : 스컴(scum) 4 : 테일(tail)
본 발명은 반도체 소자의 미세패턴 형성방법에 관한 것으로, 특히 반도체 소자의 리소그라피(LIGHOGRAPHY) 공정중 포토레지스트(PHOTORESIST) 코팅(COATING) 전 반도체 기판을 알칼리로처리하여 잔류 이물질을 제거함으로써 사진현상공정 및 식각공정을 개선하여 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 미세패턴 형성방법에 관한 것이다.
반도체 소자의 리소그라피 공정에 있어서, 종래의일반적인 패턴형성방법은 제1a도에 도시한 바와 같은 공정순서를 갖는다.
먼저 실리콘 기판상에 포토레지스트 도포전 화학물질을 사용하거나 가열을 하여 포토레지스트가 실리콘 기판에 강하게 흡착하도록 하는 프라임(Prime) 공정을 실시한다. 다음 실리콘 기판 상부에 포토레지스트를 도포하고 노광 및 현상공정을 통해 패턴형성을 한다.
제1b도는 종래의 방법에 따라 형성한 콘택홀의 평면도이고,
제1c도는 A-A선에 따라 절단한 상태의 콘택홀의 사시도이다.
상기 도면에 도시된 바와같이, 노광이 완료된 포토레지스트(2)의 현상시 현상액에 의해 형성된 패턴의 하부 즉, 실리콘 기판(1)과 포토레지스트(2)의 경계면에 일부 포토레지스트가 잔류하여 형성된 테일(Tail), 스컴(Scum) 등의 이물질이 콘택홀 크기 측정, 콘택홀 식각공정등에 많은 분제를 발생시키게 된다.
따라서 본 발명은 상기의 문제점을 해결하기 위하여 포토레지스트 도포전 실리콘 기판을 알칼리 수용액과 접촉시킨 후 공정을 진행하도록 하므로서 기판과 포토레지스트의 경계면에 포토레지스트가 잔류하지 않도록 하여 양호한 품질의 패턴형성이 가능하게 하는 반도체 소자의 미세패턴형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 실리콘과 알칼리 물질을 일정 온도하에서 접촉시키는 알칼리 처리공정을 실시하는 단계와, 실리콘 기판상에 이후 증착될 포토레지스트와의 결착력을 향상시키기 위한 프라임 공정을 실시하는 단계와, 포토레지스트를 도포하는 단계와, 노광 및 현상공정을 통해 패턴을 형성하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제2a도는 본 발명의 방법에 따른 미세패턴 형성 공정도로서, 본 발명의 미세패턴 형성공정은 먼저 실리콘 기판 상부에 포토레지스트를 도포하기 전에 알칼리 처리를 한다. 이때, 상기 알칼리 처리는 알칼리 관능기를 갖고 있는 현상액등의 물질을 일정시간 동안 살포한 후, 프라임 공정등의 종래의 방법에 따라 포토레지스트를 도포하는 것을 말한다. 즉, 알칼리성 관능기(-OH)를 갖는 모든 물리적 상태의 물질 또는 그 희석물을 사용하여 실리콘 기판에 일정온도하에서 접촉시키되, 도포,살포, 분무, 증착등의 방법중 임의의 하나의방법을 사용하여 실시한다. 이때, 포토레지스트와 실리콘 기판 사이의 응착력의 조절은 알칼리성 물질과 기판과의 접촉 개시후 시간의 양을 조절하거나, 또는 알칼리 공정 처리시 처리온도를 조절하거나, 또는 알칼리 희석액의 농도를 조절하므로서 가능하다.
상기와 같이 실리콘 기판상에 알칼리 처리를 한 후에는 프라임 공정을 실시하여 이후 진행된 포토레지스트가 실리콘 기판에 흡착이 잘되도록 하고, 다음 포토레지스트를 도포한 후 노광 및 현상공정을 거쳐 패턴을 형성하는 순으로 진행된다.
제2b도와 제2c도는 실리콘 기판상에 알칼리 처리를 하기 전의 상태와 한 후의 상태를 도시한기판 모형도이다.
알칼리 처리를 실시하기 전의 상태인 제2b도에서는 실리콘 기판(1)의 표면에 혐수성(Hydrophobic) 작용기(R)로 덮여있고 상기 혐수성 작용기 R은 포토레지스트와 기판 사이의 응착력을 강하게 한다.
본 발명의 방법에 따라알칼리 처리를 한 후의 기판(1) 표면상태인 제2c도에서는 실리콘 기판(1)의 상부에 알칼리 관능기(ⓐ)가 일부분 남게 되어 응착력을 일부분 소멸시키게 된다.
따라서 상기 실리콘 기판(1) 상부에 포토레지스트를 도포하기 전 알칼리 처리를 함으로써 포토레지스트와 기판과의 응착력을 일부 소멸시키게 되고 포토레지스트의 잔류 이물질은 기판(1)과의 접촉면적이 상대적으로 작아지므로 현상액에 의해 용이하게 제거된다.
이때, 상기 알칼리 수용액은 알칼리 관능기인 -OH를 갖는 모든 수용성 액체를 뜻한다.
제2d도는 본 발명의 방법에 따라 형성된 콘택홀의 평면도이고, 제2e도는 B-B 선에 따라 절단한 상태의 콘택홀의 사시도이다.
상기 도면에 도시된 바와같이 본 발명의 방법에 따라 실리콘 기판(1) 상부에 포토레지스트(2)를 도포하기 전 알칼리 처리를 한 후에는 미세패턴형성시 최대 취약점중의 하나인 잔류 이물질이 완전히 제거된 상태임을 알 수 있다.
특히 패턴의 크기를 측정할 경우, 대게는 포토레지스트(2)와 실리콘 기판(1)의 경계인 하부영역에서 그 크기를 측정하게 되는데, 하부면의 가장자리를 따라 형성되는 테일(4)에 의한 영향을 받지 않게 되며, 스컴(4)등의 이물질이 형성되지 않음을 알 수 있다.
이상, 상술한 바와 같이 본 발명에 따른 미세패턴 형성방법은 미세패턴을 형성함에 있어서, 실리콘 기판에 포토레지스트 도포전 실리콘 기판을 알칼리 수용액과 접촉시킨 후 공정을 진행하도록 함으로써 기판과 포토레지스트의 경계면에 테일, 스컴등의 잔류 포토레지스트가 생성되지 않게하여 양호한 품질의 패턴형성이 가능하게 한다.
Claims (7)
- 실리콘과 알칼리 물질을 일정온도하에서 접촉시키는 알칼리 처리공정을 실시하는 단계와, 실리콘 기판상에 이후 증착될 포토레지스트와의 결착력을 향상시키기 위한 프라임공정을 실시하는 단계와, 포토레지스트를 도포하는 단계와, 노광 및 현상공정을 통해 패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 프라임 공정은 화학물질을 사용하거나 일정온도하에서 가열하는 공정인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항에 있어서, 상기 실리콘 기판을 알칼리 처리함에 있어서 사용되는 물질은 알칼리 관능기(-OH)를 갖는 모든 물리적 상태의 물질 또는 그 희석물인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항 또는 제3항에 있어서, 상기 알칼리 처리는 도포, 살포, 분무, 증착등의 방법중 임의의 하나의 방법으로 하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항 또는 제3항에 있어서, 상기 알칼리 처리공정시 실리콘 기판과의 접촉시간의 양으로 포토레지스트와 기판사이의 응착력을 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항 또는 제3항에 있어서, 상기 알칼리 처리공정시 처리온도로 포토레지스트와 기판사이의 응착력을 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
- 제1항 또는 제3항에 있어서, 상기 알칼리 처리공정시 알칼리 희석액의 농도를 조절하므로서 포토레지스트와 기판사이의 응착력을 조절하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066056A KR0172794B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 미세패턴 형성방법 |
| US08/774,182 US5891749A (en) | 1995-12-29 | 1996-12-26 | Process for forming photoresist pattern in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066056A KR0172794B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 미세패턴 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0172794B1 true KR0172794B1 (ko) | 1999-03-30 |
Family
ID=19447227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066056A KR0172794B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체 소자의 미세패턴 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5891749A (ko) |
| KR (1) | KR0172794B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157386B2 (en) * | 2004-11-05 | 2007-01-02 | Texas Instruments Incorporated | Photoresist application over hydrophobic surfaces |
| US7381654B2 (en) * | 2005-05-31 | 2008-06-03 | Taiwan Semiconductor Manufacturing Co. | Method for fabricating right-angle holes in a substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2614847B2 (ja) * | 1986-06-16 | 1997-05-28 | 東京応化工業 株式会社 | ポジ型感光性組成物 |
| JP2919142B2 (ja) * | 1990-12-27 | 1999-07-12 | 株式会社東芝 | 感光性組成物およびそれを用いたパターン形成方法 |
-
1995
- 1995-12-29 KR KR1019950066056A patent/KR0172794B1/ko not_active IP Right Cessation
-
1996
- 1996-12-26 US US08/774,182 patent/US5891749A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5891749A (en) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0745510A (ja) | パタン形成方法 | |
| US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
| US6331489B2 (en) | Semiconductor device production method | |
| KR0172794B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US20040152329A1 (en) | Method for manufacturing semiconductor electronic devices | |
| JPH0246464A (ja) | 現像方法 | |
| JP2002100558A (ja) | 厚膜レジスト塗布方法 | |
| KR0183045B1 (ko) | 감광막 패턴 형성방법 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JP2003318126A (ja) | 半導体装置の製造方法 | |
| KR920007825B1 (ko) | 반도체장치의 계면활성 습식식각방법 | |
| JP3264424B2 (ja) | フォトレジスト層のパターン化法 | |
| KR100358161B1 (ko) | 반도체소자제조방법 | |
| KR100441708B1 (ko) | 포토리소그래피 공정에서의 현상방법 | |
| JPH03148110A (ja) | 半導体製造装置 | |
| JPS58145126A (ja) | 半導体装置の製造方法 | |
| JPH03147315A (ja) | パターン形成方法 | |
| KR19980065179A (ko) | 반도체장치 제조과정의 포토리소그래피 진행방법 | |
| JPH01278022A (ja) | 微細パターンの形成方法 | |
| JPH03256322A (ja) | フォトレジスト膜現像方法 | |
| JPH07244370A (ja) | パターンの形成方法 | |
| JPH088162A (ja) | フォトレジストパターンの形成方法 | |
| KR900017174A (ko) | 반도체의 미세패턴 형성방법 | |
| JPH0199041A (ja) | 微細パターン形成方法 | |
| JPH02303117A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |